JP2000022070A - バンプを有する電子部品及びその製造方法 - Google Patents
バンプを有する電子部品及びその製造方法Info
- Publication number
- JP2000022070A JP2000022070A JP10182942A JP18294298A JP2000022070A JP 2000022070 A JP2000022070 A JP 2000022070A JP 10182942 A JP10182942 A JP 10182942A JP 18294298 A JP18294298 A JP 18294298A JP 2000022070 A JP2000022070 A JP 2000022070A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interposer
- pad electrode
- plating
- molybdenum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 インターポーザの表面に電気素子、裏面にパ
ッド電極を備え、このパッド電極にはんだバンプが接合
されたＭＣＭ（マルチチップモジュール）において、は
んだ接合寿命を確保しつつ、酸化しにくい安価なパッド
電極構成を提供する。 【解決手段】 インターポーザ１裏面１ｂ上に設けられ
たパッド電極９は、インターポーザ１裏面１ｂ上に露出
するタングステンまたはモリブデンを主成分とする材料
からなる第１層９ａと、この第１層９ａにめっきにより
形成された銅からなる第２層９ｂとから構成されてい
る。
ッド電極を備え、このパッド電極にはんだバンプが接合
されたＭＣＭ（マルチチップモジュール）において、は
んだ接合寿命を確保しつつ、酸化しにくい安価なパッド
電極構成を提供する。 【解決手段】 インターポーザ１裏面１ｂ上に設けられ
たパッド電極９は、インターポーザ１裏面１ｂ上に露出
するタングステンまたはモリブデンを主成分とする材料
からなる第１層９ａと、この第１層９ａにめっきにより
形成された銅からなる第２層９ｂとから構成されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、はんだボール用の
電極を持つボールグリッドアレイ（以下ＢＧＡという）
やマルチチップモジュール（以下ＭＣＭという）等、バ
ンプを有する電子部品に関し、特にバンプに接合される
電極の構造に関する。
電極を持つボールグリッドアレイ（以下ＢＧＡという）
やマルチチップモジュール（以下ＭＣＭという）等、バ
ンプを有する電子部品に関し、特にバンプに接合される
電極の構造に関する。
【０００２】
【従来の技術】一般に、ＢＧＡ、ＭＣＭ等の電子部品
は、インターポーザであるセラミック基板等の表面側に
半導体チップを配し、裏面側にはんだボールを用いて形
成されたバンプ（はんだバンプ）が配置されている。は
んだバンプは、インターポーザの裏面に露出して形成さ
れたパッド電極と接続されていて、これによりマザーボ
ードであるプリント基板等に実装される。
は、インターポーザであるセラミック基板等の表面側に
半導体チップを配し、裏面側にはんだボールを用いて形
成されたバンプ（はんだバンプ）が配置されている。は
んだバンプは、インターポーザの裏面に露出して形成さ
れたパッド電極と接続されていて、これによりマザーボ
ードであるプリント基板等に実装される。
【０００３】このような電子部品の従来構造（ＭＣＭ）
を、図７に示す。図７において、（ａ）は、セラミック
基板１の表面１ａ側に、コンデンサ、抵抗等からなる部
品３及び半導体チップ２を搭載したもの（第１従来構
造）であり、（ｂ）は、（ａ）においてセラミック基板
１の表面１ａ側に、さらに、例えばＬａＢ6 （ホウ化ラ
ンタン）系の材料等からなる厚膜抵抗体４を搭載したも
の（第２従来構造）である。つまり、厚膜抵抗体４の無
いものが（ａ）であり、あるものが（ｂ）である。
を、図７に示す。図７において、（ａ）は、セラミック
基板１の表面１ａ側に、コンデンサ、抵抗等からなる部
品３及び半導体チップ２を搭載したもの（第１従来構
造）であり、（ｂ）は、（ａ）においてセラミック基板
１の表面１ａ側に、さらに、例えばＬａＢ6 （ホウ化ラ
ンタン）系の材料等からなる厚膜抵抗体４を搭載したも
の（第２従来構造）である。つまり、厚膜抵抗体４の無
いものが（ａ）であり、あるものが（ｂ）である。
【０００４】ここで、通常、セラミック基板１裏面１ｂ
側のパッド電極９０は、第１従来構造においては、タン
グステン（Ｗ）又はモリブデン（Ｍｏ）を主とする材料
を印刷した第１層９１の上にＮｉめっき９２を行なった
２層構造としている。また、第２従来構造においては、
同じく印刷された第１層９１上に、Ｃｕ厚膜、Ａｇ厚膜
といった厚膜の導体９３を、ペースト状態で印刷し、焼
成することにより形成した２層構造としたものが用いら
れる。
側のパッド電極９０は、第１従来構造においては、タン
グステン（Ｗ）又はモリブデン（Ｍｏ）を主とする材料
を印刷した第１層９１の上にＮｉめっき９２を行なった
２層構造としている。また、第２従来構造においては、
同じく印刷された第１層９１上に、Ｃｕ厚膜、Ａｇ厚膜
といった厚膜の導体９３を、ペースト状態で印刷し、焼
成することにより形成した２層構造としたものが用いら
れる。
【０００５】
【発明が解決しようとする課題】しかし、上記第１従来
構造では、後の部品実装において接着剤（例えばＡｇペ
ースト）による部品硬化、Ａｕ線によるチップ等のワイ
ヤボンディング等の加熱工程を通るために、Ｎｉめっき
９２が容易に酸化をし、はんだボール（はんだバンプ）
１０が接合しないという問題が生じてしまう。
構造では、後の部品実装において接着剤（例えばＡｇペ
ースト）による部品硬化、Ａｕ線によるチップ等のワイ
ヤボンディング等の加熱工程を通るために、Ｎｉめっき
９２が容易に酸化をし、はんだボール（はんだバンプ）
１０が接合しないという問題が生じてしまう。
【０００６】このため、Ｎｉめっき９２の上からＡｕめ
っきを追加するＮｉ−Ａｕめっき、Ｎｉ−フラッシュＡ
ｕめっきをする必要があるが、Ａｕめっきを追加による
めっき工程の倍増、及び、Ａｕめっき自体が高価である
ため、全体として非常にコスト高になってしまうという
更なる問題が生じる。一方、上記第２従来構造では、マ
ザーボードであるプリント基板に実装した場合、使用環
境下において、低温、高温の繰り返しストレスを受ける
と、セラミック基板の熱膨張率とプリント基板の熱膨張
率とに差があるため、はんだボール１０および厚膜の導
体９３にクラックが生じ、十分なはんだ接合寿命が得ら
れないという問題がある。
っきを追加するＮｉ−Ａｕめっき、Ｎｉ−フラッシュＡ
ｕめっきをする必要があるが、Ａｕめっきを追加による
めっき工程の倍増、及び、Ａｕめっき自体が高価である
ため、全体として非常にコスト高になってしまうという
更なる問題が生じる。一方、上記第２従来構造では、マ
ザーボードであるプリント基板に実装した場合、使用環
境下において、低温、高温の繰り返しストレスを受ける
と、セラミック基板の熱膨張率とプリント基板の熱膨張
率とに差があるため、はんだボール１０および厚膜の導
体９３にクラックが生じ、十分なはんだ接合寿命が得ら
れないという問題がある。
【０００７】これは、ペーストから形成された厚膜の導
体９３が上記ストレスに対して脆いためである。そこで
本発明者等は、上記第２従来構造において、厚膜の導体
９３の代わりに、上記第１従来構造と同様に、Ｎｉめっ
きあるいはＮｉ−Ａｕめっきを用いたものについて検討
した。しかし、上記第２従来構造では、厚膜抵抗体４は
高温（例えば約９００℃）で焼成されるため、焼成時
に、ＮｉやＡｕが第１層９１であるタングステン（Ｗ）
或いはモリブデン（Ｍｏ）を主とする材料へ拡散してし
まい、はんだ濡れ性やワイヤボンディング性が悪くな
る。
体９３が上記ストレスに対して脆いためである。そこで
本発明者等は、上記第２従来構造において、厚膜の導体
９３の代わりに、上記第１従来構造と同様に、Ｎｉめっ
きあるいはＮｉ−Ａｕめっきを用いたものについて検討
した。しかし、上記第２従来構造では、厚膜抵抗体４は
高温（例えば約９００℃）で焼成されるため、焼成時
に、ＮｉやＡｕが第１層９１であるタングステン（Ｗ）
或いはモリブデン（Ｍｏ）を主とする材料へ拡散してし
まい、はんだ濡れ性やワイヤボンディング性が悪くな
る。
【０００８】そこで、厚膜抵抗体４焼成後に、再度、め
っきをする必要があるが、めっき前処理液やめっき液に
より、厚膜抵抗体４の信頼性が著しく損なわれるため、
塩化ビニル系の樹脂等にて、厚膜抵抗体４を保護する必
要がある。そのため、工程が複雑になり、コストも上昇
する。しかも、ＮｉめっきあるいはＮｉ−Ａｕめっきを
用いた場合、上記第１従来構造と同様の問題もある。
っきをする必要があるが、めっき前処理液やめっき液に
より、厚膜抵抗体４の信頼性が著しく損なわれるため、
塩化ビニル系の樹脂等にて、厚膜抵抗体４を保護する必
要がある。そのため、工程が複雑になり、コストも上昇
する。しかも、ＮｉめっきあるいはＮｉ−Ａｕめっきを
用いた場合、上記第１従来構造と同様の問題もある。
【０００９】本発明は上記点に鑑みてなされたものであ
り、インターポーザの表面に電気素子、裏面にパッド電
極を備え、このパッド電極に接合されたはんだバンプに
よって外部との電気的接続を行う電子部品において、は
んだ接合寿命を確保しつつ、酸化しにくい安価なパッド
電極構成を提供することを目的とする。
り、インターポーザの表面に電気素子、裏面にパッド電
極を備え、このパッド電極に接合されたはんだバンプに
よって外部との電気的接続を行う電子部品において、は
んだ接合寿命を確保しつつ、酸化しにくい安価なパッド
電極構成を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明者等は、パッド電
極においてタングステン（Ｗ）またはモリブデン（Ｍ
ｏ）を主とする材料からなる第１層の上に形成する第２
層を工夫することに着目してなされたものである。すな
わち、請求項１記載の発明においては、パッド電極
（９）を、タングステンまたはモリブデンを主とする材
料からなる第１層（９ａ）と、この第１層（９ａ）にめ
っきにより形成された銅からなる第２層（９ｂ）とから
構成したことを特徴としている。
極においてタングステン（Ｗ）またはモリブデン（Ｍ
ｏ）を主とする材料からなる第１層の上に形成する第２
層を工夫することに着目してなされたものである。すな
わち、請求項１記載の発明においては、パッド電極
（９）を、タングステンまたはモリブデンを主とする材
料からなる第１層（９ａ）と、この第１層（９ａ）にめ
っきにより形成された銅からなる第２層（９ｂ）とから
構成したことを特徴としている。
【００１１】本発明では、パッド電極（９）の第２層
（９ｂ）をＣｕめっき層とすることで、厚膜の導体に比
べて、熱ストレスに対して強固な層となるため、はんだ
接合寿命が確保される。また、ＣｕめっきはＮｉめっき
と比べて、酸化しにくく、もし酸化しても容易にフラッ
クスで酸化膜を除去でき、良好なはんだ付け性が得ら
れ、且つコストも安い。よって、本発明によれば、はん
だ接合寿命を確保しつつ、酸化しにくい安価なパッド電
極構成を提供することができる。
（９ｂ）をＣｕめっき層とすることで、厚膜の導体に比
べて、熱ストレスに対して強固な層となるため、はんだ
接合寿命が確保される。また、ＣｕめっきはＮｉめっき
と比べて、酸化しにくく、もし酸化しても容易にフラッ
クスで酸化膜を除去でき、良好なはんだ付け性が得ら
れ、且つコストも安い。よって、本発明によれば、はん
だ接合寿命を確保しつつ、酸化しにくい安価なパッド電
極構成を提供することができる。
【００１２】また、請求項２記載の発明は、インターポ
ーザ（１）が積層された複数の層（２０〜２２）から構
成される場合、互いに反対の面に位置するパッド電極
（９）と電気素子（２〜４）との具体的な電気的接続構
造を提供するもので、インターポーザ（１）の各層（２
０〜２２）に形成され、タングステンまたはモリブデン
を主とする材料からなるペースト（２５）が充填された
貫通孔（２４）に接続された配線層（２３）を介する接
続構造としたことを特徴としている。
ーザ（１）が積層された複数の層（２０〜２２）から構
成される場合、互いに反対の面に位置するパッド電極
（９）と電気素子（２〜４）との具体的な電気的接続構
造を提供するもので、インターポーザ（１）の各層（２
０〜２２）に形成され、タングステンまたはモリブデン
を主とする材料からなるペースト（２５）が充填された
貫通孔（２４）に接続された配線層（２３）を介する接
続構造としたことを特徴としている。
【００１３】さらに、請求項３記載の発明はインターポ
ーザ（１）が、積層された複数の層（２０〜２２）から
構成される場合の製造方法に関するもので、請求項２記
載の電子部品と同様の作用効果を有する電子部品を製造
する製造方法を提供し得る。なお、上記した括弧内の符
号は、後述する実施形態記載の具体的手段との対応関係
を示すものである。
ーザ（１）が、積層された複数の層（２０〜２２）から
構成される場合の製造方法に関するもので、請求項２記
載の電子部品と同様の作用効果を有する電子部品を製造
する製造方法を提供し得る。なお、上記した括弧内の符
号は、後述する実施形態記載の具体的手段との対応関係
を示すものである。
【００１４】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。本実施形態は、本発明のバンプを有
する電子部品を、半導体チップ等の半導体素子を搭載し
たインターポーザをはんだバンプを介してマザーボード
（外部電気回路）に実装するＭＣＭに適用したものであ
る。図１は本実施形態に係るＭＣＭ１００の構造を模式
的に示す図であり、側方からみた図である。なお、図
中、パッド電極、厚膜抵抗体及びはんだバンプは断面と
して表してある。
について説明する。本実施形態は、本発明のバンプを有
する電子部品を、半導体チップ等の半導体素子を搭載し
たインターポーザをはんだバンプを介してマザーボード
（外部電気回路）に実装するＭＣＭに適用したものであ
る。図１は本実施形態に係るＭＣＭ１００の構造を模式
的に示す図であり、側方からみた図である。なお、図
中、パッド電極、厚膜抵抗体及びはんだバンプは断面と
して表してある。
【００１５】１はインターポーザであり、アルミナ等の
絶縁性セラミック材料により作られたグリーンシート２
０〜２２（後述の図３参照）を複数層積層し焼成したセ
ラミック基板からなる。ここで、インターポーザ１にお
いて、ＭＣＭ１００の表面（図１において上方）となる
面を表面（一面）１ａ、表面１ａとは反対側のＭＣＭ１
００の裏面（図１において下方）となる面を裏面（他
面）１ｂとする。
絶縁性セラミック材料により作られたグリーンシート２
０〜２２（後述の図３参照）を複数層積層し焼成したセ
ラミック基板からなる。ここで、インターポーザ１にお
いて、ＭＣＭ１００の表面（図１において上方）となる
面を表面（一面）１ａ、表面１ａとは反対側のＭＣＭ１
００の裏面（図１において下方）となる面を裏面（他
面）１ｂとする。
【００１６】インターポーザ１の表面１ａには、電気素
子として、ＩＣチップ（半導体チップ）２、コンデンサ
や抵抗等からなる部品３が搭載され、ＬａＢ6 系の厚膜
抵抗体４が形成されている。また、表面１ａにはＣｕめ
っきからなる複数の表面電極（配線ランド）５が形成さ
れている。上記各電気素子２〜４は、これら表面電極５
上に配置され、回路を構成している。
子として、ＩＣチップ（半導体チップ）２、コンデンサ
や抵抗等からなる部品３が搭載され、ＬａＢ6 系の厚膜
抵抗体４が形成されている。また、表面１ａにはＣｕめ
っきからなる複数の表面電極（配線ランド）５が形成さ
れている。上記各電気素子２〜４は、これら表面電極５
上に配置され、回路を構成している。
【００１７】ここで、表面電極５に対して、ＩＣチップ
２及び部品３はＡｇペースト等の接着剤６を介して接続
されており、また、厚膜抵抗体４は印刷、焼成により形
成され、更に保護ガラス７にて被覆されている。また、
ＩＣチップ２に備えられた複数の電極（図示せず）は、
各々、対応する複数の表面電極５に、ワイヤボンディン
グにより形成されたＡｕまたはＡｌのワイヤ８によりに
電気的に接続されている。
２及び部品３はＡｇペースト等の接着剤６を介して接続
されており、また、厚膜抵抗体４は印刷、焼成により形
成され、更に保護ガラス７にて被覆されている。また、
ＩＣチップ２に備えられた複数の電極（図示せず）は、
各々、対応する複数の表面電極５に、ワイヤボンディン
グにより形成されたＡｕまたはＡｌのワイヤ８によりに
電気的に接続されている。
【００１８】インターポーザ１の裏面１ｂには、表面１
ａ側の複数の表面電極５と対応して、パッド電極９が、
裏面１ｂから露出して形成されている。パッド電極９
は、タングステン（Ｗ）またはモリブデン（Ｍｏ）を主
材料とした導体からなる第１層９ａと、この第１層９ａ
上にめっきにより形成された銅（Ｃｕ）からなる第２層
９ｂとから構成されている。なお、本実施形態では、表
面電極５も同様の２層構造となっている。
ａ側の複数の表面電極５と対応して、パッド電極９が、
裏面１ｂから露出して形成されている。パッド電極９
は、タングステン（Ｗ）またはモリブデン（Ｍｏ）を主
材料とした導体からなる第１層９ａと、この第１層９ａ
上にめっきにより形成された銅（Ｃｕ）からなる第２層
９ｂとから構成されている。なお、本実施形態では、表
面電極５も同様の２層構造となっている。
【００１９】また、表面電極５とパッド電極９とは、イ
ンターポーザ１内部に設けられた配線部としてのメタラ
イズ配線層２３（図３（ｆ）参照）等によって電気的に
接続され、結果としてパッド電極９はＩＣチップ２と電
気的に接続した状態となっている。そして、各パッド電
極９には、外部のマザーボードと電気的接続を行うため
のはんだバンプ１０が電気的に接続されている。はんだ
バンプ１０は、共晶はんだ（例えばＳｎ：Ｐｂ＝６３：
３７）から形成されている。
ンターポーザ１内部に設けられた配線部としてのメタラ
イズ配線層２３（図３（ｆ）参照）等によって電気的に
接続され、結果としてパッド電極９はＩＣチップ２と電
気的に接続した状態となっている。そして、各パッド電
極９には、外部のマザーボードと電気的接続を行うため
のはんだバンプ１０が電気的に接続されている。はんだ
バンプ１０は、共晶はんだ（例えばＳｎ：Ｐｂ＝６３：
３７）から形成されている。
【００２０】ここで、パッド電極９において第２層９ｂ
の膜厚は、設計上、最適化を図るために種々の値とする
が、薄い方が好ましく、例えば２μｍ〜２０μｍ程度で
ある。そして、第２層９ｂを、Ａｕめっきに比べて安価
で、Ｎｉめっきに比べて熱等によって酸化しにくく、且
つペーストから形成された厚膜の導体に比べてはんだ接
合性の良いＣｕめっき層としたことが、本実施形態の主
たる特徴である。
の膜厚は、設計上、最適化を図るために種々の値とする
が、薄い方が好ましく、例えば２μｍ〜２０μｍ程度で
ある。そして、第２層９ｂを、Ａｕめっきに比べて安価
で、Ｎｉめっきに比べて熱等によって酸化しにくく、且
つペーストから形成された厚膜の導体に比べてはんだ接
合性の良いＣｕめっき層としたことが、本実施形態の主
たる特徴である。
【００２１】また、図１に示す様に、インターポーザ１
の表面１ａ上の各電気素子２〜４および表面電極５等
は、封止樹脂１１により封止され、外部の埃、湿気等か
ら保護されるようになっている。かかる構成のＭＣＭ１
００は、はんだバンプ１０を介して、外部のマザーボー
ド（外部電気回路）であるプリント基板に実装されよう
になっている。
の表面１ａ上の各電気素子２〜４および表面電極５等
は、封止樹脂１１により封止され、外部の埃、湿気等か
ら保護されるようになっている。かかる構成のＭＣＭ１
００は、はんだバンプ１０を介して、外部のマザーボー
ド（外部電気回路）であるプリント基板に実装されよう
になっている。
【００２２】次に、本実施形態のＭＣＭ１００の製造方
法について述べる。図２は本実施形態に係る製造工程の
流れ図、図３〜図６は同製造工程の説明図である。ま
ず、グリーンシート作成工程Ｓ１では、酸化アルミニウ
ム（アルミナ）を用いて、周知の方法（ドクターブレー
ド法、カレンダーロール法等）によりグリーンシート２
０〜２２を複数枚（本例では３枚）作製する（図３
（ａ）参照）。なお、窒化アルミニウム（ＡｌＮ系）、
ムライト、ガラスセラミック等を用いて、同様にグリー
ンシートを作製してもよい。ただし、これら他の材料に
おいては、焼成温度等を変更する必要がある。
法について述べる。図２は本実施形態に係る製造工程の
流れ図、図３〜図６は同製造工程の説明図である。ま
ず、グリーンシート作成工程Ｓ１では、酸化アルミニウ
ム（アルミナ）を用いて、周知の方法（ドクターブレー
ド法、カレンダーロール法等）によりグリーンシート２
０〜２２を複数枚（本例では３枚）作製する（図３
（ａ）参照）。なお、窒化アルミニウム（ＡｌＮ系）、
ムライト、ガラスセラミック等を用いて、同様にグリー
ンシートを作製してもよい。ただし、これら他の材料に
おいては、焼成温度等を変更する必要がある。
【００２３】次に、スルーホール形成工程Ｓ２では、焼
成後のグリーンシート（例えば厚み０．２５ｍｍ）２０
〜２２に対して、例えばφ０．２ｍｍ円形状のスルーホ
ール（貫通する孔）２４を、パンチングにて打ち抜く
（図３（ｂ）参照）。次に、配線部注入工程Ｓ３では、
スルーホール２４に、モリブデン（Ｍｏ）を主成分とす
るモリブデン（Ｍｏ）ペースト２５を注入し、充填する
（図３（ｃ）参照）。
成後のグリーンシート（例えば厚み０．２５ｍｍ）２０
〜２２に対して、例えばφ０．２ｍｍ円形状のスルーホ
ール（貫通する孔）２４を、パンチングにて打ち抜く
（図３（ｂ）参照）。次に、配線部注入工程Ｓ３では、
スルーホール２４に、モリブデン（Ｍｏ）を主成分とす
るモリブデン（Ｍｏ）ペースト２５を注入し、充填する
（図３（ｃ）参照）。
【００２４】そして、配線パターン印刷工程Ｓ４では、
グリーンシート２０〜２２の各面において、モリブデン
（Ｍｏ）ペースト２５と導通するように、タングステン
（Ｗ）を主成分とするタングステン（Ｗ）ペースト２６
を、所望の部分に印刷する（図３（ｄ）参照）。なお、
本工程Ｓ４のペーストをモリブデン（Ｍｏ）を主成分と
するものとし、上記工程Ｓ３のペーストをタングステン
（Ｗ）を主成分とするものとしてもよい。
グリーンシート２０〜２２の各面において、モリブデン
（Ｍｏ）ペースト２５と導通するように、タングステン
（Ｗ）を主成分とするタングステン（Ｗ）ペースト２６
を、所望の部分に印刷する（図３（ｄ）参照）。なお、
本工程Ｓ４のペーストをモリブデン（Ｍｏ）を主成分と
するものとし、上記工程Ｓ３のペーストをタングステン
（Ｗ）を主成分とするものとしてもよい。
【００２５】続いて、グリーンシート積層工程Ｓ５で
は、各々のグリーンシート２０〜２２を積層し、加圧す
ることで一体化する（図３（ｅ）参照）。次に、焼成工
程Ｓ６では、例えば、約１６００℃、還元雰囲気にて、
グリーンシート２０〜２２の積層体を、焼成する。この
とき、積層体は２０％程度収縮する（図３（ｆ）参
照）。
は、各々のグリーンシート２０〜２２を積層し、加圧す
ることで一体化する（図３（ｅ）参照）。次に、焼成工
程Ｓ６では、例えば、約１６００℃、還元雰囲気にて、
グリーンシート２０〜２２の積層体を、焼成する。この
とき、積層体は２０％程度収縮する（図３（ｆ）参
照）。
【００２６】こうして、インターポーザ１が形成され
る。ここでペースト２６のうち積層体内部（つまりグリ
ーンシート２０〜２２の各界面）に形成されたものがメ
タライズ配線層２３を構成し、ペースト２６のうち表裏
面に露出したものが表面及びパッド電極５、９の第１層
を構成する。そして、表面及びパッド電極５、９の第１
層は、スルーホール２４に充填されたペースト２５と接
続されたメタライズ配線層２３を介して、電気的に接続
されている。
る。ここでペースト２６のうち積層体内部（つまりグリ
ーンシート２０〜２２の各界面）に形成されたものがメ
タライズ配線層２３を構成し、ペースト２６のうち表裏
面に露出したものが表面及びパッド電極５、９の第１層
を構成する。そして、表面及びパッド電極５、９の第１
層は、スルーホール２４に充填されたペースト２５と接
続されたメタライズ配線層２３を介して、電気的に接続
されている。
【００２７】その後、Ｃｕめっき工程Ｓ７では、Ｗ（表
面及びパッド電極５、９の第１層）が露出した部位に、
浸積めっき法等によりＣｕめっき（例えば厚さ４μｍ）
を施し、Ｃｕめっき層２７を形成する（図４（ａ）参
照）。ここでＣｕめっき層２７は、表面及びパッド電極
５、９の第２層となる。こうして、表面電極５及びパッ
ド電極９が形成される。続いて、厚膜抵抗体形成工程Ｓ
８では、ＬａＢ6 を主成分とした抵抗ペーストを印刷
し、９００℃の中性雰囲気で焼成し、厚膜抵抗体４を形
成する（図４（ｂ）参照）。
面及びパッド電極５、９の第１層）が露出した部位に、
浸積めっき法等によりＣｕめっき（例えば厚さ４μｍ）
を施し、Ｃｕめっき層２７を形成する（図４（ａ）参
照）。ここでＣｕめっき層２７は、表面及びパッド電極
５、９の第２層となる。こうして、表面電極５及びパッ
ド電極９が形成される。続いて、厚膜抵抗体形成工程Ｓ
８では、ＬａＢ6 を主成分とした抵抗ペーストを印刷
し、９００℃の中性雰囲気で焼成し、厚膜抵抗体４を形
成する（図４（ｂ）参照）。
【００２８】さらに、保護ガラス形成工程Ｓ９では、厚
膜抵抗体４上に、ソルダレジストとしてガラスペースト
を印刷し、約６５０℃のの中性雰囲気で焼成し、保護ガ
ラス７を形成する。以上の工程Ｓ１〜Ｓ９（セラミック
基板製造工程）を行うことにより、各電極５、９及びメ
タライズ配線層２３が形成されたインターポーザ１が完
成する。続いて、表面実装工程Ｓ１０〜Ｓ１２を順次行
う。
膜抵抗体４上に、ソルダレジストとしてガラスペースト
を印刷し、約６５０℃のの中性雰囲気で焼成し、保護ガ
ラス７を形成する。以上の工程Ｓ１〜Ｓ９（セラミック
基板製造工程）を行うことにより、各電極５、９及びメ
タライズ配線層２３が形成されたインターポーザ１が完
成する。続いて、表面実装工程Ｓ１０〜Ｓ１２を順次行
う。
【００２９】まず、部品実装工程Ｓ１０では、上記セラ
ミック基板製造工程Ｓ１〜Ｓ９によって作成されたイン
ターポーザ１の表面１ａに、ＩＣチップ２及び部品３
を、例えばＡｇペースト等の接着剤６を用い、接着する
（図５（ａ）参照）。その後、ワイヤボンディング工程
Ｓ１１では、ワイヤボンディングしてＡｕまたはＡｌの
ワイヤ８を形成し、ＩＣチップ２と表面電極５とを電気
的に接続する（図５（ｂ）参照）。
ミック基板製造工程Ｓ１〜Ｓ９によって作成されたイン
ターポーザ１の表面１ａに、ＩＣチップ２及び部品３
を、例えばＡｇペースト等の接着剤６を用い、接着する
（図５（ａ）参照）。その後、ワイヤボンディング工程
Ｓ１１では、ワイヤボンディングしてＡｕまたはＡｌの
ワイヤ８を形成し、ＩＣチップ２と表面電極５とを電気
的に接続する（図５（ｂ）参照）。
【００３０】その後、樹脂封止工程Ｓ１２では、熱硬化
性の樹脂等からなる封止樹脂１１を用いて、ＩＣチップ
２、部品３、厚膜抵抗体４およびワイヤボンディング部
全体をポッティングし、封止体とする（図５（ｃ）参
照）。続いて、この封止体にはんだバンプ１０となるは
んだボールを搭載するが、その手順は、以下のはんだボ
ール取付工程Ｓ１３〜Ｓ１６により行われる。
性の樹脂等からなる封止樹脂１１を用いて、ＩＣチップ
２、部品３、厚膜抵抗体４およびワイヤボンディング部
全体をポッティングし、封止体とする（図５（ｃ）参
照）。続いて、この封止体にはんだバンプ１０となるは
んだボールを搭載するが、その手順は、以下のはんだボ
ール取付工程Ｓ１３〜Ｓ１６により行われる。
【００３１】まず、ボール吸着工程Ｓ１３では、容器３
０内に、はんだバンプ１０と同程度の大きさの多数のは
んだボール３１を用意し、吸引穴３２を有する吸引器３
３にて、減圧吸引等により、はんだボール３１を吸着す
る（図６（ａ）参照）。続いて、フラックス転写工程Ｓ
１４では、吸引器３３をフラックス３４の入った容器３
５上に位置させ、吸着されたはんだボール３１の先端と
フラックス３４とを接触させることによりフラックス３
４を転写する（図６（ｂ）参照）。
０内に、はんだバンプ１０と同程度の大きさの多数のは
んだボール３１を用意し、吸引穴３２を有する吸引器３
３にて、減圧吸引等により、はんだボール３１を吸着す
る（図６（ａ）参照）。続いて、フラックス転写工程Ｓ
１４では、吸引器３３をフラックス３４の入った容器３
５上に位置させ、吸着されたはんだボール３１の先端と
フラックス３４とを接触させることによりフラックス３
４を転写する（図６（ｂ）参照）。
【００３２】次に、ボール搭載工程Ｓ１５では、上記封
止体において、吸引器３３とインターポーザ１の裏面１
ｂとを対向させ、フラックス３４付きのはんだボール３
１を、パッド電極９上に搭載する（図６（ｃ）参照）。
続いて、リフロー工程Ｓ１６では、はんだボール３１を
リフロー（再溶融）させることにより、はんだバンプ１
０を形成する（図６（ｄ）参照）。こうして、図１に示
すＭＣＭ１００が完成する。
止体において、吸引器３３とインターポーザ１の裏面１
ｂとを対向させ、フラックス３４付きのはんだボール３
１を、パッド電極９上に搭載する（図６（ｃ）参照）。
続いて、リフロー工程Ｓ１６では、はんだボール３１を
リフロー（再溶融）させることにより、はんだバンプ１
０を形成する（図６（ｄ）参照）。こうして、図１に示
すＭＣＭ１００が完成する。
【００３３】ところで、本実施形態によれば、パッド電
極９の第２層９ｂをＣｕめっき層とすることで、同じＣ
ｕを用いた厚膜の導体に比べて、熱ストレスに対して強
固な層となるため、はんだ接合寿命が確保される。ま
た、ＣｕめっきはＮｉめっきと比べて、酸化しにくく、
もし酸化しても容易にフラックスで酸化膜を除去でき、
良好なはんだ付け性が得られ、且つコストも安い。従っ
て、はんだ接合寿命を確保しつつ、酸化しにくい安価な
パッド電極構成を製造し、提供できる。
極９の第２層９ｂをＣｕめっき層とすることで、同じＣ
ｕを用いた厚膜の導体に比べて、熱ストレスに対して強
固な層となるため、はんだ接合寿命が確保される。ま
た、ＣｕめっきはＮｉめっきと比べて、酸化しにくく、
もし酸化しても容易にフラックスで酸化膜を除去でき、
良好なはんだ付け性が得られ、且つコストも安い。従っ
て、はんだ接合寿命を確保しつつ、酸化しにくい安価な
パッド電極構成を製造し、提供できる。
【００３４】なお、本実施形態は、ＭＣＭに限定される
ことなく、ＢＧＭ等、バンプを有する電子部品に適用で
きる。
ことなく、ＢＧＭ等、バンプを有する電子部品に適用で
きる。
【図１】本発明の実施形態に係るＭＣＭ構造を示す説明
図である。
図である。
【図２】上記実施形態に係る製造工程の流れ図である。
【図３】上記製造工程を説明する説明図である。
【図４】図３に続く製造工程を説明する説明図である。
【図５】図４に続く製造工程を説明する説明図である。
【図６】図５に続く製造工程を説明する説明図である。
【図７】従来のＭＣＭ構造を示す説明図である。
１…インターポーザ、１ａ…インターポーザの表面、１
ｂ…インターポーザの裏面、２…半導体チップ、３…部
品、４…厚膜抵抗体、９…パッド電極、９ａ…パッド電
極の第１層、９ｂ…パッド電極の第２層、１０…はんだ
バンプ、２０、２１、２２…グリーンシート、２３…メ
タライズ配線層、２４…貫通孔。
ｂ…インターポーザの裏面、２…半導体チップ、３…部
品、４…厚膜抵抗体、９…パッド電極、９ａ…パッド電
極の第１層、９ｂ…パッド電極の第２層、１０…はんだ
バンプ、２０、２１、２２…グリーンシート、２３…メ
タライズ配線層、２４…貫通孔。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長坂 崇 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5E319 AA03 AB05 AC17 BB04 CC33
Claims (3)
- 【請求項１】 インターポーザ（１）と、 前記インターポーザ（１）の一面（１ａ）側に設けられ
た電気素子（２〜４）と、 前記インターポーザ（１）の他面（１ｂ）側に設けら
れ、前記電気素子（２〜４）と電気的に接続されたパッ
ド電極（９）とを備え、 前記パッド電極（９）と接合されたはんだバンプ（１
０）によって外部との電気的接続を行う電子部品におい
て、 前記パッド電極（９）は、前記インターポーザ（１）の
前記他面（１ｂ）側に露出するタングステンまたはモリ
ブデンを主とする材料からなる第１層（９ａ）と、この
第１層（９ａ）にめっきにより形成された銅からなる第
２層（９ｂ）とから構成されていることを特徴とするバ
ンプを有する電子部品。 - 【請求項２】 前記インターポーザ（１）は積層された
複数の層（２０〜２２）から構成され、これら各層（２
０〜２２）において前記インターポーザ（１）の前記他
面（１ｂ）から前記一面（１ａ）に向かって貫通する孔
（２４）が形成され、 この貫通する孔（２４）内には、タングステンまたはモ
リブデンを主とする材料からなるペースト（２５）が充
填され、 前記貫通する孔（２４）に充填されたペースト（２５）
は、前記複数の層（２０〜２２）の界面に形成されたタ
ングステンまたはモリブデンを主とする材料からなる配
線層（２３）と接続されており、 前記パッド電極（９）の前記第１層（９ａ）は、前記配
線層（２３）を介して前記電気素子（２〜４）と電気的
に接続されていることを特徴とする請求項１に記載のバ
ンプを有する電子部品。 - 【請求項３】 インターポーザ（１）と、 前記インターポーザ（１）の一面（１ａ）側に設けられ
た電気素子（２〜４）と、 前記インターポーザ（１）の他面（１ｂ）側に設けら
れ、前記電気素子（２〜４）と電気的に接続されたパッ
ド電極（９）とを備え、 前記パッド電極（９）と接合されたはんだバンプ（１
０）によって外部との電気的接続を行う電子部品の製造
方法において、 複数枚のグリーンシート（２０〜２２）に各々貫通孔
（２４）を設け、前記各貫通孔（２４）にタングステン
またはモリブデンを主とする材料からなるペースト（２
５）を充填し、 前記各グリーンシート（２０〜２２）の各面に前記ペー
スト（２５）と導通するように、タングステンまたはモ
リブデンを主とする材料からなるペースト（２６）を印
刷した後、前記各グリーンシート（２０〜２２）を積層
して焼成することにより前記インターポーザ（１）を形
成し、 続いて、前記インターポーザ（１）の前記他面（１ｂ）
に露出するタングステンまたはモリブデンを主とする材
料の上に銅をめっきすることにより、前記パッド電極
（９）を形成することを特徴とするバンプを有する電子
部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18294298A JP4013339B2 (ja) | 1998-06-29 | 1998-06-29 | バンプを有する電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18294298A JP4013339B2 (ja) | 1998-06-29 | 1998-06-29 | バンプを有する電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000022070A true JP2000022070A (ja) | 2000-01-21 |
| JP4013339B2 JP4013339B2 (ja) | 2007-11-28 |
Family
ID=16127071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18294298A Expired - Fee Related JP4013339B2 (ja) | 1998-06-29 | 1998-06-29 | バンプを有する電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4013339B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007166899A (ja) * | 2007-02-09 | 2007-06-28 | Hitachi Ltd | 自動車制御装置 |
| JP2007266544A (ja) * | 2006-03-30 | 2007-10-11 | Koa Corp | 複合電子部品の製造法および複合電子部品 |
| US7808073B2 (en) | 2004-03-31 | 2010-10-05 | Casio Computer Co., Ltd. | Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both |
| KR101802695B1 (ko) | 2014-06-09 | 2017-11-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 밀폐층을 갖는 배선 구조 |
| JP2019036742A (ja) * | 2018-10-09 | 2019-03-07 | ルネサスエレクトロニクス株式会社 | 電子装置 |
| US10580763B2 (en) | 2006-10-02 | 2020-03-03 | Renesas Electronics Corporation | Electronic device |
-
1998
- 1998-06-29 JP JP18294298A patent/JP4013339B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7808073B2 (en) | 2004-03-31 | 2010-10-05 | Casio Computer Co., Ltd. | Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both |
| JP2007266544A (ja) * | 2006-03-30 | 2007-10-11 | Koa Corp | 複合電子部品の製造法および複合電子部品 |
| US10580763B2 (en) | 2006-10-02 | 2020-03-03 | Renesas Electronics Corporation | Electronic device |
| US10879227B2 (en) | 2006-10-02 | 2020-12-29 | Renesas Electronics Corporation | Electronic device |
| JP2007166899A (ja) * | 2007-02-09 | 2007-06-28 | Hitachi Ltd | 自動車制御装置 |
| KR101802695B1 (ko) | 2014-06-09 | 2017-11-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 밀폐층을 갖는 배선 구조 |
| JP2019036742A (ja) * | 2018-10-09 | 2019-03-07 | ルネサスエレクトロニクス株式会社 | 電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4013339B2 (ja) | 2007-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| JPS63107087A (ja) | 混成集積回路基板 | |
| US10699993B2 (en) | Wiring board, electronic device, and electronic module | |
| JP2000022071A (ja) | バンプを有する電子部品 | |
| JPWO2005004567A1 (ja) | 部品内蔵基板の製造方法 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JP3520540B2 (ja) | 多層基板 | |
| JPH08330356A (ja) | 導体層付異方性導電シートおよびこれを用いた配線基板 | |
| JP2009277940A (ja) | 半導体パッケージ、実装用回路基板および実装構造体 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JPH10139559A (ja) | ガラスセラミック基板及びその製造方法 | |
| JPH0982835A (ja) | 回路基板および多層回路基板 | |
| JP2002026527A (ja) | 積層配線基板及びその製造方法 | |
| JPH11177016A (ja) | 混成集積回路装置 | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JPH11317470A (ja) | バンプを有する電子部品 | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JPH11274372A (ja) | 半導体装置及びその半導体パッケージ | |
| JP3872402B2 (ja) | 配線基板 | |
| JP2572626Y2 (ja) | 多層回路基板 | |
| JP3934910B2 (ja) | 回路基板 | |
| JPH11274347A (ja) | 半導体パッケージ、及びその形成方法 | |
| JP2667486B2 (ja) | セラミックス回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |