JPH06140736A - 厚膜回路基板の製造方法 - Google Patents

厚膜回路基板の製造方法

Info

Publication number
JPH06140736A
JPH06140736A JP4291514A JP29151492A JPH06140736A JP H06140736 A JPH06140736 A JP H06140736A JP 4291514 A JP4291514 A JP 4291514A JP 29151492 A JP29151492 A JP 29151492A JP H06140736 A JPH06140736 A JP H06140736A
Authority
JP
Japan
Prior art keywords
thick film
film resistor
terminal electrode
film
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4291514A
Other languages
English (en)
Inventor
Yuzuru Matsumoto
譲 松本
Akira Imoto
晃 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4291514A priority Critical patent/JPH06140736A/ja
Publication of JPH06140736A publication Critical patent/JPH06140736A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 厚膜抵抗体膜として実用範囲が広い抵抗値が
得られる酸化ルテニウム系の抵抗材料を用い、厚膜抵抗
体膜の端子電極パッド及び表面の配線パターンを銅系導
体で形成で、さらに、製造方法の煩雑がならない厚膜回
路基板の製造方法を提供する。 【構成】 本発明の製造方法は、耐熱絶縁基板1上に、
酸化ルテニウムを主成分とする厚膜抵抗体膜5を形成す
る工程と、前記厚膜抵抗体膜5の表面抵抗を測定する工
程と、前記厚膜抵抗体膜5の対向する両端部の一部に被
覆される銅系の導体から成る端子電極膜4を形成する工
程とを含む厚膜回路基板の製造方法である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、厚膜回路基板の製造方
法、例えばガラス−セラミックスからの絶縁層を複数積
層した多層基板本体の表面に抵抗体膜を形成した厚膜回
路基板の製造方法に関するものである。
【0002】
【従来の技術】電子機器の混成集積回路等に用いられる
厚膜回路基板は、耐マイグレーション性を考慮して高密
度配線が可能な銅系導体を表面配線パターンに用いるこ
とが望ましい。この銅系導体は、酸化し易いため、銅系
導体の表面配線パターンを形成した後の焼成工程におい
ては、非酸化性雰囲気で焼成しなくてはならないという
制約がある。
【0003】また、厚膜回路基板には、上述の表面配線
パターン以外に厚膜抵抗体膜を形成することが高密度配
線においては必要となるが、現在、厚膜抵抗体膜材料と
しては、酸化ルテニウム系の抵抗体、硼酸ランタン系の
抵抗体、酸化スズ系の抵抗体などがあった。
【0004】このように、厚膜抵抗体膜を基板の表面に
形成する場合には、厚膜抵抗体膜の形成に先立って端子
電極パッドを形成しなくては成らなかった。そのため、
基板表面に、表面配線パターン及び端子電極パッドを銅
系導体(非酸化性雰囲気で焼成される)で形成する場合
には、厚膜抵抗体膜は、非酸化性雰囲気で焼成可能な材
料、硼酸ランタン系の抵抗体、酸化スズ系の抵抗体材料
に限られていた。
【0005】しかしながら、硼酸ランタン系の抵抗体、
酸化スズ系の抵抗体材料は、信頼性に低く、さらに10
Ω〜1MΩまでの広範囲の抵抗値を適用できるものはな
く、実用上に大きな障害があった。
【0006】これに対して、酸化ルテニウム系抵抗体材
料は、信頼性が高く、広い抵抗値の適用範囲が可能とな
るものの、酸化ルテニウム系抵抗体は、酸化雰囲気で焼
成しなくてはならないため、抵抗体膜の端子電極パッド
としては、銅系の導体が使用できないとされていた。即
ち、表面の銅系の配線パターンと酸化ルテニウム系の抵
抗体材料を用いるためには、基板表面に、Ag、Ag−
Pdなどの酸化性雰囲気で焼成される端子電極パッドを
形成し、続いてこの端子電極パッド上に、酸化ルテニウ
ム系の抵抗体材料を酸化性雰囲気で焼成して厚膜抵抗体
を形成し、続いてこの端子電極パッドと接続する銅系の
配線パターンを非酸化性雰囲気で焼成しなくてはならな
かった(実開昭61−197876号など)。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うな厚膜回路基板では、表面の厚膜抵抗体膜の端子電極
パッド、表面配線パターン及び厚膜抵抗体膜を形成する
にあたり、2回の酸化性雰囲気中での焼成(端子電極パ
ッド及び厚膜抵抗体膜)、1回の非酸化性雰囲気中での
焼成(配線パターン)することになり、製造工程が煩雑
になる。
【0008】また、厚膜抵抗体膜の端子電極パッドがA
g系の導体で構成されているため、マイグレーションな
どの発生を考慮して、その周囲における高密度配線が困
難となっていた。
【0009】ここで、また、表面配線と厚膜抵抗体膜の
端子電極パッドを銅系の導電層で形成した後、端子電極
パッドを酸化ルテニウム系材料の酸化生雰囲気で焼成し
て厚膜抵抗体膜を形成すると、先に形成した銅系の導電
層が酸化してしまう。
【0010】また、先に酸化ルテニウム系材料の酸化生
雰囲気で焼成して厚膜抵抗体膜を形成して、その端部に
重畳するの端子電極パッド及び表面の配線パターンを銅
系の導体層を形成した場合、従来から端子電極パッドに
プローブを当てて抵抗体膜の抵抗値の測定が不可能とな
ってしまう。
【0011】本発明者らは、種々実験した結果、端子電
極パッドにプローブを当てて抵抗体膜の抵抗値を測定し
なくとも、端子電極パッドのない厚膜抵抗体膜の抵抗値
を信頼性高く検出できることを知見した。
【0012】本発明は、上述の知見に基づいて案出され
たものであり、厚膜抵抗体膜として実用範囲が広い抵抗
値が得られる酸化ルテニウム系の抵抗材料を用い、厚膜
抵抗体膜の端子電極パッド及び表面配線パターンを銅系
導体で形成で、さらに、製造方法の煩雑がならない厚膜
回路基板の製造方法を提供するものである。
【0013】
【課題を解決するための手段】本発明は、耐熱絶縁基板
上に、酸化ルテニウムを主成分とする厚膜抵抗体膜を形
成する工程と、前記厚膜抵抗体膜に電気的に接続し、且
つ厚膜抵抗体膜の対向する両端部の一部を被覆するCu
系導体から成る端子電極膜を形成する工程と、を含む厚
膜回路基板の製造方法である。
【0014】好ましくは、前記耐熱絶縁基板は、低融点
ガラス成分と無機物フィラーからなる低温焼成可能なセ
ラミック基板である。
【0015】
【作用】以上のように、本発明によれば、耐熱絶縁基板
上に、先に酸化ルテニウム系の厚膜抵抗体膜を酸化性雰
囲気で焼成形成し、次いで、酸化ルテニウム系の厚膜抵
抗体膜を4端子測定法による表面抵抗を測定した後、酸
化ルテニウム系の厚膜抵抗体膜の端部を覆うように、銅
系の導体層から成る端子電極パッド及び表面導体パター
ンを形成したので、製造方法において、基本的には、1
回の酸化雰囲気中の焼成(酸化ルテニウム系抵抗体膜の
形成)及び1回の非酸化性雰囲気中の焼成(銅系の端子
電極パッド及び配線パターンの形成)で済み、製造工程
が簡略化する。また、これにより製造された厚膜回路基
板では、信頼性が高く、且つ実用抵抗範囲が広い酸化ル
テニウムを使用するこができ、さらに、端子電極パッド
の周囲においてもマイクレーションの発生が減少するの
で、安定した動作で、高密度配線が可能な厚膜回路基板
となる。
【0016】さらに、基板材料にも、低融点ガラス成分
と無機物フィラーからなる低温焼成可能なセラミック基
板材料を用いることにより、一層安価な製造方法とな
る。
【0017】
【実施例】以下、本発明の厚膜回路基板の製造方法を図
面に基づいて詳説する。図1は、本発明に係る厚膜回路
基板の一例である多層回路基板の断面構造を示す。図に
おいて、10は多層回路基板であり、1は複数の絶縁層
1a、1b・・・を積層した基板本体であり、2は絶縁
層1a、1b・・・間に形成された所定内部配線パター
ンであり、3はビアホール導体であり、4は表面配線パ
ターンであり、5は酸化ルテニウム系の厚膜抵抗体膜で
ある。
【0018】基板本体1は、ガラス−セラミックスから
成る複数の絶縁層1a、1b・・・と、該絶縁層1a、
1b・・・間に配置された金系、銀系、または銅系など
の低抵抗材料から成る所定内部配線パターン2と、該絶
縁層1a、1b・・・を貫くビアホール導体3とから構
成されている。
【0019】基板本体1の主面には、酸化ルテニウム系
の抵抗材料から成る厚膜抵抗体膜6と銅系の導体層から
成る厚膜抵抗体膜5の端子電極パッドを含む表面配線パ
ターン4が形成されている。銅系の導体層の端子電極パ
ッドを含む表面配線パターン4は、厚膜抵抗体膜5の両
端部に重畳されるように形成されている。
【0020】尚、表面配線パターン4は、ビアホール導
体4を介して、内部配線パターン2と電気的に接続さ
れ、全体として、所定回路が達成されることになる。
尚、図には記載していないが、表面には保護膜が形成さ
れ、必要に応じてICチップや、チップ電子部品などが
搭載されている。
【0021】次に、本発明の厚膜回路基板の一例である
多層回路基板の製造方法を説明する。
【0022】まず、基板用組成物(絶縁層1a、1b・
・・)となる結晶化又は非晶質の低融点ガラスフリット
と、アルミナ粉末などの無機物フィラーと、有機バイン
ダー(例えばポリメタクリレート樹脂)と、可塑剤(例
えばジブチルフタレート)と溶剤(例えばメチルエチル
ケトン)と、他の添加剤(例えば消泡剤)とを所定割合
で混合して、これをボールミルを用いて24〜72時間
程度混練して均質なスラリーを調整する。このスラリー
を脱泡処理した後、例えばドクターブレード法などの公
知の方法で50〜300μm程度の厚みのグリーンシー
トを形成する。
【0023】次に得られたグリーンシートの表面にビア
ホール導体3となる穴をパンチ加工を行い、ビアホール
導体3の充填及び内部配線パターン2を印刷する。尚、
ビアホール導体3の充填は、内部配線パターン2を印刷
した後に行っても構わない。
【0024】内部配線パターン2用導体ペーストは、
金、銀、銅及びその合金のうちから選ばれた少なくとも
1種類の金属を主成分とする導体ペーストが用いられ
る。
【0025】これらの内部配線パターン2及びビアホー
ル導体3が形成されたグリーンシートを、各絶縁層1
a、1b・・・の層構成を考慮して、順次積層して、熱
圧着などで基板本体1となる積層体を形成する。
【0026】このように得られた積層体を焼成する。先
ず、第1段階で、積層体に含まれる有機物を、ガラス成
分の軟化点以下の温度、例えば500℃前後で除去す
る。次にの段階で、ガラス成分、アルミナ粉末から成る
絶縁層1a、1b・・・、及び内部配線パターン2、ビ
アホール導体3の一体焼結を行う。この焼成温度は、絶
縁層1a、1b・・・のガラス成分や内部配線パターン
2などの導体材料の融点によって決定されるが、800
〜1050℃の温度で行われる。焼成雰囲気は、内部配
線パターン2の導体材料によって決定される。これによ
り、焼結された基板本体1(耐熱絶縁基板)が達成され
る。
【0027】得られた基板本体1上に、酸化ルテニウム
系の厚膜抵抗体膜5が形成される。
【0028】具体的には、酸化ルテニウム、無機バイン
ダー、有機ビヒクルが混練された抵抗体ペーストを所定
パターンで印刷形成し、850〜900℃の酸化性雰囲
気中で焼成される。尚、この厚膜抵抗体膜5は、焼成さ
れた基板本体1上に印刷焼成する他に、例えば未焼成の
基板本体1上に印刷形成して、基板本体1の焼成と同時
に酸化性雰囲気で焼成して形成することもできる。
【0029】次に、上述の厚膜抵抗体膜5の抵抗値を直
接4端子測定法により測定した。ここで、直接4端子測
定法とは、針状の4本の端子を一直線状に等間隔で並ん
だ測定プローブを厚膜抵抗体膜5の表面に、一定荷重で
あてて、外側の2端子に一定電流を流し、そのときの電
圧降下を内側の2端子で測定することにより厚膜抵抗体
膜5の抵抗値を求めるものである。
【0030】次に、厚膜抵抗体膜4の端子電極パッドを
含む表面配線パターン4を銅系の導体で形成する。具体
的には、銅系(銅、銅合金)の導体材料を含む導体ペー
ストを用いて、スクリーン印刷方法により、印刷形成
し、乾燥後、窒素などの非酸化性雰囲気で焼成する。
尚、焼成温度は、通常900℃前後であるが、表面配線
パターン4とビアホール導体3とが接合する場合、ビア
ホール導体3の材料が銀系導体であれば、銀と銅との共
晶反応を防止するために、780℃以下の温度で焼成さ
れる。ここで、焼成形成された酸化ルテニウム系の厚膜
抵抗体膜5は、非酸化性雰囲気の高温に曝されることに
なるが、焼成された酸化ルテニウム系の厚膜抵抗体膜5
は比較的安定であるため、表面配線パターン4を形成す
ることにより、抵抗特性が大きく変化することはない。
【0031】このようにして形成された多層回路基板
(厚膜回路基板)の表面に、必要に応じて、ICチップ
や各種電子部品が銅系の表面配線パターン4上に半田接
合したり、さらにガラス、樹脂などの保護膜を形成して
もよい。
【0032】本発明の特徴的なことは、酸化ルテニウム
系の厚膜抵抗体膜5を絶縁基板1上に形成した後、端子
電極パッドを含む銅系の表面配線パターン4を形成する
ことである。
【0033】ここで、端子電極パッドが形成されていな
い厚膜抵抗体膜5の抵抗値を測定しなければならない
が、本発明では、4端子法を用いて抵抗体膜5のシート
抵抗値を測定して、このシート抵抗値から最終的に現れ
る抵抗値を換算するものである。
【0034】本発明者らは、ガラス−セラミックスから
成る絶縁基板上に、10Ω用、100Ω、1KΩ用、1
0KΩ用、100KΩ用、1MΩ用の6種類の酸化ルテ
ニウム系の抵抗体膜5を形成して、厚膜抵抗体膜5を4
端子法を用いて直接抵抗値を測定した。さらに、各厚膜
抵抗体膜に銅系の導体からなる端子電極パッドを形成し
て、さらに両端子電極パッドを用いて、従来の抵抗値を
測定法で抵抗値を測定した。
【0035】この結果を、図2で示す。図において、縦
軸は、厚膜抵抗体膜5を4端子法で直接抵抗値を測定し
た結果であり、横軸は、端子電極パッドを形成した後、
両端子電極パッドで抵抗値を測定した結果である。
【0036】図2から明らかなように、厚膜抵抗体膜5
を4端子法で直接抵抗値を測定した結果とあり、端子電
極パッドを形成した後、両端子電極パッドで抵抗値を測
定した結果の間には、比例関係(傾きが1.06)が明
瞭にあることが判明した。
【0037】即ち、この関係により、端子電極パッドを
持たない厚膜抵抗体膜5に直接抵抗値を測定しても、一
定の関係により、その抵抗値を精度よく測定でき、表面
に銅系の導体の配線パターン、酸化ルテニウム系の厚膜
抵抗体膜を配置する場合、従来のように厚膜抵抗体膜5
の形成に先立って端子電極パッドを予め形成しなくと
も、酸化ルテニウム系の厚膜抵抗体膜のみの測定で、安
定した抵抗値が得られることが可能となる。
【0038】従って、本発明のように、絶縁基板上に、
抵抗値の適用範囲の広い酸化ルテニウム系の厚膜抵抗体
膜5を酸化性雰囲気で焼成・形成し、厚膜抵抗体膜5の
抵抗値を、厚膜抵抗体膜5から直接測定した後、端子電
極パッドを含む銅系の導体から成る表面配線パターン4
を非酸化性雰囲気で焼成形成することができる。
【0039】このような製造方法にすることにより、基
板表面上の焼成工程が、酸化ルテニウム系の厚膜抵抗体
膜5を形成するための酸化性雰囲気での焼成工程と、端
子電極パッドを含む銅系の表面配線パターン4を形成す
るための非酸化性雰囲気での焼成工程との2回の焼成工
程で完了することになり、従来のように、端子電極パッ
ドを形成するための焼成工程、厚膜抵抗体膜を形成する
ための焼成工程、表面配線パターンを形成するための焼
成工程の少なくとも3回以上の焼成工程が必要なく、製
造方法が簡略化する。
【0040】また、抵抗値の適用範囲が広く、特性的に
安定した酸化ルテニウム系の厚膜抵抗体膜5と銅系の導
体からなる表面配線パターンとを用いることができるた
め、あらゆる抵抗値が要求される回路であっても、容易
に対応することができる。
【0041】さらに、構造的には、端子電極パッドも銅
系の導体材料からなるため、その周囲でのマイグレーシ
ョン性が向上し、高密度配線パターンが達成され、基板
の小型化に大きく貢献することになる。
【0042】次に、酸化ルテニウム系の厚膜抵抗体膜5
に適応する基板の材料について検討すると、基板材料と
して、ガラス成分を多く含むガラス−セラミックス基板
が好ましい。
【0043】本発明者らは、基板材料として、ガラス−
セラミックス基板とアルミナ(96%)基板とに、夫々
10Ω用、100Ω、1KΩ用、10KΩ用、100K
Ω用、1MΩ用の6種類の酸化ルテニウム系の抵抗体膜
5を形成して、抵抗値及び温度特性を測定した。尚、ガ
ラス−セラミックス基板を用いたものは、厚膜抵抗体膜
5を先に形成した後、銅系の導体の端子電極パッドを形
成した厚膜回路基板(試料1)について測定した。ま
た、アルミナ基板を用いたものは、厚膜抵抗体膜5を先
に形成した後、銅系の導体の端子電極パッドを形成した
厚膜回路基板(試料2)と、先にAg−Pdの端子電極
パッドを形成した後、厚膜抵抗体膜を形成した厚膜回路
基板(試料3)について測定した。
【0044】試料1の製造方法は、SiO2 、Al2
3 、BaO、MgO、ZnOを主成分とする結晶化ガラ
ス粉末30〜80重量%、試料では、70重量%とアル
ミナ粉末からなる無機物フィラー20〜70重量%、試
料では、30重量%とを混合しものに、有機バインダ
ー、溶剤、可塑剤などを加えたガラス−セラミックスグ
リーンシートを、所定枚数積層(内部に内部配線パター
ンを形成)して、酸化性雰囲気で焼成した絶縁基板を用
いた。
【0045】この絶縁基板上に、上述の6種類の酸化ル
テニウム系の抵抗体膜5を酸化ルテニウム系の抵抗体ペ
ーストで印刷し、120℃で10分間乾燥した後、酸化
性雰囲気・850℃ピークで10分焼成して形成した。
その後、厚膜抵抗体膜5の両端に低温焼成可能な銅系導
体ペーストで端子電極パッドを印刷し、120℃で10
分間乾燥した後、非酸化性雰囲気・650℃ピークで1
0分焼成して形成した。
【0046】試料2の製造方法は、96%のアルミナ基
板上に、上述の6種類の酸化ルテニウム系の抵抗体膜5
を酸化ルテニウム系の抵抗体ペーストで印刷し、120
℃で10分間乾燥した後、酸化性雰囲気・850℃ピー
クで10分焼成して形成した。その後、厚膜抵抗体膜5
の両端に低温焼成可能な銅系導体ペーストで端子電極パ
ッドを印刷し、120℃で10分間乾燥した後、非酸化
性雰囲気・600℃ピークで10分焼成して形成した。
【0047】試料3の製造方法は、96%のアルミナ基
板上に、厚膜抵抗体膜5の両端となる部位に、Ag−P
dの導体ペーストで端子電極パッドを印刷し、120℃
で10分間乾燥した後、酸化性雰囲気・850℃ピーク
で10分焼成し、次いで、上述の6種類の酸化ルテニウ
ム系の抵抗体膜5を酸化ルテニウム系の抵抗体ペースト
で印刷し、120℃で10分間乾燥した後、酸化性雰囲
気・850℃ピークで10分焼成して形成した。
【0048】表1は、各試料1〜3の夫々の厚膜抵抗体
膜の抵抗値を測定した結果であり、表2は夫々の厚膜抵
抗体膜の抵抗温度係数を測定した結果である。
【0049】
【表1】
【0050】
【表2】
【0051】表から分かるように、試料2(アルミナ基
板−厚膜抵抗体膜−銅系端子電極パッドの構造)の抵抗
値は、試料3(アルミナ基板−Ag・pd端子電極パッ
ド−厚膜抵抗体膜の構造)の抵抗値に比べて2〜8倍や
高くもなってしまう。また、抵抗温度係数の絶対値も大
きく、温度に対して不安定であることが判る。
【0052】この試料3に比較して、試料1(ガラス−
セラミックス基板−厚膜抵抗体膜−銅系端子電極パッド
の構造)の抵抗値は、試料3と略同等程度の抵抗値を示
し、また、抵抗温度係数の絶対値も、実用的の範囲内に
なることが判る。
【0053】大きく、温度に対して不安定であることが
判る。
【0054】試料1、試料3の絶縁基板1と厚膜抵抗体
膜5、銅系の端子電極パッドの界面を夫々観察してみる
と、試料3では、厚膜抵抗体膜5と銅系の端子電極パッ
ドとの間に抵抗ベーストの無機バインダーによるものと
思われるガラス層が形成されており、これにより、厚膜
抵抗体膜の抵抗値や抵抗温度係数を大きくしているもの
と考えられる。
【0055】これに対して、試料1では、厚膜抵抗体膜
5と端子電極パッドとの間には、ガラス成分を見出すこ
とができるが、層として集中ぜず、また厚膜抵抗体膜5
と基板1との間には、ガラス成分は見られ、厚膜抵抗体
膜5のガラス成分は抵抗体膜5中に均一に分布している
ものと思われる。
【0056】即ち、厚膜抵抗体膜5と基板1との密着
が、アルミナ基板(試料2、3)よりも良いガラス−セ
ラミックス基板(試料1)は、厚膜抵抗体膜5と端子電
極パッドとの接合部分にはガラス層は形成されず、特性
は安定する。
【0057】したがって、本発明の製造方法による基板
の材料として、96%アルミナからなるアルミナ基板よ
りも、ガラス−セラミックス基板を用いた方が、厚膜抵
抗体膜5の密着性を考慮して、このましいことが判る。
【0058】上述の実施例では、厚膜回路基板として、
多層回路基板の基板本体で説明したが、勿論、単板状の
絶縁基板を用いても構わない。
【0059】
【発明の効果】以上のように、本発明によれば、基板の
表面に厚膜抵抗体膜及び該抵抗体膜の端子電極パッドを
含む表面配線パターンが形成された厚膜回路基板であっ
て、厚膜抵抗体膜が酸化ルテニウム系の抵抗体であるた
め、所定抵抗値の範囲(10〜1MΩ程度)が簡単に得
られ、しかも、その製造が、1回の厚膜抵抗体膜の焼成
工程、1回の厚膜抵抗体膜の端子電極パッドを含む表面
配線パターンの焼成工程で済み、しかも、銅系の表面配
線パターンを酸化反応を起こすことが一切ない。
【0060】したがって、表面配線パターンの導電性を
良好に維持しつつ、適用範囲の広い厚膜抵抗体膜を有す
る厚膜回路基板が簡単に製造できる。
【0061】また、表面の配線配線パターン(配線パタ
ーン及び端子電極パッド)が実質的に、銅系の導体で構
成されるので、マイグレーションが発生しにくく、端子
電極パッドの周囲でも高密度の配線パターンが達成で
き、小型化された厚膜回路基板となる。
【図面の簡単な説明】
【図1】本発明の多層回路基板の断面構造を示す図であ
る。
【図2】厚膜抵抗体膜を直接測定した抵抗値と端子電極
を形成した後に測定した抵抗値との関係をしめす特性図
である。
【符号の説明】
10・・・・・・多層回路基板 1・・・・・・基板本体 1a、1b・・・・絶縁層 2・・・・・・内部配線パターン 3・・・・・・ビアホール導体 4・・・・・・表面配線パターン 5・・・・・・厚膜抵抗体膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 耐熱絶縁基板上に、酸化ルテニウムを主
    成分とする厚膜抵抗体膜を形成する工程と、 前記厚膜抵抗体膜に電気的に接続し、且つ厚膜抵抗体膜
    の対向する両端部の一部を被覆するCu系導体から成る
    端子電極膜を形成する工程と、 を含む厚膜回路基板の製造方法。
  2. 【請求項2】 前記耐熱絶縁基板は、低融点ガラス成分
    と無機物フィラーからなる低温焼成可能なセラミック基
    板であることを特徴とする請求項1記載の厚膜回路基板
    の製造方法。
JP4291514A 1992-10-29 1992-10-29 厚膜回路基板の製造方法 Pending JPH06140736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4291514A JPH06140736A (ja) 1992-10-29 1992-10-29 厚膜回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4291514A JPH06140736A (ja) 1992-10-29 1992-10-29 厚膜回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH06140736A true JPH06140736A (ja) 1994-05-20

Family

ID=17769879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4291514A Pending JPH06140736A (ja) 1992-10-29 1992-10-29 厚膜回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH06140736A (ja)

Similar Documents

Publication Publication Date Title
EP0245770B1 (en) Multilayer ceramic substrate with circuit patterns and his method for making
US6233817B1 (en) Method of forming thick-film hybrid circuit on a metal circuit board
JP2952303B2 (ja) 複合型回路装置
KR900004379B1 (ko) 세라믹 다층기판 및 그 제조방법
JP3532926B2 (ja) 抵抗配線基板およびその製造方法
JP3331083B2 (ja) 低温焼成セラミック回路基板
US6436316B2 (en) Conductive paste and printed wiring board using the same
EP0997941B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JPH0569319B2 (ja)
JP3019136B2 (ja) 厚膜ペースト及びそれを用いたセラミック回路基板
JP3785903B2 (ja) 多層基板及びその製造方法
JP3093601B2 (ja) セラミック回路基板
JP2002043758A (ja) 多層基板及びその製造方法
JPH06140736A (ja) 厚膜回路基板の製造方法
JP2885477B2 (ja) 多層配線基板及びその製造方法
JPH0595071U (ja) 厚膜回路基板
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JP2989936B2 (ja) ガラスフリット、抵抗体ペーストおよび配線基板
JP2816742B2 (ja) 回路基板
JP3556377B2 (ja) 配線基板
JPH04328207A (ja) 導体組成物および配線基板
JP2931910B2 (ja) 回路基板
JP3093602B2 (ja) セラミック回路基板の製造方法
JP2892220B2 (ja) セラミック配線基板の製造方法
JP3270803B2 (ja) 配線基板