JPH0344092A - 厚膜回路基板のレジスト膜構造 - Google Patents

厚膜回路基板のレジスト膜構造

Info

Publication number
JPH0344092A
JPH0344092A JP18009189A JP18009189A JPH0344092A JP H0344092 A JPH0344092 A JP H0344092A JP 18009189 A JP18009189 A JP 18009189A JP 18009189 A JP18009189 A JP 18009189A JP H0344092 A JPH0344092 A JP H0344092A
Authority
JP
Japan
Prior art keywords
film
conductor patterns
conductor pattern
resist
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18009189A
Other languages
English (en)
Inventor
Toshio Kumai
利夫 熊井
Kenichiro Tsubone
坪根 健一郎
Michiaki Takada
理映 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18009189A priority Critical patent/JPH0344092A/ja
Publication of JPH0344092A publication Critical patent/JPH0344092A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 厚膜回路基板のレジスト膜構造に関し、耐湿効果を改善
し導体パターン間のマイグレイジョンを防止することを
目的とし、 セラくツク基板表面に形成された多層導体パターンの中
、導体パターンが交叉するクロスオーバ部を含み積層方
向にほぼ重なる導体パターンの表面層導体パターン面及
び少なくともトリミングされる膜素子面に被着するレジ
スト膜を、ガラスオーバコート膜と該ガラスオーバコー
ト膜の上に被着するビスマレイミド−トリアジン樹脂コ
ート膜とで構成する。
〔産業上の利用分野〕
本発明は厚膜回路基板のレジスト膜構造に関する。
厚膜回路基板(以下、基板と略記する)は、アルミナな
どを焼成したセラミック基板の表面上に導体層にする金
属ペーストと絶縁層にする絶縁体ペーストを交互に印刷
焼成して多層導体パターンを形成する厚膜多層化法によ
り製作される。また、導体パターンには必要に応して膜
抵抗体や膜コンデンサなどの膜素子も形成・接続される
。そして更に、それらを形成した基板表面にはレジスト
膜を被着している。
このレジスト膜としては、無機系レジスト膜、例えばガ
ラスペーストが用いられているが、最近では経済性の面
からガラスペーストに比べて格段に安価な有機系レジス
ト膜、例えばビスマレイミド−トリアジン樹脂(Bis
maleimide−Triazine Re5in 
、、以下BTコート膜と略記する)が用いられている。
レジスト膜は、導体パターン間の電気的絶縁の他、防湿
などの環境に対する導体パターンの保護、電子部品を接
続するりフローソルダリング時の半田レジスト作用、あ
るいは基板や導体パターンの損傷防止などを目的として
いるが、とくに導体バクーン間のマイグレイジョン(M
igration)を防止するため、耐湿効果を改善す
ることが要望されている。
〔従来の技術〕
従来の基板のレジスト膜構造は第10図(al、 (b
lの要部平面図及びそのZ−Z“断面図に示すように、
アルミナなどからなるセラミックグリーンシー1・を加
熱・焼成して形成したセラミック基板111上に金属ペ
ーストをパターン印刷塗布した後、加熱・焼成した単層
導体パターン112を備える。
その単層導体パターン112同士が交叉するクロスオー
バ部117は導体パターン112間に絶縁体ペーストを
部分的に塗布して加熱・焼成した絶縁体膜118で絶縁
し、導体パターン112は多層状態になっている。
さらに、導体パターン112間には抵抗ペーストや誘電
体ペーストを印刷塗布し加熱・焼成した膜抵抗体や膜コ
ンデンサなどの膜素子113を接続し備える。
そして、導体パターン112、クロスオーバ部117、
膜素子113を含むセラミック基板Illの全面(但し
、電子部品接続や外部回路接続用の図示しないランド面
は後工程で半田接合を行うため除く)に対し、ビスマレ
イミド−トリアジン樹脂を印刷塗布した後、加熱硬化形
成したBTコート膜膜上16らなるレジスト膜114を
被着している。
なお、膜素子113の中、トリミングの必要がある膜素
子113は、BTコート膜膜上16上からトリミングを
行うとトリミングによる熱のためBTコート膜膜上16
溶融する場合があるので、BTコート膜膜上16形成す
る前に予め、トリミングを行っている。
〔発明が解決しようとする課題〕
しかしながら、このような上記BTコート膜からなるレ
ジスト膜構造によれば、基板表面に形成された単層導体
パターンの中、表面方向の導体パターン間の経時的劣化
は殆んどないが、クロスオーバ部の導体パターン(導体
パターンが厚さ方向に重なった部分)間では耐湿性に経
時的劣化があり、マイグレイジョンが発生し絶縁性が劣
化するといった問題がある。
また、セラミック基板上に導体ペーストと絶縁体ペース
トを交互に塗り重ねて形成した多層導体パターンにおい
てもレジスト膜がBTコート膜の場合、表面方向の導体
パターン間では同様の問題があった。
上記問題点に鑑み、本発明は耐湿効果を改善し導体パタ
ーン間のマイグレイジョンを防止することのできる厚膜
回路基板のレジスト膜構造を提供することを目的とする
〔課題を解決するための手段〕
上記目的を達成するために、本発明の厚膜回路基板のレ
ジスト膜構造においては、セラくツク基板表面に形成さ
れた多層導体パターンの中、導体パターンが交叉するク
ロスオーバ部を含み積層方向にほぼ重なる導体パターン
の表面層導体パターン面及び少なくともトリミングされ
る膜素子面に被着するレジスト膜を、ガラスオーバコー
ト膜と該ガラスオーバコート膜の上に被着するビスマレ
イミド−トリアジン樹脂コート膜とにより構成する。
〔作用〕
レジスト膜を、導体パターンのクロスオーバ部を含み積
層方向にほぼ重なる導体パターンの表面層導体パターン
面及びトリミングされる膜素子上に直接、被着したガラ
スオーバコート膜と、更にその上に被着したBTコーi
・膜とで構成することにより、ガラスオーハコ−1・膜
は積層方向の導体バクーン間のBTコート膜は表面層の
導体パターン間の耐湿性を改善することができ、耐湿、
耐絶縁の経時的な劣化を殆んどなくすことができる。
〔実施例〕
以下図面に示した実施例に基づいて本発明の要旨を詳細
に説明する。
第1図(a)、(1))の要部平面図及びそのx−x’
断面図に示すように、例えばアルミナなどからなるセラ
ミックグリーンシーI・を加熱・焼成(焼成温度は10
00〜1200°c)  して形成したセラくツク基板
1■上に、導体パターン間の交叉する部分には絶縁体膜
18 (厚さ約40μm)を介在したクロスオーバ部1
7(多層状態にある)を含む単層導体パターン12(厚
さ約20μm)と、この導体パターン12に接続した膜
抵抗体や膜コンデンサ等の膜素子13(厚さ15〜20
μm、焼成温度は800〜900℃)とを形威し、レジ
スト膜14を被着する。
このレジスト膜14は、クロスオーバ部17を含み積層
方向にほぼ重なる導体パターンの表面層導体パターン1
2面及びトリミングの必要な膜素子13上は、先に被着
したガラスオーバコート膜15(厚さ約20μm、焼成
温度は450〜550℃)と、更にその上に被着したB
Tコート膜16(厚さ約20μm、焼成温度は140〜
190’C)とで構成する。
そして、その他の全表面のレジスト膜14は後工程で半
田接合を行う個別電子部品19を接続するためのランド
12a表面は除き、BTコート膜16で構成する。
トリミングする膜素子13の上をBTコート膜16だけ
で構成すると、有機材のため放熱が悪く、トリミングの
際に熱がこもり易く溶融する恐れや膜が焼損破壊する恐
れがあるからである。
なお、クロスオーバ部17に被着するガラスオーバコー
ト膜15の範囲は下部の絶縁体膜18の被着範囲よりも
広い範囲にする。
後工程で半田接合するランド12a上には上述したよう
にBTコート膜16を被着しないが、その周囲のBTコ
ート膜16の周縁が加熱硬化時に一時ゲル化して粘度低
下を生し流動し、場合によってはランド面上に被り、後
工程の部品実装ができくなる恐れがある。
そのため第2図の、第1図のY部拡大図に示すようにラ
ン、ド1.2aの基板11からの高さH(厚さ)は予め
、BTコート膜16の基板11からの高さり。
h2よりも厚くしておくことが必要である。
上記のように構成したレジスト膜による作用、効果に対
し、積層方向の導体パターン間及び表面方向の導体パタ
ーン間の絶縁抵抗の経時変化をつぎの如く実験により検
証した。
実験を簡明にするため、先ず、次頁の実験用試料の種類
を示す表に示すように積層方向を3種類(A、B、E試
料)、表面方向を2種類(C,D試料)の計5種類の実
験用試料を用意した。
先ず、小形のセラミック基板1を製作し、積層方向の導
体パターン間を調べるため、そのセラミック基板1上に
絶縁体膜4で絶縁した2層、即ち第1i1 (1次側)
導体パターン2 (厚さ約20μm)と第2層(2次側
)導体パターン3 (厚さ約20μm)を形成し、第2
層温体パターン3の表面にBTコート膜6 (厚さ約2
0μm)だけを被着した実験用A試料(第3図+a)、
 fbl図の平面図及びその側断面図参照〉と、この実
験用A試料と同じ積層導体パターンにおいて、BTコー
ト膜6の替わりにガラスオーバコート膜5 (厚さ約2
0μm)を被着したB試料(第4図(al、 (b)参
照)を用意した。
一方、表面方向の導体パターン間を調べるため、セラミ
ック基板l上にそれぞれ櫛形に形成した1次側導体パタ
ーン7 (厚さ約20μm)と2次側導体パターン8 
(厚さ約20μm)とを互いに挟み組み合わせて単層の
導体パターンを形成し、その表面にBTコート膜6 (
厚さ約20μm)だけを被着したC試料(第5図(al
、 (bl参照)と、BT、m−ト膜6の替わりにガラ
スオーバコート膜5 (厚さ約20μm)だけを被着し
たD試料(第6図(al 、 fbl参照)を用意した
つぎに、これらの試料を85℃、85%RHの恒温 1
− 槽雰囲気中に入れ、1次側と2次側との間に直流(D 
C)電圧100Vを印加し、各試料の導体パターン間の
絶縁抵抗の劣化状態を経時的に測定した。
その結果を、第7図の絶縁劣化特性曲線図で示す。図の
縦軸は絶縁抵抗値(Ω)、横軸は経過時間(Hr)を示
す。
第7図の曲線から分かるように、積層方向の導体パター
ン間ではガラスオーバコート膜5を被着したB試料が、
また表面方向の導体パターン間ではBT膜6を被着した
C試料が殆んど絶縁抵抗の経時的劣化がなく、積層方向
の導体パターン間ではBTココ−−膜6を被着したA試
料が、また表面方向の導体パターン間ではガラスオーバ
コート膜5を被着したD試料が経時的に劣化することが
分かった。
そこで更に、ガラスオーバコート膜は積層方向の導体パ
ターン間の、BTコート膜は表面方向の導体パターン間
の耐湿性を経時的に保持する上記結果を踏まえて、積層
方向の導体パターン間での耐湿性を改善するための実験
として、第8図(alfblの平面図及びその側断面図
に示すように、B試料のガラスオーバコート膜5 (厚
さ約20μm)の上にBTコート膜6 (厚さ約20μ
m)を被着したE試料(第1表参照)を用意し、上記と
同様に試験条件で導体パターン間の絶縁抵抗の劣化状態
を経時的に測定した。
その結果を、第9図の絶縁劣化特性曲線図で示す。第7
図と同様に図の縦軸は絶縁抵抗値(Ω)、横軸は経過時
間(Hr)を示す。
第9図の曲線から分かるように、積層方向の導体パター
ン間でもガラスオーバコート膜5の上に更にBTコート
膜6を被着することにより、耐湿性を改善することがで
きて、殆んど絶縁抵抗の経時的劣化がなくなることが分
かった。
本実験のE試料はセラミック基板上に絶縁体膜を介し積
層した2層の導体パターンにガラスオーバコート膜とB
Tコート膜とで構成したレジスト膜を被着したのである
が、上記実施例の単層導体パターンを交叉させクロスオ
ーバ部を形成したクロスオーバ部も部分的には同しよう
に積層した導3 体パターンであり、本実験と同じ作用、効果を挙げ得る
ことは言うまでもない。また、セラごツク基板上に導体
パターンと絶縁体膜を交互に重ねて形成した多層導体パ
ターンにも本レジスト膜(ガラスオーバコート膜+BT
コート膜)を被着適用しても同様の作用、効果を得るこ
とができる。
しかしながら、セラ旦ツク基板全面に本レジスト膜を適
用することは、ガラスオーバコート膜が現状ではBTコ
ート膜に比べて10〜20倍とコスト高になるため、多
層導体パターンの中、クロスオーバ部を含み積層方向に
重なる導体パターンの表面層導体パターン面及び少なく
ともトリごングを必要とする膜素子面に絞り、本レジス
ト膜を被着し、他の全面にはBTコート膜だけを被着す
るのが経済性がよい。
このように、ガラスオーバコート膜及びBTコート膜の
積層方向あるいは表面方向の耐湿性に対して示す特性を
利用してガラスオーバコート膜とBTコート膜を重ね構
成するレジスト膜を積層方向あるいは表面方向の導体パ
ターンに対し使い分4 けることにより、耐湿性を維持し絶縁抵抗の経時的劣化
を殆んどなくずとともに経済的に安価で信頼性の高い厚
膜回路基板を提供することができる。
〔発明の効果〕
以上、詳述したように本発明によれば、耐湿効果を改善
し導体パターン間のマイグレイジョンを防止することが
でき、信頼度の高い多層の厚膜回路基板を提供すること
ができるといった産業上極めて有用な効果を発揮する。
【図面の簡単な説明】
第1図(al、 (blは本発明による一実施例の要部
平面図及びそのx−x’断面図、 第2図は第1図のY部拡大図、 第3図〜第6図の各(a)、 fb)図は本発明のため
の実験用A、B、C,D試料の平面図及び側断面図、 第7図はA、B、C,D試料の絶縁劣化特性曲線図、 5 第8図(a)、 (blは本発明のための実験用E試料
の平面図及び側断面図、 第9図はE試料の絶縁劣化特性曲線図、第10図(al
、 (blは従来技術による要部平面図及びその2−2
”断面図である。 図において、 11は基板(セラ旦ツク基板)、 12は単層導体パターン(表面層導体パターン)12a
 はランド、 13は膜素子、 14はレジスト膜、 15はガラスオーバコート膜、 16はBTコート膜(ビスマレイミド−トリアジン樹脂
コート膜)、 17はクロスオーバ部を示す。 16 ///認 ム  八λ 1川 のロトω 目 降 !!2!!!緻城準a← 曹虞思城準Q−

Claims (1)

    【特許請求の範囲】
  1. セラミック基板(11)表面に形成された多層導体パタ
    ーンの中、導体パターンが交叉するクロスオーバ部(1
    7)を含み積層方向にほぼ重なる導体パターンの表面層
    導体パターン面及び少なくともトリミングされる膜素子
    (13)面に被着するレジスト膜(14)を、ガラスオ
    ーバコート膜(15)と該ガラスオーバコート膜の上に
    被着するビスマレイミド−トリアジン樹脂コート膜(1
    6)とで構成することを特徴とする厚膜回路基板のレジ
    スト膜構造。
JP18009189A 1989-07-11 1989-07-11 厚膜回路基板のレジスト膜構造 Pending JPH0344092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18009189A JPH0344092A (ja) 1989-07-11 1989-07-11 厚膜回路基板のレジスト膜構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18009189A JPH0344092A (ja) 1989-07-11 1989-07-11 厚膜回路基板のレジスト膜構造

Publications (1)

Publication Number Publication Date
JPH0344092A true JPH0344092A (ja) 1991-02-25

Family

ID=16077286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18009189A Pending JPH0344092A (ja) 1989-07-11 1989-07-11 厚膜回路基板のレジスト膜構造

Country Status (1)

Country Link
JP (1) JPH0344092A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2803113A1 (fr) * 1999-12-22 2001-06-29 Valeo Securite Habitacle Module electrique de serrure de vehicule automobile, et procede pour sa fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2803113A1 (fr) * 1999-12-22 2001-06-29 Valeo Securite Habitacle Module electrique de serrure de vehicule automobile, et procede pour sa fabrication

Similar Documents

Publication Publication Date Title
US5541005A (en) Large ceramic article and method of manufacturing
KR960026071A (ko) 세라믹 다층 기판과 이것의 제조방법
JPH0534094Y2 (ja)
JPH0344092A (ja) 厚膜回路基板のレジスト膜構造
JP3284694B2 (ja) 多層抵抗モジュール
JPH01298796A (ja) 混成集積回路
JPH05135902A (ja) 角形チツプ抵抗器およびその製造方法
JPS63261796A (ja) 多層ハイブリツドic基板の製造方法
JPS63220598A (ja) セラミック多層配線基板の製法
JPH08222478A (ja) チップ型電子部品
JPH03274791A (ja) 印刷厚膜多層回路基板
JP2739453B2 (ja) ヒューズ機能付コンデンサ、及びその製造方法
JPH0138924Y2 (ja)
JPH0744343B2 (ja) 抵抗内蔵型多層基板
JPS6313397A (ja) コンデンサ内蔵厚膜回路基板
JPH04105310A (ja) 積層セラミックコンデンサ
JPH01321695A (ja) セラミック複合回路基板
JP3250166B2 (ja) 積層複合電子部品
JP2003332132A (ja) 積層チップ部品及びその製造方法
JPS5936922Y2 (ja) 混成集積回路装置
JP2842707B2 (ja) 回路基板
JPH11312601A (ja) チップ状電気部品及びその製造方法
JPH11150205A (ja) チップ型cr素子
JPH0824215B2 (ja) 厚膜回路装置の製造方法
JPS63141387A (ja) 厚膜回路基板の製造方法