JPH03274791A - 印刷厚膜多層回路基板 - Google Patents

印刷厚膜多層回路基板

Info

Publication number
JPH03274791A
JPH03274791A JP7433690A JP7433690A JPH03274791A JP H03274791 A JPH03274791 A JP H03274791A JP 7433690 A JP7433690 A JP 7433690A JP 7433690 A JP7433690 A JP 7433690A JP H03274791 A JPH03274791 A JP H03274791A
Authority
JP
Japan
Prior art keywords
resistor
layer circuit
paste
circuit
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7433690A
Other languages
English (en)
Inventor
Yasuyuki Watanabe
靖之 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP7433690A priority Critical patent/JPH03274791A/ja
Publication of JPH03274791A publication Critical patent/JPH03274791A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、混成集積回路などに用いられる印刷厚膜法に
よる印刷厚膜多層回路基板に関する。
〔従来の技術] 混成集積回路などに用いられる印刷厚膜多層回路itは
、ペースト状あるいはインク状の材料をスクリーン印刷
などにより基板素材上に所望のパターンに塗布し、乾燥
・焼成(硬化)によりペーストに導体、抵抗体、誘電体
等の機能を持たせ、これを順次積層し多層化を行ってい
る。しかして、実開昭63−55502号公報記載のハ
イブリット集積回路は、上記のような多層化の一例を示
し、基板上に下部導体ペーストを配線パターン形状にな
るよう印刷し坑底形成する。次に下部抵抗体ペーストを
前記導体に予めバクーン化していおいた電極部に跨るよ
うに印刷し焼成する。この上に誘電体による絶縁層を介
して上部抵抗が印刷形威しである。印刷抵抗は、印刷焼
成した段階では、抵抗値にばらつきが大きいため、予め
目標値より低めに設計し、焼成後に抵抗値を見ながら抵
抗体に切り込みを入れ徐々に抵抗値を上げて行き所望の
値で止める方法を用いて調整を行っている。
しかして、抵抗値の調整は、上部におかれた抵抗体のみ
で行われ、下層の抵抗体は上部抵抗に完全に覆われるた
めに抵抗調整は行われない。
また、更に一般的な印刷厚膜多層回路基板の例としては
、上記公開実用新案公報の従来例に示されているように
既に導体のみを絶縁体を介して複数層に多層化しており
、全ての抵抗体は、抵抗値調整可能なように上面に表出
されるように配置されている。
〔発明が解決しようとする課題〕
しかるに、先の実開昭63−55502号公報所載の技
術方法によっては抵抗体を覆うようにして多層化すると
、上層印刷後には実質上抵抗値調整は不可能である。
また下層に設けた抵抗の抵抗値を調整した後に上層回路
を設けたとしても、上層と下層に同一形成条件のペース
トを用いた場合では、上層を焼威する際には下層の調整
済みの抵抗にも、組織変化を与えるような高温がかかっ
てしまい、折角調整し精度を上げた抵抗の特性を変化さ
せてしまう。
したがって、実開昭63−55502号公報所載の方法
においても下層に設けた抵抗体を覆うように、上部の抵
抗体を重ねて印刷した場合には予め抵抗値調整をするこ
とは無意味であるため行われている。
そこでこの様なハイブリット集積回路の形成方法におい
ては、上層下層併せて一つの抵抗と見なすように直列ま
たは並列につないだもの、あるいは上下の抵抗比だけが
重要で下層の抵抗は調整の必要性の無いものに限り適用
され、上層の抵抗だけに調整を行うようにしている。
以上のように同種の焼成温度条件を持つ抵抗ペーストを
重ねた場合には使用範囲が限定されてしまい、二つの抵
抗を重ねて得られる面積的なメリットはほとんどない。
そこで本発明は、予め調整された抵抗体を覆うように回
路を形成するにあたって、抵抗体の特性値を損なうこと
なく回路を形成するための構造を提供し、印刷厚膜法に
よる回路基板の小型化、高密度化を進め得る印刷厚膜多
層回路基板の提供を目的とするものである。
[課題を解決するための手段および作用]第1図は本発
明の概念図である。表面において高絶縁性を示し、上部
に印刷されるペースト材料の焼威・硬化条件に十分に耐
える基′Fi101上に下層回路として下部導体ペース
)102、誘電体ペースト103を介して下部導体ペー
スト102を跨ぐように上部導体ペースト104、が各
々印刷焼成(硬化)を繰り返して形成されるでいる。
またこれら下層回路のうち半田付に寄与する部分、上層
回路と接続する部分を除いてコーティングペースト10
6が印刷・焼成(硬化)で形成されている。さらにこの
時点で形成した印刷抵抗体105には、切り込み105
aを入れ抵抗値の調整を施しておく。ここまでの工程は
、従来からおこなわれている印刷厚膜多層回路基板の工
程と何等変わりはない。
形成された下層回路の半田を施す部分と、上層回路との
接合に関与する部分を除いて、上層回路を施す部分に、
下層回路の調整済み抵抗体105に対し影響を与えない
程の低温にて焼威(硬化)が可能な誘電体ペーストを用
いて、下層回路との絶縁層107を形成する。そしてこ
の絶縁層107上にやはり低温焼成(硬化)が可能な導
体ペースト108、抵抗ペースト109などを用いて印
刷・焼成(硬化)を繰り返し上層回路を形成して行く。
この形成された回路上に保護のためのコーティングペー
スト110を半田付および他の基板との接続を要する部
分を除いて施し、上層回路の抵抗体109の抵抗値を切
り込み109aにて調整し、上層回路とする。このよう
に、下層回路に設けられた抵抗に対し影響を及ぼさない
形で上層回路を形成すれば調整後の精度の高い抵抗を含
めた下層回路を完全に覆う形で多層化できる。
(実 施 例) (第1実施例) 第2図は本発明の第1実施例を示す部分断面図である。
基板201には、アル旦す96%セラミックスを用いる
。下層回路には、一般にサーノ・ノド系厚膜材料と呼ば
れる、バインダーにガラスフリットと機能粉体を有機溶
剤にて熔きペースト状にした物を用いる。まず、機能物
として銀とパラジウムの合金を用いたペーストをスクリ
ーン印刷法を用いて下層回路の下部導体層202を印刷
する。有機溶剤中の揮発成分を蒸発させ乾燥してから約
850″Cにて焼威し、残った有m戒分を燃焼させ且つ
機能粉体同士を融着すると同時に溶融したガラス酸分に
より基板201との密着を得、導体としての機能を持た
せる。
つぎに下層回路の抵抗体が印刷されるべき部分と上部下
部の導体の接続部分と、後に電子部品などに半田付する
めのランドを除いた必要範囲に誘電体ペーストを印刷し
て、上記の導体層202と同様に約850″Cにて焼威
して、下部導体層202と上部導体204の絶縁層20
3を形成する。
この上に前記の下部導体層202と同様導体ペーストを
印刷、焼威して上部導体層204を形成する。
つづいて下部導体層202に設けられた抵抗体用電極間
に機能粉体に酸化ルテニウムを主体として用いた抵抗体
ペーストを印刷・焼威し抵抗体205を形成する。この
ように形成した下層回路を、後に半田付に共する電極及
び上層回路との接続を得る部分を除き、覆うようにガラ
スフリットを主体とした絶縁ペーストを印刷して、約5
00°Cで焼威し、保護層206を被覆する。この工程
は、求める信頼性により、材料を後に形成する上層回路
の絶縁ペーストに換える事で上層回路と同時に設けるこ
とが出来る。ここまでが下層回路の形成方法である。
この時点では、抵抗体205は、目標の抵抗値に対しば
らつきが大きい。そこで所望する抵抗値より低い値を示
すように設計しておき抵抗体2゜5自体に切り込み20
5aを入れる抵抗値調整固定が必要となる。一般にこの
調整工程はYAGレーザ−ビームを当て、抵抗の一部を
昇華させて行う。
次に、上記の様に調整された抵抗体を含む下層回路の一
部又は全体を覆い、有機厚膜材料(PTF)と呼ばれる
下層回路を形成したサーメット系ペーストより十分低い
温度で硬化する樹脂をバインダーとして、中に機能粉体
を混入したペーストを用いて、樹脂の硬化するときの収
縮により機能粉体同士の距離を近づけ導体・抵抗・絶縁
層々の機能をもたせ、上層回路を形成する。
まず、誘電体ペーストを上層回路を望む部分に下層回路
との接続部分を除いて印刷、硬化させ絶縁層207を形
成する。先に示したように保護層206の材料を絶縁層
207のものと同しにすれば、この時同時に印刷・硬化
することが出来る。
ここで硬化時にかける熱は、ペースト中のバインダーの
樹脂成分により紫外線硬化樹脂のように常温で硬化する
ものから、300 ’C以上の温度を要するものまであ
り、要求特性および工程に応して選ぶ事が出来る。
次に銀を主体とした機能粉体を、樹脂中に混入させた導
体ペーストを用いて設けた絶縁層上に上層導体層208
を下層回路の上部導体あるいは下部導体の必要な点に接
続するように印刷し、硬化形成する。
最後に上層回路もしくは、必要とあれば下層回路を含め
た全体を後に半田付に寄与するランド、あるいは外部と
の接続に関する電極を除いて覆うように印刷硬化させ保
護層210を施し、耐候性を増す。
このような方法にて回路を形成すれば、これまテ出来な
かった調整済みの抵抗体の上にジャンパー回路を施すこ
とができる。。
(第2実施例) 第3図は本発明の第2実施例を示す部分断面図である。
基板301には、300 ’C前後の温度に耐えること
の出来る構成から成る基板を用いる。下層回路には、有
機厚膜材料のうちバインダーにポリイミドを主体とした
樹脂を用いる。ポリイミド系のペーストは、他の有機厚
膜材料に比べ、硬化温度が高いために、耐熱性の基板3
01が必要となるが、有機厚膜材料としては安定性が高
い。
まず、機能物として銀を用いたペーストをスクリーン印
刷法を用いて下層回路の下部導体層3゜2を印刷すると
ともに有機溶剤中の揮発成分を蒸発して乾燥してから、
約250°Cにて硬化を行い、バインダーの収縮を利用
し、機能粉体同士を接近接触させ導通を得る。またこの
ときバインダーの持つ接着作用により基F1.301と
の密着を得て、導体としての機能を持たせる。
つぎに、下層回路の抵抗体305が印刷されるべき部分
と上部と下部の導体の接続部分を除く必要範囲に誘電体
ペーストを印g+IL、上記の導体層と同様に約250
°Cにて硬化し、下部導体302と上部導体304の絶
縁層303を形成する。
この上に前記の下部導体と同様の導体ペーストを印刷硬
化して上部導体層304を形成する。
下部導体302に設けられた抵抗体用電極間に機能粉体
として炭素を主体として用いたペーストを印刷・硬化し
抵抗体305を形成する。このように形成した下層回路
を後に半田付に寄与する電極及び上層回路との接続を得
る部分を除き、覆うようにガラスフリットを主体とした
絶縁ペーストを印刷し、約200 ’Cで硬化、保護層
306を形成する。この工程は求める信頼性により材料
を後に形成する上層回路の絶縁ベースとに換える事で上
層回路と同時に設けることができる。ここまでが下層回
路の形成方法である。
この時点では抵抗体305は目標の抵抗値に対し、ばら
つきが大きい。そこで所望する抵抗値より低い値を示す
ように設計し、抵抗体305自体に切り込み305aを
入れる抵抗調整工程が必要となる。一般にこの調整工程
は、YAGレーザ−ビームを当て、抵抗の一部を昇華さ
せて行う。
次に、上記の様に調整された抵抗を含む下層回路の一部
又は全体を覆い、有機厚膜材料の中でも下層回路を形成
したペーストに比べ十分に低い温度でも硬化する樹脂成
分中に機能粉体を混入したペーストを用いて上層回路を
形成する。例えば、常温で硬化できる紫外線硬化型ペー
ストや、フェノール系の150°C程度の温度で硬化さ
れるものが用いられる。
まず、誘電体ペーストを上層回路を望む部分に下層回路
との接続部分を除いて印刷、硬化させ絶縁層307を形
成する。先に示したように保護層306の材料を絶縁層
307のものと回しにすれば、この時同時に印刷・硬化
することができる。
次に、銀を主体とした機能粉体を樹脂中に混入させた導
体ペーストを用い設けたwA縁縁上上上部導体層308
を下層回路の上部導体あるいは下部導体の必要な点に接
続するように印刷し、硬化形成する。
最後に上層回路もしくは必要とあれば、下層回路を含め
た全体を後に半田付に係るあるいは、外部との接続に関
する電極を除いて覆うように印刷硬化させ保護層310
を施し、耐候性等を増す。
このように第1実施例とは異なり下層回路に有機厚膜材
料を使ったことで基板材料の選択範囲を大きく広げるこ
とが出来る。
(第3実施例) 第4図は本発明の第3実施例を示す部分断面図である。
基板401には、アルミナ96%セラミックスを用いる
下層回路には、サーメット系厚膜材料を用いる。
まず、機能物として銀とパラジュウムの合金を用いたペ
ーストをスクリーン印刷法を用いて下層回路の下部導体
層402を印刷する。有機溶剤中の揮発成分を蒸発後、
乾燥してたから約800℃にて焼威し、残った有機成分
を燃焼させ且つ機能粉体同士を融着、同時に溶融したガ
ラス成分により基板との密着を得て、導体としての機能
を持たせる。
下部導体402の設けられた抵抗体用電極間に機能粉体
として酸化ルテニウムを用いた抵抗体ベストを印刷・焼
威し抵抗体405を形成する。このように形成した下層
回路を後に半田付に供する電極及び上層回路との接続を
得る部分を除き、覆うようにガラスフリットを主体とし
た絶縁ペーストを印刷後、約500°Cで焼威し、保護
層406を形成する。
ここで予め目標値よりも低く設計されている抵抗体40
5の抵抗値調整を抵抗体に切り込み405aを入れ調整
をおこなっておく。ここまでが下層回路の形成方法であ
る。
次に、上記のように調整された抵抗を含む下層回路の一
部又は全体を覆い、有機厚膜材料(PTF)を用い、上
層回路を形成する。
まず、誘電体ペーストを上層回路を望む部分に下層回路
との接続部分を除いて印刷・硬化させ絶縁面407を形
成する。先に示したように、保護層406の材料を絶縁
層407のものと同しにすれば、この時同時に印刷・硬
化することができる。
ここで硬化時にかかる熱は、ペースト中のバインダーの
樹脂成分により紫外線硬化樹脂のように常温で硬化する
ものから、300°C以上の温度を要するものまであり
、要求特性及び工程に応し選ぶ必要がある。
次に、銀を主体とした機能粉体を樹脂中に混入させた導
体ペーストを用い、既に設けた絶縁層上に上層導体層4
08を、下層回路の上部導体あるいは下部導体の必要な
点に接続するよう、また印刷抵抗用の電極を持った配線
を印刷し、硬化形成する。
抵抗体409は、上記のように設けた導体層408の抵
抗用電極間に炭素を主成分とする機能粉体を混入したも
のを印刷硬化して得る。この抵抗体においても、やはり
印刷硬化だけでは抵抗値のばらつきが大きくて下層の抵
抗体405と同様調整が必要である。
最後に上層回路、もしくは必要とあれば下層回路を含め
た全体を後に半田付に寄与するランド、あるいは、外部
との接続に関する電極を除いて覆うように印刷硬化させ
保護層410を施し、耐候性等を増す。
このような方法に依れば、上層、下層各々違った抵抗値
を持ち抵抗体を積層して設けることができる。
また、この方法による次のような方法の実施が可能であ
る。
印刷厚膜回路においては、印刷抵抗のばらつきが多い故
にときとして目標抵抗値よりも高い値に戒ってしまう。
また抵抗調整工程時の調整ミス等により目標抵抗値より
抵抗値が上昇してしまう場合も生ずる。高い抵抗値を下
げることは、レーザーにより切り込みを入れる方法では
不可能である。
このような場合には上記のような方法を用いて上層回路
として補助の抵抗体を設ける事が出来る。
まず、修正が必要な抵抗を上記の抵抗体405と仮定し
、絶縁ペーストを補助抵抗409を設ける部分及び配線
として導体ペースト印刷する部分になるべく平滑になる
ように印刷し硬化させる。
平滑面を得る意味で印刷法ばかりでなく、シート上に均
一に塗られたゲル状ペーストを張り合わせて硬化した上
でシートを剥がし、絶縁層407を設けることもできる
その上に、銀を機能粉体としていれた導体ペーストで抵
抗用電極および配線パターンを印刷し、硬化させ上層導
体層を形成する。
上層導体層408の抵抗用電極間に炭素を主成分とした
機能粉体を入れた抵抗ペーストを印刷硬化して抵抗体4
09を形成する。この時抵抗値は、目標値よりも低めに
なるように印刷条件をセントする。
上層回路を設けた部分を覆うように保護層410を施し
、YAGレーザ−ビームをあて抵抗体の一部に切り込み
409aを入れ、抵抗値を調整する。
この様にして抵抗体409を上層回路に入れれば、下層
回路中の抵抗値がかりに狂っていたとしても、他の正常
な調整済み抵抗体を狂わせることなく修正ができ、下層
に設けられた抵抗体の上に形成できることから面積を多
く取られることもない。
(第4実施例) 第5図は、本発明の第4実施例を示す部分断面図である
基(反501には、アルミナ96%セラミックスを用い
る。
下層回路には、サーメット系厚膜材料を用いる。
まず、機能籾として銀とバラジュウムの合金を用いたペ
ーストをスクリーン印刷法を用いて下層回路の下部導体
層502を印刷する。有機溶剤中の揮発酸分を蒸発乾燥
してから、約850°Cにて焼威し残った有@酸分を燃
焼させ且つ機能粉体同士を融着、同時に溶融したガラス
成分により基板501との密着を得て、導体としての機
能を持たせる。
次に下層回路の抵抗体が印刷されるべき部分と上部下部
の導体の接続部分を除く必要範囲に誘電体ペーストを印
刷し、上記の導体層と同様に約850℃にて焼威し、下
部導体層502と上部導体層504の絶縁層503を形
成する。
下部導体層502に設けられた抵抗体用電極間に機能粉
体として酸化ルテニウムを用いた抵抗体ペーストを印刷
・焼威し、抵抗体505をftくする。このように形成
した下層回路を後に半田付に供する電極および上層回路
との接続を得る部分を除き、覆うようにガラスフリット
を主体とした絶縁ペーストを印刷後、約500″Cで坑
底して保護層506を形成する。
ここで、予め目標値よりも低く設計されている抵抗体5
05の抵抗値調整を抵抗体505に切り込み505aを
入れ調整を行っておく。ここまでが下層回路の形成方法
である。
次に、上記のように調整された抵抗を含む下層回路の一
部または全体を覆い、有機厚膜材料を(PTF)を用い
、上層回路を形成する。
まず、誘電体ペーストを上層回路を望む部分に下層回路
との接続部分を除いて印刷・硬化させ絶縁層507を形
成する。先に示したように、保護層506の材料を絶縁
層507のものと同しにすればこの時同時に印刷・硬化
することができる。
ここで硬化時にかかる熱は、ペースト中のバインダーの
樹脂成分により紫外線硬化樹脂のように常温で硬化する
ものから、300 ’C以上の温度を要するものまであ
り、要求特性および工程に応して選ぶことができる。
次に、銀を主体とした機能粉体を樹脂中に混入させた導
体ペーストを用いて設けた絶縁層507上に上部導体層
508を下層回路の上部導体層508あるいは下部導体
層502の必要な点に接続し、また抵抗を設ける部分に
電極を設け、後に電子部品512を搭載する部分には接
続に要するランド511を設けて印刷し硬化形成する。
上部導電層508の抵抗用電極間に炭素を主成分とした
機能粉体を入れた抵抗ペーストを印刷硬化して抵抗体5
09を形成する。この時抵抗値は、目標値よりも低めに
なるように印刷条件をセントする。
上層回路を設けた部分を覆うように保護層510を施し
、YAGレーザ−ビームをあて抵抗体509の一部に切
り込み509aを入れ、抵抗値を調整する。
最後に電子部品搭載用ランドに電気的な導通を得られる
ように電子部品512を搭載し、−枚の回路基板とする
。この時の接続方法としては、ランド511の上に半田
付513するか又は、導電性接着剤を用いて行う。半田
付の際には、導体中の機能粉体が、銀を主体としている
場合には、半田による銀量われが生じ易いためランドの
みを導ペーストに置き換えたり、重ねて印刷してもよい
この方法によれば、これまで下層の銀−パラジュウム合
金の下部導体層に設けられたランドに部品を半田付して
いたが、それを上層の導体に移行でき、多層印刷回路基
板において厚膜を重ねたときに、その厚みにより上に載
せる表面実装用電子部品512の半田付電極が下層下部
導体にまで届かずに接続不良を起こす心配が無い。
また、抵抗体を基板内に埋め込んだ形にすることもでき
る為、配線に自由度が増し、多層基板のスペースメリッ
トを最大に活かすことができる。
[発明の効果] 本発明によれば、′f¥膜の成形工程を繰り返し、多層
化する印刷厚膜多層回路基板において、抵抗値を調整し
た印刷抵抗の特性値を変化させる事なく内装化し、配線
の自由度を上げ基板自体を小型化、高密度化することが
できる。
【図面の簡単な説明】
第1図は本発明の概念図、第2図〜第5図は本発明の第
1〜第4実施例を示す部分断面図である。 101201.301,401,501・・・基板10
2.202,302,402,502・・・下層下部導
体層103.203,303,403,503・・・下
層絶縁層104.204,304,404,504・・
・下層上部導体層105.205,305,405.5
05・・・下層抵抗体106.206,306,406
.506・・・下層保護層107.207,307,4
07.507・・・中間絶縁層108.208,308
,408.508・・・上層導体層109.209,3
09,409,509・・・上層抵抗体110.210
,310,410,510・・・上層保護層511・・
・ランド 512・・・電子部品 513・・・半田

Claims (1)

    【特許請求の範囲】
  1. (1)ペースト状材料を基板上に施す工程と基板上に施
    したペースト材料を焼成・硬化する工程を繰り返して、
    導体および抵抗を形成する印刷厚膜多層回路基板におい
    て、下層回路の形成温度に比べより低い温度で回路形成
    ができるペースト材料を使用して上層回路を構成するこ
    とを特徴とする印刷厚膜多層回路基板。
JP7433690A 1990-03-23 1990-03-23 印刷厚膜多層回路基板 Pending JPH03274791A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7433690A JPH03274791A (ja) 1990-03-23 1990-03-23 印刷厚膜多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7433690A JPH03274791A (ja) 1990-03-23 1990-03-23 印刷厚膜多層回路基板

Publications (1)

Publication Number Publication Date
JPH03274791A true JPH03274791A (ja) 1991-12-05

Family

ID=13544178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7433690A Pending JPH03274791A (ja) 1990-03-23 1990-03-23 印刷厚膜多層回路基板

Country Status (1)

Country Link
JP (1) JPH03274791A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267815A (ja) * 1992-03-24 1993-10-15 Ngk Insulators Ltd セラミックス配線基板及びその製造方法
JPH07306056A (ja) * 1994-05-10 1995-11-21 Sumitomo Electric Ind Ltd 車両走行距離検出装置
JP2007165932A (ja) * 2007-02-22 2007-06-28 Matsushita Electric Ind Co Ltd 多層基板
KR102595862B1 (ko) * 2022-07-12 2023-10-30 (주) 마이크로사이언스 그래핀을 이용한 프로브 카드용 회로기판 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267815A (ja) * 1992-03-24 1993-10-15 Ngk Insulators Ltd セラミックス配線基板及びその製造方法
JPH07306056A (ja) * 1994-05-10 1995-11-21 Sumitomo Electric Ind Ltd 車両走行距離検出装置
JP2007165932A (ja) * 2007-02-22 2007-06-28 Matsushita Electric Ind Co Ltd 多層基板
KR102595862B1 (ko) * 2022-07-12 2023-10-30 (주) 마이크로사이언스 그래핀을 이용한 프로브 카드용 회로기판 제조 방법
WO2024014610A1 (ko) * 2022-07-12 2024-01-18 (주) 마이크로사이언스 그래핀을 이용한 프로브 카드용 회로기판 제조 방법

Similar Documents

Publication Publication Date Title
US6631551B1 (en) Method of forming integral passive electrical components on organic circuit board substrates
CA1078079A (en) Method for preparing a multilayer ceramic
JPS62501181A (ja) 寸法の安定した内部接続板の製造方法
US6785941B2 (en) Method for manufacturing multi layer ceramic components
US5920454A (en) Capacitor-mounted circuit board
JPH03274791A (ja) 印刷厚膜多層回路基板
US7186307B2 (en) Method for manufacturing a ceramic multilayer circuit board
JPH0595071U (ja) 厚膜回路基板
JPS63141388A (ja) 厚膜回路基板の製造方法
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JP3136682B2 (ja) 多層配線基板の製造方法
JPS63261796A (ja) 多層ハイブリツドic基板の製造方法
JPH10215074A (ja) セラミック多層基板およびその製造方法
JPH0645758A (ja) 多層セラミック基板およびその製造方法
US4938997A (en) Process for making hybrid microcircuits providing accurate thick film resistor printing
JPH0363233B2 (ja)
JPH0821780B2 (ja) 積層複合セラミック基板およびその製造方法
JP3567640B2 (ja) 厚膜回路基板の製造方法
JPH0380358B2 (ja)
JPH03215902A (ja) 角板型チップ抵抗器
JPH02117199A (ja) 回路素子内蔵の多層回路基板の製造方法
JPH02296312A (ja) 電子部品およびその製造方法
JPS62238691A (ja) 抵抗内蔵型セラミツク回路基板
JPH0923068A (ja) 多層配線基板
JPH069307B2 (ja) 複合回路基板の製造方法