JPH04105310A - 積層セラミックコンデンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、積層セラミックコンデンサに関する。

（従来の技術） 従来の積層セラミックコンデンサとしては、第３図（Ａ
）に示す構造のものが知られている。

即ち、図中の１は角形チップ形状をなす積層セラミック
コンデンサ本体であり、この本体１はセラミック誘電体
層２と内部電極３とが交互に積層され、かつ内部電極３
端部を対向する側面に交互に露出させた構造になってい
る。前記本体１の前記内部電極３端部が露出した各側面
及び該側面近傍の上下面前後面部分に亘って端子電極４
ａ、　４ｂがそれぞれ被覆されている。これらの端子電
極４ａ、４ｂは、例えばセラミック誘電体層２に対する
密着性を高めるための２〜４重量％のガラスフリットが
含まれたＡｇ系もしくはＡ　ｇ／Ｐ　ｄ系の導電材ペー
ストに前記本体１をその側面及びその近傍の上下面前後
面部分に亘って浸漬し、焼き付けを行うことにより形成
される。

上述した積層セラミックコンデンサを回路基板に実装す
るには、第３図（Ｂ）に示すようにはんだ付けによりな
される。即ち、回路基板５の絶縁基材６表面に形成され
た導体層７に前記構造のコンデンサをその本体１下面の
コーナ部が該導体層７に当接するように仮止めした後、
フロー法又はリフロー法により導体層７と本体１の側面
に位置する端子電極４ａ、　４ｂとをはんだ層８により
接合することにより実装を行なう。

しかしながら、従来のコンデンサでは回路基板６の実装
面側にもはんだとの濡れ性が良好な端子電極４ａ、　４
ｂが延出されているため、同第３図（Ｂ）に示すように
はんだ８°が本体１の下面のセラミック誘電体層２部分
まで回り込む。その結果、熱サイクル試験のような急激
な熱変化を受けると、前記回り込んたはんた８゛部分に
おいてコンデンサ本体工のセラミック誘電体層２、はん
だ　８．８°、導体層７、絶縁基材６の各々の熱膨張係
数の差によりコンデンサ本体ｌに割れを発生するという
問題があった。

一方、特開昭５７−１４８３３１号公報には、端子電極
を二層構造とし、はんだ付は性を改良した積層セラミッ
クコンデンサが開示されている。この積層セラミックコ
ンデンサは、第４図（Ａ）に示す構造に゛なっている。

第４図（Ａ）中の　１は角形チップ形状をなす積層セラ
ミックコンデンサ本体であり、この本体１はセラミック
誘電体層２と内部電極３とが交互に積層され、かつ内部
電極３端部を対向する側面に交互に露出させた構造にな
っている。前記本体１の前記内部電極３端部が露出した
各側面及び該側面近傍の上下面前後面部分に亘って下層
端子電極９ａ、９ｂがそれぞれ被覆されている。

これらの下層端子電極９ａ、　９ｂは、バインダ材、溶
剤及びガラスフリットを含有するＡｇ７０重量％／Ｐｄ
３０重量％のＡｇ−Ｐｄ系ペーストに前記本体１をその
側面及びその近傍の上下面前後面部分に亘って浸漬し、
焼き付けを行うことにより形成される。また、前記下層
端子電極９ａ、９ｂ表面全体には上層端子電極１０ａ、
　　１０ｂがそれぞれ被覆されている。これらの上層端
子電極１０ａ、　　ｌＯｂは、バインダ材、溶剤及びガ
ラスフリットを含有し、パラジウムを含まないＡｇペー
ストに前記本体Ｉの下層端子電極９ａｓ　９ｂ部分を浸
漬し、焼き付けを行うことにより形成される。

上述した積層セラミックコンデンサを回路基板に実装す
るには、第４図（Ｂ）に示すようにはんだ付けによりな
される。即ち、回路基板５の絶縁基材６表面に形成され
た導体層７に前記構造のコンデンサをその本体Ｉ下面の
コーナ部が該導体層７に当接するように仮止めした後、
フロー法又はリフロー法により導体層７と本体ｌの側面
に位置する上層端子電極１０ａ、　　１０ｂとをはんだ
層８により接合することにより実装を行なう。

しかしながら、前記コンデンサでも回路基板６の実装面
側にもはんだとの濡れ性が良好なＡｇペーストからなる
上層端子電極１０ａ、　　ｌＯｂが延出されているため
、同第４図（Ｂ）に示すようにはんた８゛が本体１の下
面のセラミック誘電体層２部分まで回り込む。その結果
、前述した第３図（Ｂ）図示の従来の積層セラミックコ
ンデンサと同様、熱サイクル試験のような急激な熱変化
を受けると、前記回り込んだはんだ８゛部分においてコ
ンデンサ本体１のセラミック誘電体層２、はんだ８．８
°、導体層７、絶縁基材６の各々の熱膨張係数の差によ
りコンデンサ本体１に割れを発生するという問題があっ
た。

（発明が解決しようとする課題） 本発明は、上記従来の問題点を解決するためになされた
もので、良好なはんだ付は性を保持しつつ、しかも回路
基板への実装後の熱サイクル試験等においての割れ発生
を防止した積層セラミックコンデンサを提供しようとす
るものである。

［発明の構成］ （課題を解決するための手段） 本発明に係わる積層セラミックコンデンサは、チップ形
状をなし、複数のセラミック誘電体層と複数の内部電極
を積層すると共に前記各内部電極の端部を側面に露出さ
せた積層セラミックコンデンサ本体と、この本体の内部
電極が露出した各側面及び該側面近傍の上下面前後面部
分に亘って被覆されたはんだ濡れ性が高い導電性材料か
らなる端子電極と、実装面側に位置する前記端子電極の
表面部分に被覆されたはんだ濡れ性の低い材料からなる
被膜とを具備したことを特徴とするものである。

上記端子電極は、例えば２〜４重量％のガラスフリット
を含むＡｇもしくはＡｇ／Ｐｄペーストを塗布、焼き付
けを行なうことにより形成される。

この時、ガラスフリットの含有量を２〜４重量％とした
のは、ガラスフリットが少な過ぎると形成される端子電
極とコンデンサ本体との密着性が低下し、一方ガラスフ
リットが多過ぎると得られる積層セラミックコンデンサ
のはんだ付は性が劣化する恐れかあるからである。

上記はんだ濡れ性の低い材料からなる被膜は、例えば５
〜２０重量％のガラスフリット又はセラミック誘電体層
と同一組成のセラミック粉末を含むを含むＡｇもしくは
Ａｇ／Ｐｄペーストを塗布、焼き付けすることによって
形成されたもの、エポキシ樹脂等の耐熱性樹脂の溶液を
塗布、乾燥することにより形成されたもの、やガラス、
ポリイミド樹脂、フェノール樹脂、Ａｌペーストを主体
としたもの等を挙げることができる。前記ガラスフリッ
トを含むＡｇもしくはＡｇ−Ｐｄ系ペーストを塗布、焼
き付けして被膜を形成する場合、ガラスフリットの含有
量を５〜２０重量％にしたのはガラスフリットが少な過
ぎると被膜のはんだ濡れ性が高くなるため、後述する半
田の回り込みの抑制効果か小さくなり、一方ガラスフリ
ットが多過ぎると前記ガラスフリットが端子電極中に滲
み出して積層セラミックコンデンサのはんだ付は性が劣
化する恐れがあるからである。なお、かかる被膜は前記
端子電極の実装面側のみならず、該実装面と反対の側に
位置する前記端子電極の表面部分やセラミックコンデン
サ本体の前後面に位置する前記端子電極の表面部分にも
被覆してもよい。

また、本発明に係わる別の積層セラミックコンデンサは
チップ形状をなし、複数のセラミック誘電体層と複数の
内部電極を積層すると共に前記各内部電極の端部を側面
に露出させた積層セラミックコンデンサ本体と、この本
体の内部電極が露出した各側面及び該側面近傍の上下面
前後面部分に亘って被覆されたはんだ濡れ性の低い導電
性材料からなる第１端子電極と、前記本体の側面に対応
する前記端子電極の表面部分に被覆されたはんだ濡れ性
が高い導電性材料からなる第２端子電極とを具備したこ
とを特徴とするものである。

上記第１端子電極は、例えば５〜２０重量％のガラスフ
リットを含むＡｇもしくはＡｇ／Ｐｄペーストを塗布、
焼き付けすることに形成される。ガラスフリットの含有
量を５〜２０重量％に限定したのは、ガラスフリットが
少な過ぎると第１端子電極のはんだ濡れ性が高くなるた
め、後述する半田の回り込みの抑制効果か小さくなり、
一方ガラスフリットが多過ぎると前記ガラスフリットが
第２端子電極中に滲み出して積層セラミックコンデンサ
のはんだ付は性が劣化する恐れがあるからである。

上記第２端子電極は、例えばＡｇもしくはＡｇ／Ｐｄペ
ースト、又は４重量％以下のガラスフリットを含むＡｇ
もしくはＡｇ／Ｐｄペーストを塗布、焼き付けすること
により形成される。この時、ガラスフリットの含有量が
多過ぎると得られる積層セラミックコンデンサのはんだ
付は性が劣化する恐れがあるからである。また、この場
合には第２端子電極が前記第１端子電極上に形成され、
第２端子電極とコンデンサ本体との密着性が問題となら
ないため、前記第２端子電極の材料としてガラスフリッ
トを含まないＡｇもしくはＡｇ−Ｐｄ系ペーストを用い
てもよい。かかる第２端子電極は、第１端子電極の実装
面側のコンデンサ本体の側面に対応する表面部分のみな
らず、前記第１端子電極の実装面を除く上下面や前後面
に被覆するようにしてもよい。

上記第１、第２の端子電極のトータル厚さは、厚くし過
ぎると焼き付は時に端子電極表面にひび割れが生じて外
観不良を招き、薄くし過ぎると均一な厚さを有する端子
電極の形成が困難となる恐れがあるので、　１５０〜３
００μｍにすることが望ましい。

なお、本発明に係わる積層セラミックコンデンサの端子
電極構造は、他の面実装タイプのチップ状部品、例えば
チップ抵抗、チップバリスタ、チップインダクタ等に適
用することも可能である。

（作　用） 本発明によれば、積層セラミックコンデンサ本体の内部
電極が露出した各側面及び該側面近傍の上下面前後面部
分に亘ってはんだ濡れ性が高い導電性材料からなる端子
電極を被覆し、かつ実装面側に位置する前記端子電極の
表面部分に前記導電性材料よりはんだ濡れ性の低い材料
からなる被膜を被覆することによって、回路基板の導体
層にフロー法又はリフロー法によりはんた接合して実装
する際、実装面側にはんだ濡れ性の低い材料からなる被
膜か被覆されているため、前記本体の実装面側に位置す
るセラミ・ツク誘電体層部分にはんだか回り込むのを抑
制できる。その結果、熱サイクル試験のような急激な熱
変化を受けても、前記回り込んだはんだに起因する熱膨
張係数の差によるコンデンサ本体の割れ発生を防止でき
、高信頼性の積層セラミックコンデンサを得ることがで
きる。

また、別の発明によれば積層セラミックコンデンサ本体
の内部電極が露出した各側面及び該側面近傍の上下面部
分に亘ってはんだ濡れ性の低い導電性材料からなる第１
端子電極を被覆し、かつコンデンサ本体の側面に対応す
る前記端子電極の表面部分に前記導電性材料よりはんだ
濡れ性が高い導電性材料からなる第２端子電極を被覆す
ることによって、回路基板の導体層にフロー法又はリフ
ロー法によりはんだ接合して実装する際、実装面側には
んだ濡れ性の良好な材料からなる第２端子電極が存在し
ない、つまりその下のよりはんだ濡れ性の低い材料から
なる第１端子電極が露出されているため、前記本体の実
装面側に位置するセラミック誘電体層部分にはんだか回
り込むのを抑制できる。その結果、熱サイクル試験のよ
うな急激な熱変化を受けても、前記回り込んだはんだに
起因する熱膨張係数の差によるコンデンサ本体の割れ発
生を防止でき、高信頼性の積層セラミックコンデンサを
得ることができる。しかも、端子電極を二層構造とする
ことによって、第１端子電極の材料として比較的ガラフ
リットの含有量の多い導電材ペーストを用いることが可
能となるため、コンデンサ本体に対する端子電極の密着
強度を単一層の端子電極構造に比べて向上できる。

（実施例） 以下、本発明の実施例を図面を参照して詳細に説明する
。

実施例１ 第１図（Ａ）は、本実施例１の積層セラミックコンデン
サを示す断面図である。図中の１１は、例えば寸法４．
５　Ｘ　３．２　Ｘ　１．２ｒＡｏ＋の角形チップ形状
をなｔｉ層セラミックコンデンサ本体であり、この本体
１１はセラミック誘電体層１２と内部電極１３とが交互
に２０層積層され、かつ内部電極１３端部を対向する側
面に交互に露出させた構造になっている。

前記本体１１の前記内部電極１３端部が露出した各側面
及び該側面近傍の上下面前後面部分に亘ってはんだ濡れ
性の良好な材料からなる端子電極１４ａ、１４ｂがそれ
ぞれ被覆されている。これらの端子電極１４ａ、Ｌ４ｂ
は、例えば３重量％のガラスフッリドを含むＡｇ７０重
量％／Ｐｄ３０重量％のペーストに前記本体１１をその
側面及びその近傍の上下面前後面部分に亘って浸漬し、
焼き付けを行うことにより形成される。また、前記端子
電極１４ａ、　　１４ｂにおいて本体１１の上下面に延
出した部分にはよりはんだ濡れ性の低い材料、例えばエ
ポキシ樹脂からなる被膜１５ａ、　　１５ｂが被覆され
ている。

このような構成の積層セラミックコンデサを回路基板に
実装するには、第１図（Ｂ）に示すように回路基板１６
の絶縁基材１７表面に形成された導体層１８１：前記構
造のコンデンサをその本体１１下面のコーナ部が該導体
層１８に当接するように仮止めした後、フロー法又はリ
フロー法により導体層１８と本体１１の側面に位置する
端子電極１４ａ、　　１４ｂとをはんだ層１９により接
合することにより行なわれる。

かかる実装に際して、実装面側にはんだ濡れ性の低いエ
ポキシ樹脂からなる被膜Ｌ５ａ、　　１５ｂが被覆され
ているため、前記本体１１の実装面側に位置するセラミ
ック誘電体層１２部分にはんだが回り込むのを抑制でき
る。その結果、熱サイクル試験のような急激な熱変化を
受けても、前記回り込んだはんだに起因する熱膨張係数
の差によるコンデンサ本体の割れ発生を防止でき、高信
頼性の積層セラミックコンデンサを得ることができる。

事実、本実施例１の積層セラミックコンデンサを第１図
（Ｂ）のように回路基板１Ｂに実装した２０個のサンプ
ルを用意し、一方前述した第３図（Ａ）図示のエポキシ
樹脂被膜を被覆しない従来の積層セラミックコンデンサ
を同図（Ｂ）に示すように回路基板５に実装した２０個
のサンプルを用意し、１２５℃で３０分間、−５５℃で
３０分間の冷熱サイクル試験を行ない、５０サイクル目
の故障数を測定した。

なお、容量か初期値よりも１０％を越えて低下したコン
デンサを故障と判定した。その結果、従来のサンプルで
は割れによる故障か７個も認められたが、本実施例１で
は２０個金石が良好で故障発生か皆無であった。また、
はんだ付は性に付いては、本実施例に係わるサンプル、
従来のサンプルとも同等で、充分なはんだ付は性を有し
ていた。

実施例２ 第２図（Ａ）は、本実施例２の積層セラミックコンデン
サを示す断面図である。図中の１１は、例えば寸法４．
５Ｘ　　３．２Ｘ　　１．２ｍｍの角形チップ形状をな
す積層セラミックコンデンサ本体であり、この本体１１
はセラミック誘電体層１２と内部電極１３とが交互に２
０層積層され、かつ内部電極１３端部を対向する側面に
交互に露出させた構造になっている。

前記本体１１の前記内部電極１３端部が露出した各側面
及び該側面近傍の上下面前後面部分に亘ってはんだ濡れ
性の低い材料からなる第１端子電極２０ａ１２０ｂがそ
れぞれ被覆されている。これらの第１端子電極２０ａ、
　　２０ｂは、例えば５重量％のガラスフリットが含ま
れたＡｇ７０重量％／Ｐｄ重量３０％の導電材ペースト
に前記本体１１をその側面及びその近傍の上下面前後面
部分に亘って浸漬し、焼き付けを行うことにより形成さ
れる。前記第１端子電極２０ａ、　　２０ｂの本体１１
の上下面前後面に延出した部分を除く表面（本体１１の
側面に対応する表面）には、よりはんだ濡れ性の高い材
料からなる第２端子電極２１ａ、２１ｂがそれぞれ被覆
されている。

これらの第２端子電極２Ｌａ、　　２１ｂは、例えばガ
ラスフリットを含まないＡｇ７０重量％／Ｐｄ３０重量
％の導電材ペーストを前記本体１１の側面に対応する第
１端子電極２０ａ、２０ｂの表面部分に塗布し、焼き付
けを行なうことにより形成される。

このような構成の積層セラミックコンデサを回路基板に
実装するには、第２図（Ｂ）に示すように回路基板１６
の絶縁基材１７表面に形成された導体層１８に前記構造
のコンデンサをその本体１１下面のコーナ部が該導体層
１８に当接するように仮止めした後、フロー法又はリフ
ロー法により導体層１８と本体１１の側面に位置する第
２端子電極２１ａ、　　２１ｂとをはんだ層１９により
接合することにより行なわれる。かかる実装に際して、
実装面側にはんだ濡れ性の低いガラスフリットを５重量
％含むＡｇ／Ｐｄ系のペーストからなる第１端子電極２
１ａ１２１ｂか露出されているため、前記本体１１の実
装面側に位置するセラミック誘電体層１２部分にはんだ
が回り込むのを抑制できる。その結果、熱サイクル試験
のような急激な熱変化を受けても、前記回り込んだはん
だに起因する熱膨張係数の差によるコンデンサ本体の割
れ発生を防止でき、高信頼性の積層セラミックコンデン
サを得ることができる。

事実、本実施例２の積層セラミックコンデンサを第２図
（Ｂ）のように回路基板１６に実装した２０個のサンプ
ルを用意し、一方前述した第４図（Ａ）図示の従来の積
層セラミックコンデンサを同図（Ｂ）に示すように回路
基板５に実装した２０個のサンプルを用意し、１２５℃
で３０分間、−５５℃で３０分間の冷熱サイクル試験を
行ない、５０サイクル目の故障数を測定した。なお、容
量か初期値よりも１０％を越えて低下したコンデンサを
故障と判定した。その結果、従来のサンプルでは割れに
よる故障が８個も認められたか、本実施例２では２０個
金石が良好で故障発生が皆無であった。また、はんだ付
は性に付いては、本実施例に係わるサンプル、従来のサ
ンプルとも同等で、充分なはんだ付は性を有していた。

［発明の効果］ 以上詳述した如く、本発明によれば良好なはんだ付は性
を保持しつつ、回路基板への実装後の熱サイクル試験等
においての割れ発生を防止した高信頼性の積層セラミッ
クコンデンサを提供できる。

【図面の簡単な説明】

第１図（Ａ）は本発明の実施例１における積層セラミッ
クコンデンサを示す断面図、同図（Ｂ）は同図（Ａ）の
コンデンサを回路基板に実装した状態を示す断面図、第
２図（Ａ）は本発明の実施例２における積層セラミック
コンデンサを示す断面図、同図（Ｂ）は同図（Ａ）のコ
ンデンサを回路基板に実装した状態を示す断面図、第３
図（Ａ）は従来の積層セラミックコンデンサを示す断面
図、同図（Ｂ）は同図（Ａ）のコンデンサを回路基板に
実装した状態を示す断面図、第４図（Ａ）は従来の別の
積層セラミックコンデンサを示す断面図、同図（Ｂ）は
同図（Ａ）のコンデンサを回路基板に実装した状態を示
す断面図である。 １１・・・積層セラミックコンデンサ本体、１２・・、
セラミック誘電体層、１３・・・内部電極、１４ａ、１
４ｂ・・・端子電極、１５ａ、Ｌ５ｂ・・・エポキシ樹
脂からなる被膜、１６・・・回路基板、１８・・・導体
層、１９・・・はんだ層、２０ａ、　　２０ｂ・・・は
んだ濡れ性の低い材料からなる第１端子電極、２１ａ、
　　２１ｂ・・・はんだ濡れ性の高い材料からなる第２
端子電極。 出願人代理人　弁理士　鈴江武彦 （Ａ） （Ａ） 第２図 第４図

Claims (2)

【特許請求の範囲】
1. （１）チップ形状をなし、複数のセラミック誘電体層と
   複数の内部電極を積層すると共に前記各内部電極の端部
   を側面に露出させた積層セラミックコンデンサ本体と、
   この本体の内部電極が露出した各側面及び該側面近傍の
   上下面前後面部分に亘って被覆されたはんだ濡れ性が高
   い導電性材料からなる端子電極と、実装面側に位置する
   前記端子電極の表面部分に被覆されたはんだ濡れ性の低
   い材料からなる被膜とを具備したことを特徴とする積層
   セラミックコンデンサ。
2. （２）チップ形状をなし、複数のセラミック誘電体層と
   複数の内部電極を積層すると共に前記各内部電極の端部
   を側面に露出させた積層セラミックコンデンサ本体と、
   この本体の内部電極が露出した各側面及び該側面近傍の
   上下面前後面部分に亘って被覆されたはんだ濡れ性の低
   い導電性材料からなる第１端子電極と、前記本体の側面
   に対応する前記端子電極の表面部分に被覆されたはんだ
   濡れ性が高い導電性材料からなる第２端子電極とを具備
   したことを特徴とする積層セラミックコンデンサ。