JPH04311015A - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサInfo
- Publication number
- JPH04311015A JPH04311015A JP3076049A JP7604991A JPH04311015A JP H04311015 A JPH04311015 A JP H04311015A JP 3076049 A JP3076049 A JP 3076049A JP 7604991 A JP7604991 A JP 7604991A JP H04311015 A JPH04311015 A JP H04311015A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- ceramic capacitor
- multilayer ceramic
- electrode
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 28
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052709 silver Inorganic materials 0.000 claims abstract description 20
- 239000004332 silver Substances 0.000 claims abstract description 20
- 239000002245 particle Substances 0.000 claims description 24
- 239000002923 metal particle Substances 0.000 claims description 11
- 230000006866 deterioration Effects 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 description 23
- 230000035939 shock Effects 0.000 description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 230000008646 thermal stress Effects 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000007598 dipping method Methods 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は積層セラミックコンデン
サに係り、特にその外部電極の構造に関する。
サに係り、特にその外部電極の構造に関する。
【０００２】
【従来の技術】積層セラミックコンデンサは、一般に平
滑な誘電体層と内部電極とを交互に積層し、この内部電
極露出側面に接合する様に外部電極が構成されてなる。 この積層セラミックコンデンサのうち、チップ型積層セ
ラミックコンデンサは、次の様な手法で作成される。
滑な誘電体層と内部電極とを交互に積層し、この内部電
極露出側面に接合する様に外部電極が構成されてなる。 この積層セラミックコンデンサのうち、チップ型積層セ
ラミックコンデンサは、次の様な手法で作成される。
【０００３】第２図（ａ），（ｂ）において、セラミッ
ク粉体と有機バインダとを混合後、ドクターブレード法
によって、グリーンシートを形成する。このグリーンシ
ートに連続的に内部電極（２）をスクリーン印刷により
被着、乾燥し、その後内部電極の面積に応じたサイズで
切り出す。その後、所望の枚数積み重ねて、熱圧着し個
片状態に切断してグリーンチップを作成する。このグリ
ーンチップを最適な温度で焼成し、焼成チップすなわち
積層体（２）を作成する。この積層体（２）の内部電極
（１）が露出した両端面に主に銀を主成分として少量の
ガラスフリットを含む導電ペーストを塗布する。その後
、通常６００ 〜８００ ℃で焼付けて、外部電極（５
）を形成することによりチップ型積層セラミックコンデ
ンサが作製される。
ク粉体と有機バインダとを混合後、ドクターブレード法
によって、グリーンシートを形成する。このグリーンシ
ートに連続的に内部電極（２）をスクリーン印刷により
被着、乾燥し、その後内部電極の面積に応じたサイズで
切り出す。その後、所望の枚数積み重ねて、熱圧着し個
片状態に切断してグリーンチップを作成する。このグリ
ーンチップを最適な温度で焼成し、焼成チップすなわち
積層体（２）を作成する。この積層体（２）の内部電極
（１）が露出した両端面に主に銀を主成分として少量の
ガラスフリットを含む導電ペーストを塗布する。その後
、通常６００ 〜８００ ℃で焼付けて、外部電極（５
）を形成することによりチップ型積層セラミックコンデ
ンサが作製される。
【０００４】
【発明が解決しようとする課題】上述のチップ型積層セ
ラミックコンデンサを回路基板に半田で実装後、熱衝撃
試験を行なうと次の問題が見られた。すなわち、回路基
板とセラミックとの熱膨張係数の差により発生する熱応
力のため、積層体（２）にクラックが入り、電気的特性
、特に容量が減少し信頼性が劣化する問題がある。この
問題について、本出願人は解析を行なった結果次の結論
を得た。
ラミックコンデンサを回路基板に半田で実装後、熱衝撃
試験を行なうと次の問題が見られた。すなわち、回路基
板とセラミックとの熱膨張係数の差により発生する熱応
力のため、積層体（２）にクラックが入り、電気的特性
、特に容量が減少し信頼性が劣化する問題がある。この
問題について、本出願人は解析を行なった結果次の結論
を得た。
【０００５】通常、外部電極（５）は、金属粒子として
銀を主成分としてパラジウム、白金等を少量含有し、ま
たセラミックとの接着強度を確保するため少量のガラス
フリットから構成されている。ところで、一般的に銀を
主成分としてパラジウム、白金等を含む合金のビッカー
ス硬度（金属、セラミック表面に打こんをつけて硬度を
測定する方法）は銀あるいはパラジウム、白金単体のビ
ッカース硬度よりも高い。すなわち、銀を主成分として
パラジウム、白金等を含む合金は硬くなり、熱衝撃試験
で発生する熱応力を緩和、吸収しにくくなる。これによ
り、積層体にクラックが入ることになる。
銀を主成分としてパラジウム、白金等を少量含有し、ま
たセラミックとの接着強度を確保するため少量のガラス
フリットから構成されている。ところで、一般的に銀を
主成分としてパラジウム、白金等を含む合金のビッカー
ス硬度（金属、セラミック表面に打こんをつけて硬度を
測定する方法）は銀あるいはパラジウム、白金単体のビ
ッカース硬度よりも高い。すなわち、銀を主成分として
パラジウム、白金等を含む合金は硬くなり、熱衝撃試験
で発生する熱応力を緩和、吸収しにくくなる。これによ
り、積層体にクラックが入ることになる。
【０００６】また、上述の外部電極（５）は金属粒子が
約３．０ μｍ より大きい。これは外部電極（５）の
ポーラス化が拡大し、熱応力を緩和、吸収し易いことを
意味するが、ポーラス度合が大きいため回路基板に半田
で実装する際、ポーラス部分に半田がしみ込み、銀と半
田との間で合金が形成される。したがって実装前のビッ
カース硬度に比較して、実装後は約２〜３倍の値（３０
〜４０ｋｇｆ／ｍｍ２ ）を示し、強度が向上する。こ
れにより、熱衝撃試験で発生する熱応力を緩和、吸収で
きず積層体にクラックが入り、電気的特性が劣化し信頼
性に欠ける面がある。 ［発明の構成］
約３．０ μｍ より大きい。これは外部電極（５）の
ポーラス化が拡大し、熱応力を緩和、吸収し易いことを
意味するが、ポーラス度合が大きいため回路基板に半田
で実装する際、ポーラス部分に半田がしみ込み、銀と半
田との間で合金が形成される。したがって実装前のビッ
カース硬度に比較して、実装後は約２〜３倍の値（３０
〜４０ｋｇｆ／ｍｍ２ ）を示し、強度が向上する。こ
れにより、熱衝撃試験で発生する熱応力を緩和、吸収で
きず積層体にクラックが入り、電気的特性が劣化し信頼
性に欠ける面がある。 ［発明の構成］
【０００７】
【課題を解決するための手段】上述の課題を解決するた
め、本発明の積層セラミックコンデンサは、外部電極は
積層体上に配置される第１の電極層と、この第１の電極
層に重合して配置された第２の電極層とから構成されて
なり、且つ第１の電極層の金属粒子が粒径３．０〜５．
０ μｍ の銀粒子であり、第２の電極層の金属粒子は
粒径１．０ 〜３．０ μｍ の銀粒子で構成されてな
ることを特徴とするものである。
め、本発明の積層セラミックコンデンサは、外部電極は
積層体上に配置される第１の電極層と、この第１の電極
層に重合して配置された第２の電極層とから構成されて
なり、且つ第１の電極層の金属粒子が粒径３．０〜５．
０ μｍ の銀粒子であり、第２の電極層の金属粒子は
粒径１．０ 〜３．０ μｍ の銀粒子で構成されてな
ることを特徴とするものである。
【０００８】
【作用】上述の構成にすることにより、第１の電極層に
用いる銀粒子の粒径を３．０ 〜５．０ μｍ にする
ことにより、ポーラス化が拡大する。また、第１の電極
層を実装した時、直接半田に接触しないため、半田が第
１の電極層にしみ込むことも無い。したがって、第１の
電極層のポーラス度合が維持され、熱衝撃試験で発生す
る熱応力を緩和、吸収することが可能となる。
用いる銀粒子の粒径を３．０ 〜５．０ μｍ にする
ことにより、ポーラス化が拡大する。また、第１の電極
層を実装した時、直接半田に接触しないため、半田が第
１の電極層にしみ込むことも無い。したがって、第１の
電極層のポーラス度合が維持され、熱衝撃試験で発生す
る熱応力を緩和、吸収することが可能となる。
【０００９】また、第２の電極層を回路基板に半田で実
装する際、半田と直接接触するが、銀の平均粒径が１．
０ 〜３．０ μｍ と小さいため、緻密な層が形成さ
れる。したがって、上述の回路基板にチップ型積層セラ
ミックコンデンサを実装した時の半田のしみ込みが抑制
される。これにより、チップ型積層セラミックコンデン
サを回路基板に実装した後もビッカース硬度（金属、セ
ラミック表面に打こんをつけて硬度を測定する方法）が
１５〜２０ｋｇｆ／ｍｍ２ と回路基板実装前と変化も
無く、熱衝撃試験で発生する熱応力の緩和、吸収が可能
となる。さらに、第２の電極層は緻密であるため、半田
しみ込みが抑制される。これによりチップ型積層セラミ
ックコンデンサを回路基板に実装する時、半田濡れ性が
向上し、濡れのばらつきが減少する。
装する際、半田と直接接触するが、銀の平均粒径が１．
０ 〜３．０ μｍ と小さいため、緻密な層が形成さ
れる。したがって、上述の回路基板にチップ型積層セラ
ミックコンデンサを実装した時の半田のしみ込みが抑制
される。これにより、チップ型積層セラミックコンデン
サを回路基板に実装した後もビッカース硬度（金属、セ
ラミック表面に打こんをつけて硬度を測定する方法）が
１５〜２０ｋｇｆ／ｍｍ２ と回路基板実装前と変化も
無く、熱衝撃試験で発生する熱応力の緩和、吸収が可能
となる。さらに、第２の電極層は緻密であるため、半田
しみ込みが抑制される。これによりチップ型積層セラミ
ックコンデンサを回路基板に実装する時、半田濡れ性が
向上し、濡れのばらつきが減少する。
【００１０】
【実施例】以下本発明の実施例について、第１図（ａ）
，（ｂ）を参照して説明する。なお、第１図（ａ）はチ
ップ型積層セラミックコンデンサの斜視図、第１図（ｂ
）は側面断面図（第１図（ａ）のＡ−Ａ′断面図）であ
る。
，（ｂ）を参照して説明する。なお、第１図（ａ）はチ
ップ型積層セラミックコンデンサの斜視図、第１図（ｂ
）は側面断面図（第１図（ａ）のＡ−Ａ′断面図）であ
る。
【００１１】誘電体層（７）と内部電極層（１）とを交
互に積層した積層体（２）と、この積層体（２）を構成
する内部電極層（１）に電気的に接続する外部電極（５
）とから、チップ型積層セラミックコンデンサ（６）は
構成されている。この外部電極（５）は、積層体（２）
上に配置される第１の電極層（３）と、この第１の電極
層（４）に重合して配置された第２の電極層（４）とか
ら構成されている。また、第１の電極層（３）の金属粒
子は粒径３．０ 〜５．０ μｍ の銀粒子であり、こ
の第２の電極層（４）の金属粒子は粒径１．０ 〜３．
０ μｍ の銀粒子で構成されてなる。次に、このチッ
プ型積層セラミックコンデンサの製造方法について説明
する。
互に積層した積層体（２）と、この積層体（２）を構成
する内部電極層（１）に電気的に接続する外部電極（５
）とから、チップ型積層セラミックコンデンサ（６）は
構成されている。この外部電極（５）は、積層体（２）
上に配置される第１の電極層（３）と、この第１の電極
層（４）に重合して配置された第２の電極層（４）とか
ら構成されている。また、第１の電極層（３）の金属粒
子は粒径３．０ 〜５．０ μｍ の銀粒子であり、こ
の第２の電極層（４）の金属粒子は粒径１．０ 〜３．
０ μｍ の銀粒子で構成されてなる。次に、このチッ
プ型積層セラミックコンデンサの製造方法について説明
する。
【００１２】セラミック粉体を有機バインダに混合後、
ドクターブレード法によってグリーンシートを形成する
。このグリーンシートに連続体に内部電極層（１）をス
クリーン印刷により被着、乾燥し、その後内部電極層（
１）の面積に応じたサイズで切り出す。所望の枚数積み
重ねて、熱圧着後個片状態に切断してグリーンチップを
形成する。このグリーンチップを９００ 〜１１００℃
で焼成し、焼成チップすなわち積層体（２）を作成する
。その後、積層体（２）の内部電極層（１）が露出した
両端面に金属粒子として粒径が３．０ 〜５．０ μｍ
の銀粒子と少量のガラスフリットからなる第１の電極
層（３）をディップ法により所望の厚さに形成する。次
いで恒温槽で１５０ ℃、１０分乾燥し第１の電極層（
３）をディップ法により所望の厚さに形成する。この第
１の電極層（３）に重合するように、金属粒子として粒
径が１．０ 〜３．０ μｍ の銀粒子より構成される
第２の電極層（４）を同様にディップ法により所望の厚
さに形成する。次いで、第２の電極層（４）を１５０
℃、１０分間乾燥させた後、第１の電極層（３）と第２
の電極層（４）とを同時に約６００ 〜８００℃で焼き
付け、外部電極（５）を作成することにより、チップ型
積層セラミックコンデンサが完成する。
ドクターブレード法によってグリーンシートを形成する
。このグリーンシートに連続体に内部電極層（１）をス
クリーン印刷により被着、乾燥し、その後内部電極層（
１）の面積に応じたサイズで切り出す。所望の枚数積み
重ねて、熱圧着後個片状態に切断してグリーンチップを
形成する。このグリーンチップを９００ 〜１１００℃
で焼成し、焼成チップすなわち積層体（２）を作成する
。その後、積層体（２）の内部電極層（１）が露出した
両端面に金属粒子として粒径が３．０ 〜５．０ μｍ
の銀粒子と少量のガラスフリットからなる第１の電極
層（３）をディップ法により所望の厚さに形成する。次
いで恒温槽で１５０ ℃、１０分乾燥し第１の電極層（
３）をディップ法により所望の厚さに形成する。この第
１の電極層（３）に重合するように、金属粒子として粒
径が１．０ 〜３．０ μｍ の銀粒子より構成される
第２の電極層（４）を同様にディップ法により所望の厚
さに形成する。次いで、第２の電極層（４）を１５０
℃、１０分間乾燥させた後、第１の電極層（３）と第２
の電極層（４）とを同時に約６００ 〜８００℃で焼き
付け、外部電極（５）を作成することにより、チップ型
積層セラミックコンデンサが完成する。
【００１３】次に、本出願人は、このチップ型積層セラ
ミックコンデンサを回路基板に半田を用いて実装し、こ
の回路基板ごと外部電極（５）の断面を研磨し、ビッカ
ース硬度を測定した。この際の測定条件は、加圧重合５
０ｇｆ、加圧時間３０秒に設定した。この測定による外
部電極（５）断面のビッカース硬度は第１の電極層（３
）では約１０〜１５ｋｇｆ／ｍｍ２ 、第２の電極層（
４）では半田のしみ込みも抑制され１５〜２０ｋｇｆ／
ｍｍ２ と硬度は低く柔かであった。
ミックコンデンサを回路基板に半田を用いて実装し、こ
の回路基板ごと外部電極（５）の断面を研磨し、ビッカ
ース硬度を測定した。この際の測定条件は、加圧重合５
０ｇｆ、加圧時間３０秒に設定した。この測定による外
部電極（５）断面のビッカース硬度は第１の電極層（３
）では約１０〜１５ｋｇｆ／ｍｍ２ 、第２の電極層（
４）では半田のしみ込みも抑制され１５〜２０ｋｇｆ／
ｍｍ２ と硬度は低く柔かであった。
【００１４】次に、このチップ型積層セラミックコンデ
ンサ（６）を回路基板に半田でリフローで実装した後、
熱衝撃試験（条件：−５５℃〜１２５ ℃，３０分／サ
イクル）を行なった。その結果、この条件で１００ サ
イクル後の不良率は零％で従来の外部電極（５）の不良
率約５０％より大幅に向上した。また、第２の電極層（
４）として緻密な層を形成できるため、半田実装時の半
田のしみ込みを抑制でき、半田ぬれ性も向上した。
ンサ（６）を回路基板に半田でリフローで実装した後、
熱衝撃試験（条件：−５５℃〜１２５ ℃，３０分／サ
イクル）を行なった。その結果、この条件で１００ サ
イクル後の不良率は零％で従来の外部電極（５）の不良
率約５０％より大幅に向上した。また、第２の電極層（
４）として緻密な層を形成できるため、半田実装時の半
田のしみ込みを抑制でき、半田ぬれ性も向上した。
【００１５】なお、第１の電極層（３）の銀粒子の粒径
３．０ μｍ 以下とした場合、緻密な層となりビッカ
ース硬度が２０ｋｇｆ／ｍｍ２ 以上と硬くなり、熱衝
撃試験の不良率は向上する。また、第１の電極層（３）
の銀粒子の粒径を５．０ μｍ より大とした場合、第
１の電極層（３）のガラスフリットが第２の電極層（４
）に拡散し、第１の電極層（３）と第２の電極層（４）
との固着強度が劣化したり、第２の電極層（４）の半田
ぬれ性を低下させる危険がある。さらに、第２の電極層
（４）の銀粒子の粒径を１．０ μｍ より小にすると
、第１の電極層（３）と第２の電極層（４）との収縮の
不整合により、焼き付時あるいは半田での実装時に第２
の電極層（４）にクラックが生じる弊害が発生する。ま
た、第２の電極層（４）の銀粒子の粒径を３．０ μｍ
より大にすると、第２の電極層のポーラス化が進行し
、半田での実装時に第２の電極層（４）に半田がしみ込
み、銀−半田の合金が形成される。これにより、ビッカ
ース硬度は３０ｋｇｆ／ｍｍ２ 以上となり、熱衝撃試
験で発生する熱応力の緩和・吸収が不可能となり熱衝撃
試験での不良率が向上する。
３．０ μｍ 以下とした場合、緻密な層となりビッカ
ース硬度が２０ｋｇｆ／ｍｍ２ 以上と硬くなり、熱衝
撃試験の不良率は向上する。また、第１の電極層（３）
の銀粒子の粒径を５．０ μｍ より大とした場合、第
１の電極層（３）のガラスフリットが第２の電極層（４
）に拡散し、第１の電極層（３）と第２の電極層（４）
との固着強度が劣化したり、第２の電極層（４）の半田
ぬれ性を低下させる危険がある。さらに、第２の電極層
（４）の銀粒子の粒径を１．０ μｍ より小にすると
、第１の電極層（３）と第２の電極層（４）との収縮の
不整合により、焼き付時あるいは半田での実装時に第２
の電極層（４）にクラックが生じる弊害が発生する。ま
た、第２の電極層（４）の銀粒子の粒径を３．０ μｍ
より大にすると、第２の電極層のポーラス化が進行し
、半田での実装時に第２の電極層（４）に半田がしみ込
み、銀−半田の合金が形成される。これにより、ビッカ
ース硬度は３０ｋｇｆ／ｍｍ２ 以上となり、熱衝撃試
験で発生する熱応力の緩和・吸収が不可能となり熱衝撃
試験での不良率が向上する。
【００１６】
【発明の効果】上述の構成をとることにより、本発明の
積層セラミックコンデンサは、回路基板に半田で実装後
の熱衝撃試験で発生する熱応力を充分に緩和吸収するこ
とが可能となり、この結果、熱衝撃試験での積層セラミ
ックコンデンサへのクラックが入ることを防止でき信頼
性を大幅に向上させることが可能となる。さらに、第２
の電極層は緻密な層となり、実装時の半田しみ込みを抑
制でき半田濡れ性も向上させる効果がある。
積層セラミックコンデンサは、回路基板に半田で実装後
の熱衝撃試験で発生する熱応力を充分に緩和吸収するこ
とが可能となり、この結果、熱衝撃試験での積層セラミ
ックコンデンサへのクラックが入ることを防止でき信頼
性を大幅に向上させることが可能となる。さらに、第２
の電極層は緻密な層となり、実装時の半田しみ込みを抑
制でき半田濡れ性も向上させる効果がある。
【図１】本発明の積層セラミックコンデンサの実施例を
示し図１（ａ）はチップ型積層セラミックコンデンサの
斜視図であり図１（ｂ）は図１（ａ）の側面断面図、
示し図１（ａ）はチップ型積層セラミックコンデンサの
斜視図であり図１（ｂ）は図１（ａ）の側面断面図、
【
図２】従来の積層セラミックコンデンサの従来例を示し
図２（ａ）はチップ型積層セラミックコンデンサの斜視
図であり図２（ｂ）は図２（ａ）の側面断面図である。
図２】従来の積層セラミックコンデンサの従来例を示し
図２（ａ）はチップ型積層セラミックコンデンサの斜視
図であり図２（ｂ）は図２（ａ）の側面断面図である。
（１）…内部電極層
（２）…積層体
（３）…第１の電極層
（４）…第２の電極層
（５）…外部電極
Claims (1)
- 【請求項１】 誘電体層と内部電極層とを交互に積層
した積層体と、この積層体を構成するこの内部電極層に
電気的に接続する外部電極とを備えた積層セラミックコ
ンデンサにおいて、前記外部電極は前記積層体上に配置
される第１の電極層と、この第１の電極層に重合して配
置された第２の電極層とから構成されてなり、且つ前記
第１の電極層の金属粒子は粒径３．０ 〜５．０ μｍ
の銀粒子であり、前記第２の電極層の金属粒子は粒径
１．０ 〜３．０μｍ の銀粒子で構成されてなること
を特徴とする積層セラミックコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3076049A JPH04311015A (ja) | 1991-04-09 | 1991-04-09 | 積層セラミックコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3076049A JPH04311015A (ja) | 1991-04-09 | 1991-04-09 | 積層セラミックコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04311015A true JPH04311015A (ja) | 1992-11-02 |
Family
ID=13593931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3076049A Pending JPH04311015A (ja) | 1991-04-09 | 1991-04-09 | 積層セラミックコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04311015A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128608A (ja) * | 2004-09-29 | 2006-05-18 | Kyocera Corp | 電子部品とその製造方法およびこれを用いたチップ抵抗器、フェライトコア並びにインダクタ |
| JP2006344820A (ja) * | 2005-06-09 | 2006-12-21 | Tdk Corp | セラミック電子部品の製造方法 |
| JP2013161872A (ja) * | 2012-02-02 | 2013-08-19 | Tdk Corp | 電子部品 |
| JP2019179812A (ja) * | 2018-03-30 | 2019-10-17 | パナソニックＩｐマネジメント株式会社 | 積層バリスタの製造方法 |
| JP2021122068A (ja) * | 2016-08-25 | 2021-08-26 | 太陽誘電株式会社 | 積層セラミックコンデンサの製造方法 |
-
1991
- 1991-04-09 JP JP3076049A patent/JPH04311015A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128608A (ja) * | 2004-09-29 | 2006-05-18 | Kyocera Corp | 電子部品とその製造方法およびこれを用いたチップ抵抗器、フェライトコア並びにインダクタ |
| JP2006344820A (ja) * | 2005-06-09 | 2006-12-21 | Tdk Corp | セラミック電子部品の製造方法 |
| JP4618010B2 (ja) * | 2005-06-09 | 2011-01-26 | Ｔｄｋ株式会社 | セラミック電子部品の製造方法 |
| JP2013161872A (ja) * | 2012-02-02 | 2013-08-19 | Tdk Corp | 電子部品 |
| JP2021122068A (ja) * | 2016-08-25 | 2021-08-26 | 太陽誘電株式会社 | 積層セラミックコンデンサの製造方法 |
| JP2019179812A (ja) * | 2018-03-30 | 2019-10-17 | パナソニックＩｐマネジメント株式会社 | 積層バリスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376970B2 (ja) | セラミック電子部品 | |
| KR102076145B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법 | |
| EP0100175B1 (en) | Chip capacitor having a compliant termination | |
| KR20190049479A (ko) | 적층 세라믹 콘덴서 | |
| KR101031111B1 (ko) | 표면 실장 가능한 복합 세라믹 칩 부품 | |
| JP3535998B2 (ja) | 積層セラミック電子部品 | |
| JP3760770B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP7451103B2 (ja) | チップ型電子部品、電子部品の実装構造体および電子部品連 | |
| JP2003318059A (ja) | 積層セラミックコンデンサ | |
| JP2002015939A (ja) | 積層型電子部品およびその製法 | |
| JP2009170706A (ja) | 積層電子部品 | |
| JP3514117B2 (ja) | 積層セラミック電子部品、積層セラミック電子部品の製造方法及び内部電極形成用導電ペースト | |
| JP7331622B2 (ja) | 積層セラミック電子部品 | |
| JPH04311015A (ja) | 積層セラミックコンデンサ | |
| JPH06112085A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JPH097878A (ja) | セラミック電子部品とその製造方法 | |
| JP4993545B2 (ja) | 電子部品および電子部品の製造方法 | |
| JPH07201636A (ja) | 積層電子部品及びその製造方法 | |
| JPH0563928B2 (ja) | ||
| JP2587851Y2 (ja) | 積層コンデンサ | |
| JPH0439916A (ja) | 積層セラミックコンデンサ | |
| JPH06164150A (ja) | セラミック多層基板 | |
| JPH09260217A (ja) | 金属箔積層型コンデンサ | |
| JPH04236412A (ja) | セラミック電子部品 | |
| JPH0422115A (ja) | セラミック電子部品及びその製造方法 |