KR100579002B1 - 웨이퍼 상태에서의 멀티 칩 스케일 패키지 제조방법 - Google Patents

웨이퍼 상태에서의 멀티 칩 스케일 패키지 제조방법 Download PDF

Info

Publication number
KR100579002B1
KR100579002B1 KR1019980056260A KR19980056260A KR100579002B1 KR 100579002 B1 KR100579002 B1 KR 100579002B1 KR 1019980056260 A KR1019980056260 A KR 1019980056260A KR 19980056260 A KR19980056260 A KR 19980056260A KR 100579002 B1 KR100579002 B1 KR 100579002B1
Authority
KR
South Korea
Prior art keywords
chip scale
semiconductor chips
scale package
forming
manufacturing
Prior art date
Application number
KR1019980056260A
Other languages
English (en)
Other versions
KR20000040591A (ko
Inventor
장동현
김남석
강사윤
송영희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980056260A priority Critical patent/KR100579002B1/ko
Publication of KR20000040591A publication Critical patent/KR20000040591A/ko
Application granted granted Critical
Publication of KR100579002B1 publication Critical patent/KR100579002B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 웨이퍼 상태에서 멀티 칩 스케일 패키지(MCSP)를 제조하는 방법에 관한 것으로, 더욱 구체적으로는 종래의 모듈기판(Module PCB)과 같은 부가적인 부재를 필요로 하지 않으면서 웨이퍼 상태에서 서로 이웃한 다수의 반도체 칩을 연결함으로써 고밀도의 신뢰성 있는 멀티 칩 스케일 패키지를 제조하는 방법에 관한 것이며, 이를 위하여 각 반도체 칩들이 형성된 웨이퍼가 제공되는 단계와, 웨이퍼 상태에서 서로 이웃한 다수의 반도체 칩들의 본딩패드들에 대응하는 금속배선이 형성되는 단계와, 금속배선 및 반도체 칩들 위로 절연층이 형성되고 금속배선의 일부 위로 창이 형성되어 볼 패드가 노출되는 단계 및 노출된 볼 패드 위로 솔더 볼이 형성되는 단계를 포함하는 멀티 칩 스케일 패키지 제조방법을 개시하고, 이러한 방법을 통하여 기존에 양산중인 저용량의 반도체 칩들을 연결하여 고용량의 멀티 칩 스케일 패키지를 제조할 수 있으며, 폴리이미드(Polyimide) 또는 벤조 사이클로 부텐(Benzo Cyclo Butene) 등과 같은 절연층을 이용함으로써 기존의 규격을 만족하면서도 반도체 칩의 손상을 방지하고 전송신호의 지연을 방지할 수 있고, 솔더 볼의 수명을 연장시킴으로써 반도체 소자의 장기적인 신뢰성을 향상하고 제조수율을 증가시킴으로써 가격 경쟁력을 높일 수 있다.

Description

웨이퍼 상태에서의 멀티 칩 스케일 패키지 제조방법{Method for manufacturing multi chip scale package at wafer level}
본 발명은 웨이퍼 상태에서 멀티 칩 스케일 패키지(MCSP ; Multi Chip Scale Package)를 제조하는 방법에 관한 것이며, 더욱 구체적으로는 종래의 모듈기판(Module PCB)과 같은 부가적인 부재를 필요로 하지 않으면서 웨이퍼 상태에서 서로 이웃한 다수의 반도체 칩을 연결함으로써 고밀도의 신뢰성 있는 멀티 칩 스케일 패키지를 제조하는 방법에 관한 것이다.
반도체 소자의 고성능화에 따라 기존의 플라스틱 패키지로는 다수의 외부리드들을 형성함에 제약이 생기며, 소형 컴퓨터 및 휴대용 전자기기의 수요 급증에 따라 각 반도체 소자 제조업체에서는 칩 스케일 패키지(CSP ; Chip Scale Package) 또는 에프피비지에이(FPBGA ; Fine Pitch Ball Grid Array)와 같은 솔더 볼을 이용한 배열형(Array type) 반도체 소자들을 개발, 생산하고 있다.
이와 같은 칩 스케일 패키지 등은 패키지의 크기를 반도체 칩의 크기와 같거나 또는 약 1.2배 내의 범위로 형성함으로써 패키지의 실장면적을 최적화하는 것을 강점으로 한다. 이러한 강점에 반하여 기존의 플라스틱 패키지에 비하여 신뢰도 및 가격 경쟁력이 떨어지는 것을 단점으로 한다.
좀 더 상세히 설명하면, 비지에이(BGA ; Ball Grid Array)용 기판과 리드프레임 등을 이용하여 반도체 칩에 직접 솔더 볼과 같은 외부접속단자를 형성한 구조의 칩 스케일 패키지는 비지에이용 기판과 리드프레임 같은 값비싼 부재와 그에 맞는 제조장치 등을 필요로 하기 때문에 가격 경쟁력이 낮아지며, 또한 솔더 볼을 형성함에 따라 반도체 칩이 손상되거나 전송신호가 지연되고 솔더 볼이 손상되는 등의 신뢰성이 낮아져 결국 제조수율의 저하를 가져올 수 있다.
또한, 기존의 플라스틱 패키지들은 모듈기판과 같은 부재에 실장될 수 있으며, 모듈기판을 이용하여 기존에 양산되고 있는 저용량의 플라스틱 패키지들을 연결함으로써 고용량의 메모리 모듈 등으로 제조될 수 있다.
도 1은 종래기술에 따라 복수개의 패키지들(20)이 실장된 모듈(100)을 도시한 사시도이며, 도 1을 참고로 하여 모듈(100)의 기본적인 구성을 설명하면 다음과 같다.
종래기술에 따른 모듈(100)은 모듈기판(10)과 같은 부재의 패키지 실장부(12) 위로 성형수지로 성형된 개개의 패키지들(20)이 복수개 실장된 것이며, 각 패키지들(20)의 외부리드들(도시되지 않음)이 모듈기판(10) 위에 형성된 금속배선(30)을 통해 모듈의 탭(Tab)과 같은 외부접속단자(40)에 연결된 것을 특징으로 한다. 이때, 각 패키지들(20)의 공통단자들은 금속배선(30)을 통해 서로 연결되어 한 개의 외부접속단자(40)에 연결될 수 있다.
위와 같은 구조의 모듈은 신뢰성 및 가격 경쟁력이 앞서 설명한 칩 스케일 패키지 등에 비하여 우수한 특징을 가지고 있으나, 현재 반도체 소자 제조기술의 발전추세에 비추어 볼 때 모듈이 선점하고 있는 신뢰성 및 가격 경쟁력 등이 역전될 수 있다.
이를 위하여 멀티 칩 스케일 패키지를 제조함에 있어서, 기존의 규격을 만족하면서도 반도체 칩의 손상을 방지하고 전송신호의 지연을 방지할 수 있는 특징과, 외부접속단자로 사용되는 솔더 볼의 수명을 연장시킴으로써 소자의 장기적인 신뢰성을 향상하고 제조수율을 증가시켜 가격 경쟁력을 높일 수 있는 특징을 구비한 제조기술이 선행되어야 한다.
본 발명의 목적은 반도체 칩의 손상 및 전송신호의 지연을 방지할 수 있는 멀티 칩 스케일 패키지를 웨이퍼 상태에서 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 서로 이웃한 다수의 저용량 반도체 칩을 전기적으로 연결하여 고용량의 멀티 칩 스케일 패키지를 제조하는 방법을 제공하는 것이다.
이러한 목적을 달성하기 위하여 본 발명은 본딩패드들이 구비된 복수개의 반도체 칩들이 형성된 웨이퍼가 제공되는 단계와; 서로 이웃한 다수의 반도체 칩 위에서 임의의 패턴을 따라 본딩패드들에 대응되는 금속배선이 형성되는 단계와; 금속배선의 끝단들을 제외한 웨이퍼 위로 절연층이 형성되는 단계; 및 절연층에서 노출된 금속배선의 끝단 위로 솔더 볼이 형성되는 단계;를 포함하는 웨이퍼 상태에서의 멀티 칩 스케일 패키지 제조방법을 제공한다.
또한 본 발명에 따른 멀티 칩 스케일 패키지는 적어도 두 개 이상의 서로 이웃한 각 반도체 칩의 본딩패드들에 대응되는 볼 패드들을 형성하는 금속배선을 포함하며, 이중에서 일부 본딩패드들은 금속배선을 통해 전기적으로 연결되는 것을 특징으로 한다.
이하 첨부도면을 참고로 하여 본 발명의 바람직한 실시예들을 설명한다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 멀티 칩 스케일 패키지(MCSP ; 200)의 구성을 도시한 평면도이다. 도 2a는 반도체 칩들(120)이 형성된 웨이퍼(110)를 도시한 도이며, 도 2b는 도 2a의 A 부분을 확대하여 도시한 도이고, 도 2c는 본 발명에 따른 멀티 칩 스케일 패키지(200)를 상세히 도시한 평면도이다.
도 2a 내지 도 2c를 참고로 하여 본 발명에 따른 멀티 칩 스케일 패키지(200)의 구성을 설명하면 다음과 같다.
본 발명에 따른 멀티 칩 스케일 패키지(200)는 반도체 칩들(120)이 형성된 웨이퍼(110) 상태에서 직접 제조되는 것을 특징으로 하며(도 2a), 그 중에서도 특히 서로 이웃한 다수의 반도체 칩들(120) - 예를 들어, 도 2b에 도시된 바와 같이 네 개의 이웃한 반도체 칩들 - 이 연결되어 한 개의 멀티 칩 스케일 패키지(200)를 형성하는 것이고(도 2b), 각 본딩패드들(122)에 대응되는 볼 패드(132)를 형성하는 금속배선(130)이 반도체 칩들(120) 위로 형성되고 그 위로 절연층(140)이 형성된 후 솔더 볼들(150)이 절연층(140)에서 노출된 볼 패드(132) 위로 형성된 것이다.
위와 같은 구성을 갖는 멀티 칩 스케일 패키지는 기존의 칩 스케일 패키지와는 달리 비지에이용 기판이나 리드프레임과 같은 부재를 사용하지 않고 웨이퍼 상태에서 기존의 공정설비 등을 이용하여 형성할 수 있으므로 제조비용을 현저하게 절감할 수 있다.
또한 종래에 저용량의 패키지들을 모듈기판에 실장한 후 연결되어 대용량의 메모리 모듈로 형성되는 것과 같이, 기존에 양산되고 있는 저용량의 다수의 반도체 칩들을 금속배선을 통해 연결한 후 절연층을 씌우고 솔더 볼을 형성함으로써 대용량의 멀티 칩 스케일 패키지로 구성할 수 있다.
메모리용 반도체 칩들의 경우에는 주소(Address), 데이터 출력(Data-out), 전원(Power) 및 접지(Ground) 등에 사용되는 본딩패드들이 각각 동일한 기능을 수행하는 공통단자로 사용되어 금속배선을 통해 서로 연결되어 한 개의 볼 패드를 통해 멀티 칩 스케일 패키지의 외부접속단자인 솔더 볼에 연결될 수 있다.
이와는 달리, 서로 이웃하는 반도체 칩들을 메모리용 반도체 칩과 로직(Logic)용 반도체 칩으로 제작한 후 이들을 한 개의 멀티 칩 패키지로 구성할 수도 있다.
반도체 칩 위로 형성되는 절연층은 반도체 칩이 외부로부터 물리적 또는 화학적으로 손상되는 것을 방지할 수 있으며, 솔더 볼과 반도체 칩 사이에 개재되어 충격을 완화시킴으로써 솔더 볼의 손상을 방지할 수 있다.
이와 같은 절연층은 폴리이미드(Polyimide) 또는 벤조 사이클로 부텐(BCB ; Benzo Cyclo Butene)과 같은 유기 절연층이 약 2 ∼ 50 ㎛ 의 두께로 형성되는 것이 바람직하다. 특히, 벤조 사이클로 부텐(BCB)은 폴리이미드에 비하여 내흡습성이 뛰어나며 유전율이 낮은 특징이 있다.
도 3a 내지 도 3d는 도 2c의 멀티 칩 스케일 패키지(200)를 웨이퍼 상태에서 제조하는 공정을 상세히 도시한 공정단면도이다. 도 3a 내지 도 3d를 참고로 하여 멀티 칩 스케일 패키지를 제조하는 방법을 상세히 설명하면 다음과 같다.
먼저, 본딩패드들(122)이 노출되는 보호층(124)이 형성된 반도체 칩(120)이 복수개 형성된 웨이퍼(110)가 반도체 제조 공정(Fabrication)을 통해 제공된다(도 3a).
보호층(124) 위로 구리(Cu), 철(Fe), 니켈(Ni), 아연(Zn) 알루미늄(Al) 및 이들의 합금 중의 어느 하나로 구성되는 금속층이 형성되며, 금속층이 임의의 패턴을 따라 형성된 감광막(도시되지 않음)을 통해 각 본딩패드(122)에 대응되는 금속배선(130)으로 구성된다(도 3b).
금속배선(130)을 포함한 반도체 칩(120) 위로 폴리이미드(Polyimide) 또는 벤조 사이클로 부텐(BCB)과 같은 절연층(140)이 약 2 ∼ 50 ㎛의 두께로 형성된 후, 금속배선(130)의 일부분 위에서 식각 되어 창을 형성함으로써 볼 패드(132)를 형성한다. 또한 볼 패드(132)와 절연층(140) 위로 크롬/구리/금(Cr/Cu/Au), 티타늄/구리(Ti/Cu), 티타늄텅스텐/구리(TiW/Cu) 및 티타늄텅스텐/금(TiW/Au) 중의 어느 하나로 형성되는 금속기저층(142 ; UBM ; Under Barrier Metal)이 형성된다. 금속기저층(142)은 추후공정에서 볼 패드(132) 위로 형성되는 솔더 볼(150)과의 접착력 및 확산에 의한 신뢰도 감소를 방지할 수 있다(도 3c).
절연층(140)은 앞서 설명된 바와 같이, 폴리이미드(Polyimide) 또는 벤조 사이클로 부텐(BCB) 등과 같은 유기 절연층이 형성되는 것이 바람직하며, 도 3c와 달리 보호층(124) 위로 절연층(도시되지 않음)이 형성된 후 다시 그 위로 금속배선(130)이 형성되고 그 위에 다시 절연층(140)이 형성될 수 있다.
이러한 절연층(140)은 반도체 칩(120)의 보호층(124)과 금속배선(130)과의 열팽창계수의 차이나 물리적 손상으로부터 집적회로(도시되지 않음)를 보호하기 위한 완충 역할을 하며, 또한 전기적으로 절연시킴으로써 전기적 특성의 저하를 방지할 수 있는 것을 특징으로 한다.
이후, 볼 패드를 중심으로 일정영역 위로 솔더 범프(도시되지 않음)를 형성한 후 이를 리플로우 시켜 솔더 볼을 형성함으로써 멀티 칩 스케일 패키지를 완성한다(도 3d). 이때, 솔더 볼과의 접착력을 향상시키기 위해 절연층 위로 낮은 점성을 갖는 중합체(Polymer)를 씌운 후 솔더 볼을 형성할 수 있다.
이상에서 설명한 바와 같이, 기존에 양산되고 있는 저용량의 반도체 칩들을 이용하여 한 개의 멀티 칩 스케일 패키지로 형성함으로써 고용량의 반도체 소자를 구현할 수 있으며, 또한 멀티 칩 스케일 패키지를 제조함에 있어서 기존의 반도체 제조 공정(Fabrication)을 그대로 이용할 수 있기 때문에 제조비용을 절감할 수 있어 결과적으로 가격 경쟁력을 향상할 수 있다.
또한 본 발명에 따른 멀티 칩 스케일 패키지는 폴리이미드(Polyimide) 또는 벤조 사이클로 부텐(Benzo Cyclo Butene)과 같은 유기 절연층을 이용함으로써 금속배선과 보호층을 외부의 물리적 화학적 손상으로부터 방지할 수 있으며, 이들 사이를 전기적으로 절연시킴으로써 전기적 특성의 성능 저하를 방지할 수 있다.
본 발명에 따른 멀티 칩 스케일 제조방법은 각 반도체 칩들이 형성된 웨이퍼가 제공되는 단계와, 웨이퍼 상태에서 서로 이웃한 다수의 반도체 칩들의 본딩패드들에 대응하는 금속배선이 형성되는 단계와, 금속배선 및 반도체 칩들 위로 절연층이 형성되고 금속배선의 일부 위로 창이 형성되어 볼 패드가 노출되는 단계 및 노출된 볼 패드 위로 솔더 볼이 형성되는 단계를 포함하며, 이러한 공정단계들을 통하여 기존에 양산중인 저용량의 반도체 칩들을 연결하여 고용량의 멀티 칩 스케일 패키지를 제조할 수 있고, 절연층을 이용함으로써 기존의 규격을 만족하면서도 반도체 칩의 손상을 방지하고 전송신호의 지연을 방지할 수 있는 특징과, 외부접속단자로 사용되는 솔더 볼의 수명을 연장시킴으로써 반도체 소자의 장기적인 신뢰성을 향상하고 제조수율을 증가시켜 가격 경쟁력을 높일 수 있다.
도 1은 종래기술에 따라 복수개의 패키지들이 실장된 모듈의 사시도,
도 2는 본 발명의 일 실시예에 따른 멀티 칩 스케일 패키지의 평면도,
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따라 멀티 칩 스케일 패키지를 웨이퍼 상태에서 제조하는 공정을 순차적으로 도시한 공정단면도이다.
<도면의 주요 부분에 대한 설명>
10 : 모듈기판 12 : 패키지 실장부
20 : 패키지 30, 130 : 금속배선
40 : 외부접속단자 100 : 모듈(Module)
110 : 웨이퍼 120 : 반도체 칩
122 : 본딩패드 124 : 보호층
132 : 볼 패드 140 : 절연층
142 : 금속기저층(UBM) 150 : 솔더 볼
200 : 멀티 칩 스케일 패키지

Claims (2)

  1. 본딩패드들이 구비된 복수개의 반도체 칩들이 형성된 웨이퍼가 제공되는 단계;
    서로 이웃한 다수의 반도체 칩 위에 임의의 패턴을 따라 상기 본딩패드들에 각각 연결되는 금속배선이 형성되는 단계;
    상기 금속배선의 일부분을 제외한 상기 웨이퍼 위로 절연층이 형성되는 단계;
    상기 절연층에서 노출된 상기 금속배선의 일부분 위로 솔더 볼이 형성되는 단계; 및
    상기 서로 이웃한 다수의 반도체 칩을 단위로 상기 웨이퍼를 절단하여 개별 멀티 칩 스케일 패키지로 분리하는 단계; 를 포함하며,
    상기 멀티 칩 스케일 패키지의 상기 서로 이웃한 다수의 반도체 칩의 본딩 패드들 중에서 적어도 하나 이상은 상기 금속배선에 의해 서로 연결되는 것을 특징으로 하는 웨이퍼 상태에서의 멀티 칩 스케일 패키지 제조방법.
  2. 제 1 항에 있어서, 상기 절연층은 유기 절연층이며, 폴리이미드(Polyimide) 와 벤조 사이클로 부텐(BCB) 중의 어느 하나인 것을 특징으로 하는 웨이퍼 상태에서의 멀티 칩 스케일 패키지 제조방법.
KR1019980056260A 1998-12-18 1998-12-18 웨이퍼 상태에서의 멀티 칩 스케일 패키지 제조방법 KR100579002B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980056260A KR100579002B1 (ko) 1998-12-18 1998-12-18 웨이퍼 상태에서의 멀티 칩 스케일 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056260A KR100579002B1 (ko) 1998-12-18 1998-12-18 웨이퍼 상태에서의 멀티 칩 스케일 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20000040591A KR20000040591A (ko) 2000-07-05
KR100579002B1 true KR100579002B1 (ko) 2006-08-23

Family

ID=19563822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056260A KR100579002B1 (ko) 1998-12-18 1998-12-18 웨이퍼 상태에서의 멀티 칩 스케일 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR100579002B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980044254A (ko) * 1996-12-06 1998-09-05 황인길 반도체 칩의 본드 패드(Bond Pad) 구조
KR100621617B1 (ko) 2003-08-27 2006-09-13 삼성전자주식회사 메모리 모듈 구조
KR101597548B1 (ko) * 2014-08-29 2016-02-25 쿠쿠전자 주식회사 전기 조리기

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications

Also Published As

Publication number Publication date
KR20000040591A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
US7218005B2 (en) Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
US7834435B2 (en) Leadframe with extended pad segments between leads and die pad, and leadframe package using the same
US7547977B2 (en) Semiconductor chip having bond pads
US7338837B2 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
US6201302B1 (en) Semiconductor package having multi-dies
US7215016B2 (en) Multi-chips stacked package
US6469370B1 (en) Semiconductor device and method of production of the semiconductor device
US7880297B2 (en) Semiconductor chip having conductive member for reducing localized voltage drop
EP1897138B1 (en) Semiconductor device and mounting structure thereof
US20030209791A1 (en) Semiconductor structure having stacked semiconductor devices
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
JP2004063761A (ja) 半導体装置
US20040226743A1 (en) Bumpless assembly package
US7518211B2 (en) Chip and package structure
US6465882B1 (en) Integrated circuit package having partially exposed conductive layer
US6790760B1 (en) Method of manufacturing an integrated circuit package
US20110309483A1 (en) Semiconductor Device
KR100218083B1 (ko) 반도체집적회로장치와 그 제조방법 및 내장구조
US7045893B1 (en) Semiconductor package and method for manufacturing the same
KR100579002B1 (ko) 웨이퍼 상태에서의 멀티 칩 스케일 패키지 제조방법
US6400575B1 (en) Integrated circuits packaging system and method
US7468550B2 (en) High-performance semiconductor package
KR100915761B1 (ko) 반도체 장치 및 그 제조 방법
US6479306B1 (en) Method for manufacturing semiconductor device
US20030025190A1 (en) Tape ball grid array semiconductor chip package having ball land pad isolated from adhesive, a method of manufacturing the same and a multi-chip package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee