DE102008048845A1 - Eine Struktur zur gemeinschaftlichen Nutzung intern erzeugter Spannungen durch Chips bei Mehrchipgehäusen - Google Patents

Eine Struktur zur gemeinschaftlichen Nutzung intern erzeugter Spannungen durch Chips bei Mehrchipgehäusen Download PDF

Info

Publication number
DE102008048845A1
DE102008048845A1 DE102008048845A DE102008048845A DE102008048845A1 DE 102008048845 A1 DE102008048845 A1 DE 102008048845A1 DE 102008048845 A DE102008048845 A DE 102008048845A DE 102008048845 A DE102008048845 A DE 102008048845A DE 102008048845 A1 DE102008048845 A1 DE 102008048845A1
Authority
DE
Germany
Prior art keywords
devices
voltage
interconnect structure
memory
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008048845A
Other languages
English (en)
Inventor
Octavian Beldiman
Lee Collins
Wayne Ellis
Klaus Hummler
Oliver Kiehl
Jung Pill Kim
Jong-Hoon Oh
Josef Schnell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102008048845A1 publication Critical patent/DE102008048845A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ausführungsbeispiele der Erfindung liefern allgemein eine Vorrichtung und Technik zur gemeinschaftli Vorrichtungen eines Mehrchipgehäuses (MCP). Die intern erzeugte Spannung kann über eine leitfähige Struktur, die die Vorrichtungen elektrisch koppelt und die intern erzeugte Spannung führt, gemeinschaftlich genutzt werden.

Description

  • Mehrchipgehäuse (MCPs – multi-chip packages) sind einzelne Halbleitergehäuse, die aus Kunststoff oder Keramik hergestellt sind und zwei oder mehr Chips bzw. Halbleiterchips enthalten, die mittels Drahtbonden intern verbunden sind. MCPs ermöglichen, dass mehrere Vorrichtungen in ein einziges, kompakteres Gehäuse integriert werden, das denselben Platzbedarf (footprint) auf einer gedruckten Schaltungsplatine (PCB – printed circuit board) aufweist wie eine aus einem einzigen Chip bestehende Vorrichtung. MCPs kontaktieren die PCB üblicherweise mit Anschlussstiften wie z. B. Lötkugeln oder einer anderen Art von leitfähigen Elementen.
  • Die in dem MCP vorliegenden mehreren Chips weisen jeweils verschiedene Schaltungen auf, die extern über die Anschlussstifte und auch intern mittels Innere-Spannung-Generatoren mit Leistung versorgt werden. Die Schaltungsanordnung, die intern erzeugte Spannungen wie Vpp, Vbb und VBLH erzeugt, umfasst oft Tiefer-Graben-Pufferkondensatoren (DT-Kondensatoren, DT = deep trench). Pufferkondensatoren tragen zur Stabilisierung der Ausgangsspannung bei. Traditionell werden Pufferkondensatoren jeder Spannungserzeugungsschaltung hinzugefügt.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, Mehrchipgehäuse sowie ein Verfahren mit verbesserten Charakteristika zu liefern.
  • Diese Aufgabe wird durch Mehrchipgehäuse gemäß Anspruch 1 oder 7 sowie durch ein Verfahren gemäß Anspruch 14 gelöst.
  • Die vorliegende Erfindung liefert allgemein ein Verfahren und Herstellungsartikel, die eine elektrische Kopplung zwischen der inneren Spannung liefern, die an einer Vorrich tung eines Mehrchipgehäuses und einer Mehrzahl anderer Vorrichtungen, die sich in demselben MCP befinden, erzeugt wird. Ein elektrisches Koppeln einer Mehrzahl von Chips in einem MCP liefert eine erhöhte Spannungsstabilität und verringert gleichzeitig den eingenommenen Chipraum.
  • Ausführungsbeispiele der Erfindung liefern ferner ein Mehrchipgehäuse, das eine leitfähige Zwischenverbindung umfasst, die einen Innere-Spannung-Generator, der sich zumindest an einer Vorrichtung in einem Mehrchipgehäuse befindet, mit einer Mehrzahl anderer Vorrichtungen, die sich in demselben Mehrchipgehäuse befinden, elektrisch koppelt, wodurch ermöglicht wird, dass die an einer Vorrichtung erzeugte Spannung durch die Mehrzahl von Vorrichtungen gemeinschaftlich genutzt wird.
  • Ausführungsbeispiele der Erfindung liefern ferner ein Mehrchipgehäuse, das eine leitfähige Zwischenverbindung umfasst, die einen Innere-Spannung-Generator, der sich zumindest an einer Speichervorrichtung in einem Mehrchipgehäuse befindet, mit einer Mehrzahl anderer Speichervorrichtungen, die sich in demselben Mehrchipgehäuse befinden, elektrisch koppelt, wodurch ermöglicht wird, dass die an einer Speichervorrichtung erzeugte Spannung durch die Mehrzahl von Speichervorrichtungen gemeinschaftlich genutzt wird.
  • Ausführungsbeispiele der Erfindung liefern ferner ein Verfahren zur gemeinschaftlichen Nutzung einer intern erzeugten Spannung durch mehrere Vorrichtungen in einem Mehrchipgehäuse (MCP). Das Verfahren umfasst ein Erzeugen einer Spannung in einer Vorrichtung eines MCP und ein Liefern der erzeugten Spannung an eine oder mehrere verschiedene Vorrichtungen in dem MCP anhand einer Zwischenverbindungsstruktur.
  • Damit die Art und Weise, wie die oben erwähnten Merkmale der vorliegenden Erfindung arbeiten, umfassend verständlich wird, lässt sich durch Bezugnahme auf Ausführungsbeispiele, von denen manche in den angehängten Zeichnungen veranschaulicht sind, eine ausführlichere Beschreibung der Erfindung, die oben kurz zusammengefasst wurde, erhalten. Jedoch ist zu beachten, dass die angehängten Zeichnungen lediglich typische Ausführungsbeispiele der vorliegenden Erfindung veranschaulichen und somit nicht als Einschränkung ihres Schutzumfangs angesehen werden sollen, da sich die Erfindung auch auf andere, gleichermaßen effektive Ausführungsbeispiele anwenden lässt.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Beispiel eines Mehrchipgehäuses mit mehreren gestapelten Chips;
  • 2 ein Beispiel doppelt gestapelter Chips in einem MCP;
  • 3 ein Beispiel eines Innere-Spannung-Generators; und
  • 4 ein Beispiel einer Einrichtung zum selektiven Trennen eines Innere-Spannung-Generators.
  • Ausführungsbeispiele der Erfindung liefern allgemein eine Vorrichtung und Technik zum gemeinschaftlichen Nutzen einer intern erzeugten Spannung durch Vorrichtungen eines Mehrchipgehäuses (MCP). Die intern erzeugte Spannung kann über eine leitfähige Struktur, die die Vorrichtungen elektrisch koppelt und die intern erzeugte Spannung führt, gemeinschaftlich genutzt werden. Durch ein derartiges gemeinschaftliches Nutzen einer intern erzeugten Spannung können Spannungsgeneratoren an verschiedenen Vorrichtungen in dem MCP Pufferkondensatoren gemeinschaftlich nutzen, wodurch eine verbesserte Spannungsstabilität geliefert werden kann und gleichzeitig weniger Fläche an jedem Chip verwendet wird. Ferner kann ein elektrisches Koppeln des Ausgangs mehrerer Spannungsgeneratoren in manchen Fällen einen erhöhten Antrieb liefern.
  • Beispielhafte Ausführungsbeispiele werden unter Bezugnahme auf MCPs beschrieben, die eine oder mehrere Speichervorrichtungen aufweisen, die intern erzeugte Spannungen gemeinschaftlich nutzen. Jedoch wird Fachleuten einleuchten, dass die hierin beschriebenen Techniken dahin gehend angewendet werden können, dass intern erzeugte Spannungen durch eine Vielzahl unterschiedlicher Arten von Vorrichtungen eines MCP gemeinschaftlich genutzt werden können.
  • EIN BEISPIELHAFTES MEHRCHIPGEHÄUSE (MCP)
  • 1 zeigt ein beispielhaftes Mehrchipgehäuse (MCP) 100 mit mehreren Vorrichtungen, die als Halbleiterchips 1 – N 102 gezeigt sind. Das MCP kann eine Verdrahtung, Mikrohöcker oder Durchkontaktierungen verwenden, um über ein Substrat 108 einen Chip mit einem anderen zu verbinden. Das Substrat 108 kann nach Bedarf Signale leiten, um die Vorrichtungen 102 miteinander zu verbinden. Lötkugeln 104 oder eine andere Art einer externen Anschlussleitung liefern eine externe Verbindung, beispielsweise mit einer PCB.
  • Je nach dem betreffenden Ausführungsbeispiel können verschiedene Kombinationen von Vorrichtungen mit denselben oder unterschiedlichen Funktionen eingesetzt werden. Beispielsweise können die Vorrichtungen Verarbeitungs- oder Logikfunktionen erfüllen und können eine oder mehrere Speichervorrichtungen umfassen. Beispielsweise kann der Speicher in eine Prozessorvorrichtung, eine Speichersteuerungsvorrichtung oder eine andere Art von Integrierte-Schaltung-Vorrichtung integriert sein. Vorrichtungen, in die der Speicher integriert ist, können System-auf-einem-Chip-Vorrichtungen (SOC-Vorrichtungen, SOC = system an a chip) umfassen. Bei einem anderen Ausführungsbeispiel kann der Speicher als Speichervorrichtung vorgesehen sein, die mit einer separaten Speichersteuerungsvorrichtung oder Prozessorvorrichtung verwendet wird.
  • In beiden Situationen, wenn der Speicher in eine Vorrichtung mit anderen Schaltungen integriert ist und wenn der Speicher als separate Vorrichtung bereitgestellt ist, kann der Speicher als Teil eines größeren Computersystems verwendet werden. Das Computersystem kann eine Hauptplatine, einen Zentralprozessor, eine Speichersteuerung, den Speicher, ein Festplattenlaufwerk, einen Graphikprozessor, Peripheriegeräte und beliebige andere Vorrichtungen, die man bei einem Computersystem antreffen kann, umfassen. Das Computersystem kann Teil eines Personal Computers, eines Server-Computers oder eines kleineren Systems wie z. B. eines eingebetteten Systems, eines persönlichen digitalen Assistenten (PDA – personal digital assistant) oder eines Mobiltelefons sein.
  • In manchen Fällen können Ausführungsbeispiele der Erfindung mit mehreren Speichertypen oder mit einem Speicher, der auf einer Vorrichtung mit mehreren anderen Speichertypen enthalten ist, verwendet werden. Die Speichertypen können flüchtigen Speicher und nicht-flüchtigen Speicher umfassen. Flüchtige Speicher können einen statischen Direktzugriffsspeicher (SRAM – static random access memory), einen pseudostatischen Direktzugriffsspeicher (PSRAM – pseudo-static random access memory) und einen dynamischen Direktzugriffsspeicher (DRAM – dynamic random access memory) umfassen. DRAM-Typen können einen Einzeldatenraten-DRAM (SDR-DRAM, SDR = single data rate), einen Doppeldatenraten-DRAM (DDR-DRAM, DDR = double data rate), einen Niedrigleistungs-DDR-DRAM (LP-DDR-DRAM, LP = low power) und beliebige andere Arten von DRAM umfassen. Nicht-flüchtige Speichertypen können einen magnetischen RAM (MRAM), einen Flash-Speicher, einen widerstandsbehafteten RAM (RRAM), einen ferroelektrischen RAM (FeRAM), einen Phasenänderungs-RAM (PRAM), einen elektrisch löschbaren programmierbaren Nur-Lese-Speicher (EEPROM – electrically erasable programmable read-only memory), la serprogrammierbare Sicherungen, elektrisch programmierbare Sicherungen (E-Sicherungen) und beliebige andere Arten von nicht-flüchtigem Speicher umfassen.
  • Ungeachtet der jeweiligen Funktionalität verwendet jede Vorrichtung üblicherweise eine Schaltungsanordnung, um eine oder mehrere innere Spannungen zu erzeugen. Beispielsweise können diese inneren Spannungen in Bezug auf Speichervorrichtungen Spannungen wie z. B. Vpp (eine willkürliche intern erzeugte Hochspannung), Vbb (Substratspannung) und VBLH (voltage bit line high – Spannung bei hoher Bitleitung) umfassen, sind aber nicht beschränkt auf diese. Innere-Spannung-Generatoren werden dazu verwendet, andere Schaltungen in derselben Vorrichtung bereitzustellen, stabile Spannungen zusätzlich zu den äußerlich bereitgestellten wie z. B. einer externen Leistungsversorgung und Masse. In vielen Fällen wird ein Tiefer-Graben-Pufferkondensator dazu verwendet, dazu beizutragen, die intern erzeugte Spannung zu stabilisieren.
  • GEMEINSCHAFTLICHE NUTZUNG INTERN ERZEUGTER SPANNUNGEN
  • Bei manchen Ausführungsbeispielen weisen mehrere Chips eine Schaltungsanordnung auf, die dieselbe innere Spannung erzeugt. Bei derartigen Ausführungsbeispielen kann eine leitfähige Zwischenverbindung 106 dazu verwendet werden, dass mehrere Vorrichtungen 102 des MCP eine intern erzeugte Spannung gemeinschaftlich nutzen. Die gemeinschaftliche Nutzung einer intern erzeugten Spannung kann die Spannungsgeneratorstabilität erhöhen und verringert gleichzeitig die Quantität an verwendetem Chipraum, beispielsweise für Pufferkondensatoren.
  • Die Zwischenverbindung 106 kann die Vorrichtungen überspannen und unter Verwendung beliebiger geeigneter Techniken und Materialien gebildet werden. Beispielsweise kann die Zwischenverbindung 106 für ein Ausführungsbeispiel mit Durchkontakten oder plattierten Durchgangslöchern (PTH – plated through-holes), die in Schichten gebildet sind, die die Vorrichtungen trennen, gebildet sein. Jede Vorrichtung, die eine intern erzeugte Spannung gemeinschaftlich nutzt, kann ein leitfähiges Element (z. B. eine externe Anschlussfläche) aufweisen, die den Durchkontakt oder das PTH kontaktiert.
  • Bei manchen Ausführungsbeispielen hat bzw. haben eine oder mehrere der Vorrichtungen vielleicht noch nicht einmal einen Spannungsgenerator für eine gemeinschaftlich genutzte Spannung, sondern stützen sich allein darauf, dass eine andere Vorrichtung die Spannung liefert. Mit anderen Worten kann die Zwischenverbindung 106 dazu verwendet werden, zu ermöglichen, dass der Innere-Spannung-Generator eines einzigen Chip eine gegebene Spannung an eine Mehrzahl von Chips liefert. Eine derartige Verwendung einer Zwischenverbindung kann unnötige Redundanzen beim Erzeugen einer gegebenen Spannung an jedem einzelnen Chip begrenzen und die Quantität an Gesamtchipraum, der zum Erzeugen innerer Spannungen verwendet wird, reduzieren.
  • 2 veranschaulicht eine beispielhafte Anwendung, bei der eine intern erzeugte VBLH-Spannung durch Speichervorrichtungen eines MCP gemeinschaftlich genutzt wird. Bei diesem Beispiel umfasst das MCP 100 zwei separate DRAM-Vorrichtungen 102, jede mit einem VBLH-Generator 200. Jeder VBLH-Generator erzeugt eine Spannung, die auf Leiterbahnen 202 vorliegt, wobei die VBLH-Generatoren über die Zwischenverbindung 106 miteinander verbunden sind. Vorteile eines derartigen Ausführungsbeispiels können eine stabilere Spannung für jegliche oder alle Lasten im Vergleich zu einzelnen Innere-Spannung-Generatoren umfassen, die an jedem Chip oder kleineren Schaltungen isoliert sind, um dieselbe Spannungsstabilität zu liefern, was zur Verwendung von weniger Chipoberfläche führt.
  • Spannungsstabilität einer VBLH-Spannung kann besonders wichtig sein, da sogar geringe Schwankungen zu fehlerhaften Ablesewerten führen können, wenn man die Spannung, die während eines Speicher-Array-Zugriffs über den Kondensator einer Speicherzelle vorliegt, vergleicht. Durch das gemeinschaftliche Nutzen der intern erzeugten VBLH kann die Größe von Pufferkondensatoren der VBLH-Generatoren 200 verringert werden, wobei gleichzeitig die Stabilität aufrechterhalten wird, da die Kondensatoren in der Tat parallel geschaltet sind, was zu einer Summierung der Kapazitanz jedes Generators 200 führt.
  • 3 veranschaulicht ein Beispiel des Innere-Spannung-Generators 200 der 2. In dem Spannungsgenerator befindet sich eine Schaltung zum Erzeugen einer inneren Spannung, obwohl Fachleute eine Anzahl anderer Schaltungen implementieren können, die bezüglich ihrer Funktion zu der gezeigten äquivalent sind. Sie zeigt ferner einen großen Tiefer-Graben-Pufferkondensator (DT-Pufferkondensator) 302, um den Ausgang des Spannungsgenerators aufrechtzuerhalten und die Stabilität des Generators zu erhöhen. Bei herkömmlichen MCPs, die keine intern erzeugten Spannungen gemeinschaftlich nutzen, sind große DT-Pufferkondensatoren an jedem Chip erforderlich (da der Kondensator an jeder Vorrichtung von den anderen isoliert ist). Der Innere-Spannung-Generator gibt eine stabile innere Spannung, beispielsweise VBLH, entlang einer Leiterbahn 306 aus.
  • Bei manchen Ausführungsbeispielen kann ein Schalter 400 an einem oder mehreren der Chips, wie in 4 gezeigt ist, ein selektives Koppeln einer intern erzeugten Spannung mit einer gemeinschaftlich genutzten Zwischenverbindung ermöglichen. Der Schalter kann zwischen dem Spannungsgenerator, DT-Pufferkondensator und der Last und einer Zwischenverbindung 106 platziert sein und als Mittel dienen, alle Spannungsgeneratorkomponenten oder sonstigen Elemente entlang der Leiterbahn 202 von der Zwischenverbindung 106 zu trennen.
  • Bei manchen Ausführungsbeispielen können diese Schalter auch den Spannungsgenerator und Pufferkondensator von der Last trennen oder den Spannungsgenerator von dem Pufferkondensator und der Last trennen. Die Implementierung derartiger Schalter kann einem Entwerfer eine Fähigkeit verleihen, auszuwählen, welche(r) Chip, Last, Pufferkondensator, Spannungsgenerator, oder Kombination derselben, der bzw. die an einer Mehrzahl von Chips angeordnet sein kann, zu einer gegebenen Zeit mit dem Netzwerk eines anderen Chip verbunden ist.
  • Die Fähigkeit, auszuwählen, welche von mehreren Komponenten innerhalb eines Mehrchipgehäuses verbunden sind, verleiht dem Entwerfer ferner die Fähigkeit, andere Charakteristika des Gehäuses als Ganzes zu steuern. Beispielsweise kann ein Entwerfer einen Grad der Spannungsstabilität steuern, indem er die Schalter dazu verwendet, einen oder mehrere Pufferkondensatoren mit dem Netzwerk anderer Chips zu verbinden. Ferner kann ein Entwerfer die Menge an verbrauchter Leistung steuern, indem er unnötige oder wenig kritische Last an einem oder mehreren Chips abschaltet.
  • Bei manchen Ausführungsbeispielen können verschiedene Logikschaltungen oder Steuerungen dahin gehend implementiert werden, ein selektives Schalten zu liefern. Beispielsweise ist bei manchen Ausführungsbeispielen eine Vorrichtung eventuell nur dann zu einer gemeinschaftlich genutzten Zwischenverbindung geschaltet, wenn diese Vorrichtung ausgewählt ist. Als Alternative kann bei manchen Ausführungsbeispielen eine komplexere Schaltanordnung vorgesehen sein, die beispielsweise ermöglicht, dass der Kondensator einer Vorrichtung gemeinschaftlich genutzt wird, während ihre anderen Schaltungen von der gemeinschaftlich genutzten Zwischenverbindung getrennt werden. Folglich kann der Kondensator dieser Vorrichtung zu einer erhöhten Stabilität der gemeinschaftlich genutzten Spannung beitragen, ohne die dadurch angetriebene Last zu erhöhen.
  • Obwohl das Vorstehende auf Ausführungsbeispiele der vorliegenden Erfindung gerichtet ist, können andere und weitere Ausführungsbeispiele der Erfindung ersonnen werden, ohne von dem grundlegenden Schutzumfang derselben abzuweichen, und der Schutzumfang derselben wird durch die folgenden Patentansprüche bestimmt.

Claims (20)

  1. Mehrchipgehäuse (100), das folgende Merkmale aufweist: eine Mehrzahl von Vorrichtungen (102); einen ersten Innere-Spannung-Generator (200), der an zumindest einer der Vorrichtungen (102) angeordnet ist und dahin gehend entworfen ist, aus einem Spannungssignal, das an eine externe Anschlussfläche des MCP geliefert wird, ein erstes Spannungssignal zu erzeugen; und eine erste leitfähige Zwischenverbindungsstruktur (106), die die Mehrzahl von Vorrichtungen (102) überspannt und ermöglicht, dass das erste Spannungssignal durch die Mehrzahl von Vorrichtungen (102) gemeinschaftlich genutzt wird.
  2. Mehrchipgehäuse (100) gemäß Anspruch 1, das ferner folgendes Merkmal aufweist: einen Schalter (400) an zumindest einer der Vorrichtungen (102), der ein selektives Koppeln einer oder mehrerer Bahnen mit der ersten Zwischenverbindungsstruktur (106) ermöglicht.
  3. Mehrchipgehäuse (100) gemäß Anspruch 2, das ferner folgendes Merkmal aufweist: eine Steuerlogik, um ein Steuersignal zu erzeugen, um die eine oder mehreren Bahnen für eine der Vorrichtungen (102) von der Zwischenverbindungsstruktur (106) zu trennen, wenn die eine Vorrichtung (102) nicht ausgewählt ist.
  4. Mehrchipgehäuse (100) gemäß einem der Ansprüche 1 bis 3, bei dem: jede Vorrichtung (102) einen Innere-Spannung-Generator (200) mit einem Kondensator, um eine durch denselben erzeugte Spannung aufrechtzuerhalten, aufweist; und die Zwischenverbindungsstruktur (106) eine Parallelschaltung zwischen den Kondensatoren bildet, was zu einer Summierung der entsprechenden Kapazitanz führt.
  5. Mehrchipgehäuse (100) gemäß einem der Ansprüche 1 bis 4, bei dem die Vorrichtungen (102) Vorrichtungen mit unterschiedlichen Funktionen umfassen.
  6. Mehrchipgehäuse (100) gemäß einem der Ansprüche 1 bis 5, bei dem: zumindest eine der Vorrichtungen (102) einen Prozessor umfasst; und zumindest eine der Vorrichtungen (102) eine Speichervorrichtung umfasst.
  7. Mehrchipgehäuse, das folgende Merkmale aufweist: eine Mehrzahl von Speichervorrichtungen; einen ersten Innere-Spannung-Generator (200), der an zumindest einer der Speichervorrichtungen angeordnet ist und dahin gehend entworfen ist, aus einem Spannungssignal, das an eine externe Anschlussfläche des MCP geliefert wird, ein erstes Spannungssignal zu erzeugen; und eine erste leitfähige Zwischenverbindungsstruktur (106), die die Mehrzahl von Speichervorrichtungen überspannt und ermöglicht, dass das erste Spannungssignal durch die Mehrzahl von Speichervorrichtungen gemeinschaftlich genutzt wird.
  8. Mehrchipgehäuse gemäß Anspruch 7, das ferner folgendes Merkmal aufweist: einen Schalter (400) an zumindest einer der Speichervorrichtungen, der ein selektives Koppeln einer oder mehrerer Bahnen mit der ersten Zwischenverbindungsstruktur (106) ermöglicht.
  9. Mehrchipgehäuse gemäß Anspruch 8, das ferner folgendes Merkmal aufweist: eine Steuerlogik, um ein Steuersignal zu erzeugen, um die eine oder mehreren Bahnen für eine der Vorrichtungen (102) von der Zwischenverbindungsstruktur (106) zu trennen, wenn gerade nicht auf die eine Speichervorrichtung zugegriffen wird.
  10. Mehrchipgehäuse gemäß einem der Ansprüche 7 bis 9, bei dem: jede Speichervorrichtung einen Innere-Spannung-Generator (200) mit einem Kondensator, um eine dadurch erzeugte Spannung aufrechtzuerhalten, aufweist; und die Zwischenverbindungsstruktur (106) eine Parallelschaltung, zwischen den Kondensatoren bildet, was zu einer Summierung der entsprechenden Kapazitanz führt.
  11. Mehrchipgehäuse gemäß einem der Ansprüche 7 bis 10, bei dem zumindest zwei der Speichervorrichtungen dynamische Direktzugriffsspeichervorrichtungen (DRAM-Vorrichtungen) sind.
  12. Mehrchipgehäuse gemäß Anspruch 11, bei dem der Innere-Spannung-Generator (200) eine VBLH-Spannung (Spannung bei hoher Bitleitung) erzeugt.
  13. Mehrchipgehäuse gemäß einem der Ansprüche 7 bis 12, bei dem: zumindest eine der Speichervorrichtungen eine dynamische Speichervorrichtung umfasst; und zumindest eine der Speichervorrichtungen eine statische Speichervorrichtung umfasst.
  14. Verfahren, das folgende Schritte umfasst: Erzeugen einer Spannung mit einer Schaltung, die sich in einer ersten Vorrichtung eines Mehrchipgehäuses (MCP) befindet; Liefern der erzeugten Spannung an eine zweite Vorrichtung des MCP über eine Zwischenverbindungsstruktur (106), die die erste und die zweite Vorrichtung überspannt.
  15. Verfahren gemäß Anspruch 14, das ferner folgenden Schritt umfasst: selektives Koppeln einer oder mehrerer Bahnen mit der ersten Zwischenverbindungsstruktur (106).
  16. Verfahren gemäß Anspruch 14 oder 15, bei dem das selektive Koppeln einer oder mehrerer Bahnen mit der ersten Zwischenverbindungsstruktur (106) ein Erzeugen eines Steuersignals, um einen Schalter dahin gehend zu steuern, die eine oder mehreren Bahnen für eine der Vorrichtungen von der Zwischenverbindungsstruktur (106) zu trennen, wenn die eine Vorrichtung nicht ausgewählt ist, umfasst.
  17. Verfahren gemäß einem der Ansprüche 14 bis 16, das folgende Schritte umfasst: Erzeugen einer Spannung mit einer Schaltung, die in jeder der ersten und zweiten Vorrichtung angeordnet ist, wobei jede Vorrichtung einen Innere-Spannung-Generator mit einem Kondensator, um eine durch denselben erzeugte Spannung aufrechtzuerhalten, aufweist; und Parallelschalten der Kondensatoren über die Zwischenverbindungsstruktur (106), was zu einer Summierung der entsprechenden Kapazitanz führt.
  18. Verfahren gemäß einem der Ansprüche 14 bis 17, bei dem die erste und die zweite Vorrichtung Vorrichtungen mit unterschiedlichen Funktionen umfassen.
  19. Verfahren gemäß einem der Ansprüche 14 bis 18, bei dem: die erste Vorrichtung einen Prozessor umfasst; und die zweite Vorrichtung eine Speichervorrichtung umfasst.
  20. Verfahren gemäß einem der Ansprüche 14 bis 19, bei dem: die erste und die zweite Vorrichtung dynamische Direktzugriffsspeichervorrichtungen (DRAM-Vorrichtungen) umfassen; und die erzeugte Spannung eine VBLH-Spannung umfasst.
DE102008048845A 2007-09-25 2008-09-25 Eine Struktur zur gemeinschaftlichen Nutzung intern erzeugter Spannungen durch Chips bei Mehrchipgehäusen Ceased DE102008048845A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/860,977 US7688665B2 (en) 2007-09-25 2007-09-25 Structure to share internally generated voltages between chips in MCP
US11/860,977 2007-09-25

Publications (1)

Publication Number Publication Date
DE102008048845A1 true DE102008048845A1 (de) 2009-04-16

Family

ID=40435698

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008048845A Ceased DE102008048845A1 (de) 2007-09-25 2008-09-25 Eine Struktur zur gemeinschaftlichen Nutzung intern erzeugter Spannungen durch Chips bei Mehrchipgehäusen

Country Status (2)

Country Link
US (1) US7688665B2 (de)
DE (1) DE102008048845A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101959894B1 (ko) * 2012-06-29 2019-03-19 에스케이하이닉스 주식회사 반도체 집적회로 및 그의 내부전압 측정방법
CN103722697B (zh) * 2014-01-07 2016-08-24 华尔达（厦门）塑胶有限公司 手机保护壳及其模具
KR20160029511A (ko) * 2014-09-05 2016-03-15 에스케이하이닉스 주식회사 스택 패키지 및 그를 포함하는 시스템 인 패키지
CN205081113U (zh) * 2015-07-10 2016-03-09 开曼群岛威睿电通股份有限公司 集成电路芯片和系统封装
KR102430865B1 (ko) 2015-10-02 2022-08-10 삼성전자주식회사 멀티 메모리 다이 구조에서 외부 파워에 대한 피크 전류 감소 기능을 갖는 반도체 메모리 장치
US11816357B2 (en) * 2021-08-12 2023-11-14 Micron Technology, Inc. Voltage regulation distribution for stacked memory
US11782791B2 (en) * 2021-08-25 2023-10-10 Western Digital Technologies, Inc. System and method for memory hang recovery using a distributed power management system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064116A (en) * 1997-06-06 2000-05-16 Micron Technology, Inc. Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
US6282130B1 (en) * 2000-06-09 2001-08-28 Sandisk Corporation EEPROM memory chip with multiple use pinouts
US6434044B1 (en) * 2001-02-16 2002-08-13 Sandisk Corporation Method and system for generation and distribution of supply voltages in memory systems
DE10319271A1 (de) * 2003-04-29 2004-11-25 Infineon Technologies Ag Speicher-Schaltungsanordnung und Verfahren zur Herstellung

Also Published As

Publication number Publication date
US20090080279A1 (en) 2009-03-26
US7688665B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
DE69534709T2 (de) Herstellungsverfahren einer Halbleiteranordnung
DE102009030524B4 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chips
DE102008048845A1 (de) Eine Struktur zur gemeinschaftlichen Nutzung intern erzeugter Spannungen durch Chips bei Mehrchipgehäusen
DE202010018501U1 (de) System, das verteilte byteweise Puffer auf einem Speichermodul verwendet
DE102013109131B4 (de) Halbleitervorrichtung mit linienförmigem Graben zum Definieren eines aktiven Bereichs sowie Verfahren zur Herstellung derselben
DE102006009561A1 (de) Stapel aus Chips mit einer flexiblen Verbindung
DE112010000880T5 (de) Gestapelte Halbleiterbauelemente einschliesslich eines Master-Bauelements
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE19639247A1 (de) Schaltungsanordnung
DE10015193A1 (de) Hochintegrierte System-on-Chip-Systeme mit nichtflüchtigen Speichereinheiten
DE112005002373T5 (de) Geteilter Dünnschichtkondensator für mehrere Spannungen
DE69633695T2 (de) Konfigurierbare Testkontakte zum Erleichtern der parallelen Prüfung von integrierten Schaltungen
DE102004060345A1 (de) Halbleitervorrichtung mit geschichteten Chips
DE102006061877B4 (de) Chip mit einer Speicherschaltung mit räumlich kodiertem Datenspeicher
DE112013004993B4 (de) Halbleitervorrichtung
DE102022102731A1 (de) Dram-berechnungsschaltung und verfahren
DE69733513T2 (de) Integrierte Schaltung mit einem Kondensator
DE102006017947B4 (de) Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren
DE10126610B4 (de) Speichermodul und Verfahren zum Testen eines Halbleiterchips
DE112013006514T5 (de) Integrierte, kondensatorbasierte Energieverteilung
DE102021131717A1 (de) Halbleiterstruktur
DE69030863T2 (de) Halbleiterspeicheranordnung
DE102007009817B4 (de) Halbleiterspeichermodul und elektronische Vorrichtung, ein Halbleiterspeichermodul umfassend, und Verfahren zu dessen Betrieb
DE102022105953A1 (de) Stromverteilung für gestapelte speicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R002 Refusal decision in examination/registration proceedings
R006 Appeal filed
R008 Case pending at federal patent court
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R003 Refusal decision now final
R010 Appeal proceedings settled by withdrawal of appeal(s) or in some other way