CN205081113U - 集成电路芯片和系统封装 - Google Patents

集成电路芯片和系统封装 Download PDF

Info

Publication number
CN205081113U
CN205081113U CN201520499778.1U CN201520499778U CN205081113U CN 205081113 U CN205081113 U CN 205081113U CN 201520499778 U CN201520499778 U CN 201520499778U CN 205081113 U CN205081113 U CN 205081113U
Authority
CN
China
Prior art keywords
memory
signal
integrated circuit
pin
memory area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201520499778.1U
Other languages
English (en)
Inventor
沈乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
KY WIRE ELECTRIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KY WIRE ELECTRIC CO Ltd filed Critical KY WIRE ELECTRIC CO Ltd
Priority to CN201520499778.1U priority Critical patent/CN205081113U/zh
Priority to PCT/US2016/018747 priority patent/WO2017011034A1/en
Application granted granted Critical
Publication of CN205081113U publication Critical patent/CN205081113U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种集成电路芯片，包括：基底，划分为存储器区域和非存储器区域，其中在该存储器区域中布置存储器管芯，并在该非存储器区域中布置与存储器操作无关的信号走线和信号管脚。

Description

集成电路芯片和系统封装
技术领域
本实用新型涉及集成电路芯片和系统封装，更具体地，涉及包含存储器管芯的集成电路芯片和系统封装。
背景技术
电源完整性(PI)和信号完整性(SI)是集成电路设计中需要考虑的重要问题。在基底上布置的信号走线和管脚中的信号可能与半导体管芯(die)中的信号发生串扰，造成信号的过冲、过放、振铃、回勾等，同时可能将完整电源平面和地平面分割成破碎小块，破坏其完整性，造成电源的噪声、抖动等。
近年来，随着智能电话机等移动终端的普及，需要以低成本在小体积内布置执行多种功能的集成电路。因此，系统封装(SIP)得到广泛应用。
图1是常规的包括存储器管芯的系统封装的框图。
参照图1，该系统封装包括基底100。基底100被划分为存储器区域101，虚线内部，和非存储器区域，虚线外部。在存储器区域101中布置存储器管芯103。
除了存储器管芯103之外，在存储器区域101中还布置有与存储器操作无关的管脚0、管脚1、和管脚2以及相应的信号走线0、信号走线1、和信号走线2。
然而，由于上述与存储器操作无关的信号走线和管脚中的信号带来的干扰，存储器区域101及其中的存储器管芯103的电源完整性和信号完整性受到影响。
发明内容
因此，为了解决上述问题，本实用新型提供一种集成电路芯片和系统封装，其中通过调整存储器区域和非存储器区域中信号走线和管脚的布置来改善电源完整性和信号完整性。
根据本实用新型的一个实施例，提供一种集成电路芯片，包括：基底，划分为存储器区域和非存储器区域，其中在该存储器区域中布置存储器管芯，并在该非存储器区域中布置与存储器操作无关的信号走线和信号管脚。
根据实施例，该存储器区域中可以不包括与存储器操作无关的信号走线和信号管脚。
根据实施例，所述存储器管芯可以包括伪静态随机存取存储器(PSRAM)管芯。
根据本实用新型的另一实施例，提供一种系统封装，包括：基底，划分为存储器区域和非存储器区域，其中在该存储器区域中布置存储器管芯，并在该非存储器区域中布置至少一个处理器管芯和与存储器操作无关的信号走线和信号管脚。
根据实施例，该存储器区域中可以不包括与存储器操作无关的信号走线和信号管脚。
根据实施例，所述存储器管芯可以包括伪静态随机存取存储器(PSRAM)管芯。
附图说明
图1是常规的包括存储器管芯的系统封装的框图；以及
图2是根据本实用新型的实施例的包括存储器管芯的系统封装的框图。
具体实施方式
下面参照附图详细描述根据本实用新型的示范性实施例。附图中，将相同或类似的附图标记赋予结构以及功能基本相同的组成部分，并且为了使说明书更加简明，省略了关于基本上相同的组成部分的冗余描述。
图2是根据本实用新型的实施例的包括存储器管芯的系统封装的框图。
参照图2，该系统封装包括基底200。基底200被划分为存储器区域201，虚线内部，和非存储器区域，虚线外部。在存储器区域201中布置存储器管芯203。虽然图2未示出，但是该系统封装中还可以包括处理器管芯。
根据本实用新型的实施例，存储器管芯203可以包括伪静态随机存取存储器(PSRAM)管芯。
如图所示，绕开存储器区域201，在非存储器区域中布置与存储器操作无关的管脚0、管脚1、和管脚2以及相应的信号走线0、信号走线1、和信号走线2。
上述信号走线和管脚可以用于传输时钟信号和/或数据信号。例如，当该系统封装用于支持双卡的移动终端时，管脚0和信号走线0可以对应于用户标识模块(UIM)卡0的信号，管脚1和信号走线1可以对应于UIM卡1的信号，管脚2和信号走线2可以对应于集成电路内部音频总线(I2S)信号。
通过将上述与存储器操作无关的信号走线和信号管脚布置在非存储器区域中，可以在存储器区域201中减少无关走线和管脚的数量，获得更好的电源完整性和信号完整性，以改善存储器管芯203工作的稳定性。
进一步，根据本实用新型的实施例，可以在存储器区域201中完全不布置与存储器操作无关的信号走线和信号管脚。从而，可以获得最理想的电源完整性和信号完整性。
虽然图2的实施例以系统封装为例描述基底中信号走线和管脚的布置，但本实用新型不限于此。上述方案也可以应用于其他类型的集成电路芯片。
以上叙述许多实施例的特征，使所属技术领域中具有通常知识者能够清楚理解本说明书的形态。所属技术领域中具有通常知识者能够理解其可利用本发明揭示内容为基础以设计或更动其它制程及结构而完成相同于上述实施例的目的及/或达到相同于上述实施例的优点。所属技术领域中具有通常知识者亦能够理解不脱离本发明的精神和范围的等效构造可在不脱离本发明的精神和范围内作任意的更动、替代与润饰。

Claims (6)

1.一种集成电路芯片，包括：
基底，划分为存储器区域和非存储器区域，其中在该存储器区域中布置存储器管芯，并在该非存储器区域中布置与存储器操作无关的信号走线和信号管脚。
2.如权利要求1所述的集成电路芯片，其特征在于，该存储器区域中不包括与存储器操作无关的信号走线和信号管脚。
3.如权利要求1所述的集成电路芯片，其特征在于，所述存储器管芯包括伪静态随机存取存储器管芯。
4.一种系统封装，包括：
基底，划分为存储器区域和非存储器区域，其中在该存储器区域中布置存储器管芯，并在该非存储器区域中布置至少一个处理器管芯和与存储器操作无关的信号走线和信号管脚。
5.如权利要求4所述的系统封装，其特征在于，该存储器区域中不包括与存储器操作无关的信号走线和信号管脚。
6.如权利要求4所述的系统封装，其特征在于，所述存储器管芯包括伪静态随机存取存储器管芯。
CN201520499778.1U 2015-07-10 2015-07-10 集成电路芯片和系统封装 Expired - Fee Related CN205081113U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201520499778.1U CN205081113U (zh) 2015-07-10 2015-07-10 集成电路芯片和系统封装
PCT/US2016/018747 WO2017011034A1 (en) 2015-07-10 2016-02-19 Integrated circuit chip and system in package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520499778.1U CN205081113U (zh) 2015-07-10 2015-07-10 集成电路芯片和系统封装

Publications (1)

Publication Number Publication Date
CN205081113U true CN205081113U (zh) 2016-03-09

Family

ID=55433497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520499778.1U Expired - Fee Related CN205081113U (zh) 2015-07-10 2015-07-10 集成电路芯片和系统封装

Country Status (2)

Country Link
CN (1) CN205081113U (zh)
WO (1) WO2017011034A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109308424A (zh) * 2017-07-26 2019-02-05 北京芯愿景软件技术有限公司 一种防破解芯片的设计方法及防破解芯片
CN109829339A (zh) * 2017-11-23 2019-05-31 北京芯愿景软件技术有限公司 一种防破解电路模块及防破解电路模块的设计方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303344A (ja) * 2005-04-25 2006-11-02 Matsushita Electric Ind Co Ltd パッケージ基板上にｌｓｉチップをフリップして配置した半導体装置、及びその基板配線設計方法
KR100690922B1 (ko) * 2005-08-26 2007-03-09 삼성전자주식회사 반도체 소자 패키지
US8069296B2 (en) * 2006-01-23 2011-11-29 Kabushiki Kaisha Toshiba Semiconductor memory device including control means and memory system
US7688665B2 (en) * 2007-09-25 2010-03-30 Qimonda North America Corp. Structure to share internally generated voltages between chips in MCP
US8541887B2 (en) * 2010-09-03 2013-09-24 Headway Technologies, Inc. Layered chip package and method of manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109308424A (zh) * 2017-07-26 2019-02-05 北京芯愿景软件技术有限公司 一种防破解芯片的设计方法及防破解芯片
CN109829339A (zh) * 2017-11-23 2019-05-31 北京芯愿景软件技术有限公司 一种防破解电路模块及防破解电路模块的设计方法

Also Published As

Publication number Publication date
WO2017011034A1 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
KR101599656B1 (ko) 온-패키지 입/출력 인터페이스들을 이용한 패키지 내의 다이에 대한 패키징된 칩의 인터커넥션
US10483250B2 (en) Three-dimensional small form factor system in package architecture
US20100233908A1 (en) Integrated circuits
CN103985648B (zh) 半导体的晶圆级封装方法和半导体封装件
KR101858578B1 (ko) 이종 칩들을 포함하는 반도체 패키지 및 이를 포함하는 메모리 시스템
US10090236B2 (en) Interposer having a pattern of sites for mounting chiplets
CN205081113U (zh) 集成电路芯片和系统封装
KR20160068550A (ko) 멀티 칩 패키지를 구비하는 반도체 장치
CN103164737A (zh) 高密度存储智能卡模块及其制造方法
US9589931B2 (en) Bundled memory and manufacture method for a bundled memory with an external input/output bus
CN103579208A (zh) 三维集成电路及其制作方法
CN102800644A (zh) Ddr信号布线封装基板以及ddr信号布线封装方法
US20200105701A1 (en) Electronic package with stud bump electrical connections
CN202712172U (zh) 一种多芯片双基岛的sop封装结构
CN103348471B (zh) 半导体芯片、存储设备
CN105512072A (zh) 一种基于apb总线和opb总线的转换装置
US9305919B2 (en) Semiconductor devices including cell-type power decoupling capacitors
US7728374B2 (en) Embedded memory device and a manufacturing method thereof
CN105446922B (zh) 一种兼容不同位宽ddr的pcb板及装置
US7923829B2 (en) Bonding pad sharing method applied to multi-chip module and apparatus thereof
CN202067792U (zh) 半导体芯片、存储设备
CN204885127U (zh) 一种新型的tsop封装结构
CN104103532A (zh) 一种多基板立体封装芯片方法
US11037874B2 (en) Plane-less voltage reference interconnects
US20230369232A1 (en) Molded interconnect memory on package

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160627

Address after: California, USA

Patentee after: INTEL Corp.

Address before: The Cayman Islands, British West Indies

Patentee before: Ky Wire Electric Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160309

Termination date: 20210710