CN105512072A - 一种基于apb总线和opb总线的转换装置 - Google Patents

一种基于apb总线和opb总线的转换装置 Download PDF

Info

Publication number
CN105512072A
CN105512072A CN201510907915.5A CN201510907915A CN105512072A CN 105512072 A CN105512072 A CN 105512072A CN 201510907915 A CN201510907915 A CN 201510907915A CN 105512072 A CN105512072 A CN 105512072A
Authority
CN
China
Prior art keywords
opb
bus
apb
signal
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510907915.5A
Other languages
English (en)
Other versions
CN105512072B (zh
Inventor
兰光洋
郑茳
肖佐楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TIANJIN TIANXIN TECHNOLOGY CO LTD
Original Assignee
TIANJIN TIANXIN TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TIANJIN TIANXIN TECHNOLOGY CO LTD filed Critical TIANJIN TIANXIN TECHNOLOGY CO LTD
Priority to CN201510907915.5A priority Critical patent/CN105512072B/zh
Publication of CN105512072A publication Critical patent/CN105512072A/zh
Application granted granted Critical
Publication of CN105512072B publication Critical patent/CN105512072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本发明提供了一种基于APB总线和OPB总线的转换装置，包括:选中信号产生装置，通过接收来自APB总线上的地址，来判断是否产生输出给OPB总线上的片选信号；APB总线转换装置，用于将接收到的APB总线请求的地址信号、读/写控制信号、字节使能信号和写数据信号等转换为符合OPB总线协议的地址信号、读/写控制信号、字节使能信号和写数据信号；OPB总线转换装置，用于将接收到的OPB总线协议的响应、重发、错误和读数据信号转换为符合APB总线协议的应答信号和读数据信号。本发明可以将APB总线标准通过本发明提供的转换装置转换为OPB总线标准。这样就可以轻松的将一个OPB总线的IP集成到一个APB总线的系统中，增强的IP模块的复用性，加快了系统设计、集成的速度。

Description

一种基于APB总线和OPB总线的转换装置
技术领域
本发明属于计算机总线转换技术领域，尤其是涉及一种基于APB总线和OPB总线的转换装置。
背景技术
随着集成电路的深亚微米制造技术、设计技术的迅速发展,集成电路已进入片上系统时代。所谓片上系统，也就是系统级集成电路(SOC，Systemonchip)。与此同时，IC的设计方法也从基于时序驱动的方式，发展到了基于IP(IntellectualProperty，知识产权核)资源复用的方式。
在各种工业控制，娱乐手持设备等领域APB(AdvancedPeripheralBus)总线协议是一种非常常用的总线协议。由于OPB(On-ChipPeripheralBus)总线是一种在信息安全等领域很常用的总线，因此有很多成熟的基于OPB总线协议的IP。在实际的很多的APB总线系统设计中往往会需要用到这些基于OPB总线协议的成熟IP，如果对这些IP针对APB总线重新进行设计验证，不但需要很长的时间，增加了设计的成本，而且还会大大的降低设计的进行速度。
发明内容
有鉴于此，本发明旨在提出一种基于APB总线和OPB总线的转换装置，可以在不重新设计原有的基于OPB总线协议的IP的条件下，只增加一个转换装置，就可以把原有的成熟的基于OPB总线协议的IP复用到APB总线系统中。
为达到上述目的，本发明的技术方案是这样实现的：
一种基于APB总线和OPB总线的转换装置，包括:选中信号产生装置，通过接收来自APB总线上的地址，来判断是否产生输出给OPB总线上的片选信号；APB总线转换装置，用于将接收到的APB总线请求的地址信号、读/写控制信号、字节使能信号和写数据信号等转换为符合OPB总线协议的地址信号、读/写控制信号、字节使能信号和写数据信号；OPB总线转换装置，用于将接收到的OPB总线协议的响应、重发、错误和读数据信号转换为符合APB总线协议的应答信号和读数据信号。
进一步的，所述选中信号产生装置具体的功能实现设计如下：首先从APB总线接收传输地址、选中信号和使能信号；然后，在选中信号和使能信号都有效的条件下，选中信号产生逻辑开始判断是否产生选中信号。在选中信号产生装置中含有可以配置的各个OPB总线上IP的大小范围，通过范围提取逻辑单元，可以在每次传输的时候提取到每次传输的范围有多大，范围提取逻辑单元的基本规则为将每个OPB总线上的IP的基址和对应IP的SIZE相加，得到该IP的最大地址，然后以该IP的基址当做该IP的最小地址。配合本装置内部设置好的OPB总线IP的基地址，通过地址运算逻辑单元，地址运算逻辑单元的主要工作为将本装置内部配置好的OPB总线IP的基址和范围提取逻辑提取的每个IP的地址范围相加，就可以得到每个IP的实际的地址范围。然后再和APB总线上的传输地址通过计较单元进行比较；如果APB总线上的访问地址在OPB总线IP所规定的范围，那么本装置通知OPB总线转换装置和OPB总线转换装置进行后续的转换；如果所接收的地址不在OPB所规定的范围，那么本装置会控制APB总线装置和OPB总线装置不进行任何转换。
进一步的，所述APB总线转换装置具体的功能实现设计如下：首先，本单元会依据选中信号产生装置中产生的选中信号是否有效来决定是否进行此次转换；APB总线转换装置针对不同的APB总线信号采取不同的转换策略：
针对两种协议都存在且功能相同的信号，采取映射手段，直接将两种信号连接到一起：比如APB_wdata对应为OPB_wdata；
针对两种协议都存在，功能类似的信号，采取简单的转换功能：比如APB_write信号和OPB_RNW信号功能类似，所以在转换时就需要一个反相器才能把APB_write信号转换为OPB_RNW信号；
针对APB总线有而OPB总线没有的信号，通过译码逻辑单元将APB_byte和APB_addr配合来产生能够表述所要进行操作的OPB总线的字节控制信号和地址信号了；具体的，可以对APB_byte进行译码，得到传输类型和传输地址的低两位，传输类型可以对应为OPB总线协议的OPB_FWXFER和OPB_HWXFER，再由新得到的传输地址的低两位和原来的地址的高29位拼接得到OPB总线传输所需要的地址。
进一步的，所述OPB总线转换装置具体的功能实现设计如下：首先，本单元会依据选中信号产生装置中产生的选中信号是否有效来决定是否进行此次转换；针对不同的OPB总线信号采取不同的转换策略：
针对OPB总线协议和APB协议都有且功能相同的信号，可采取直接映射的方法，比如OPB_rdata和OPB_err可以直接映射到APB_rdata和APB_err信号；
针对于OPB总线协议和APB总线协议不同的信号，通过就绪产生逻辑单元将OPB_FWACK，OPB_HWACK，OPB_RETRY和OPB_XFEACK信号进行处理，得到APB总线可以识别的APB_ready信号，就绪产生逻辑单元的转换规则为只有当OPB_RETRY无效，OPB_XFEACK有效时APB_ready信号有效，其它任意信号组合，APB_ready无效；从而完成一次传输转换。
相对于现有技术，本发明具有以下优势：
(1)可以将OPB总线标准的IP通过本发明提供的转换装置转换为APB总线标准，集成到APB总线系统中。增强了原有OPB总线IP的复用性，加快了系统设计集成的速度，规避了重新开发设计IP的风险。
(2)在不重新设计原有的IP的条件下，只需增加少量的硬件逻辑便可实现。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例所述基于APB总线和OPB总线的转换装置的整体结构原理图；
图2为本发明实施例所述选中信号产生装置的结构原理图；
图3为本发明实施例所述APB总线转换装置的结构原理图；
图4为本发明实施例所述OPB总线转换装置的结构原理图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面将参考附图并结合实施例来详细说明本发明。
一种基于APB总线和OPB总线的转换装置，如图1所示，包括:
选中信号产生装置，通过接收来自APB总线上的地址，来判断是否产生输出给OPB总线上的片选信号；
APB总线转换装置，用于将接收到的APB总线请求的地址信号、读/写控制信号、字节使能信号和写数据信号等转换为符合OPB总线协议的地址信号、读/写控制信号、字节使能信号和写数据信号；
OPB总线转换装置，用于将接收到的OPB总线协议的响应、重发、错误和读数据信号转换为符合APB总线协议的应答信号和读数据信号。
所述选中信号产生装置包括范围提取逻辑单元、地址运算逻辑单元和比较单元，如图2所示，所述选中信号产生装置中存储可以配置的各个OPB总线上IP的大小范围，所述范围提取逻辑单元，用来在每次传输的时候提取到每次传输的范围有多大，范围提取逻辑单元的基本运算规则为将每个OPB总线上的IP的基址和对应IP的SIZE相加，得到该IP的最大地址，然后以该IP的基址当做该IP的最小地址。配合选中信号产生装置内部设置好的OPB总线IP的基地址，地址运算逻辑单元，用来将内部配置好的OPB总线IP的基址和范围提取逻辑单元提取的每个IP的地址范围相加，就可以得到每个IP的实际的地址范围。比较单元用来将得到IP的实际的地址范围的APB总线上的传输地址进行比较；如果APB总线上的访问地址在OPB总线IP所规定的范围，那么本装置通知OPB总线转换装置和OPB总线转换装置进行后续的转换；如果所接收的地址不在OPB所规定的范围，那么本装置会控制APB总线装置和OPB总线装置不进行任何转换。
所述APB总线转换装置包括反相器、译码逻辑单元和控制选通逻辑单元，如图3所示。
所述反相器用来将APB_write信号转换为OPB_RNW信号，因为APB_write信号有效表示是一次写操作，而OPB_RNW有效则表示是一次读操作。
所述译码逻辑单元，用来将APB_byte和APB_addr信号配合来产生能够表述所要进行操作的OPB总线的字节控制信号和地址信号了；具体过程为：译码逻辑单元对APB_byte进行译码，得到传输类型和传输地址的低两位，传输类型可以对应为OPB总线协议的OPB_FWXFER和OPB_HWXFER信号，再由新得到的传输地址的低两位和原来的地址的高29位拼接得到OPB总线传输所需要的地址OPB__addr，其转换规则如表1所示，其中未列出的组合皆为Reserve组合。
表1译码逻辑单元的APB_byte译码规则
APB_byte OPB_FWXFER/OPB_HWXFER OPB_ADDR[1:0]
0001 00 00
0010 00 01
0100 00 10
1000 00 11
0011 01 00
1100 01 10
1111 11 00
所述控制选通逻辑单元主要起到选通作用，若选中信号产生装置判断进行APB总线向OPB总线信号转换时，将转换后符合OPB总线上的信号输出到OPB总线系统中；否则不输出。
所述OPB总线转换装置包括就绪产生逻辑单元和控制单元，如图4所示，所述就绪产生逻辑单元，用来将OPB_FWACK，OPB_HWACK，OPB_RETRY和OPB_XFEACK信号转换为APB总线可以识别的APB_ready信号；因为OPB_FWACK，OPB_HWACK，OPB_RETRY和OPB_XFEACK信号，就功能而言都是为了表达一次传输是否完成，此功能与APB总线的APB_ready信号类似。
具体的，就绪产生逻辑单元的转换规则为只有当OPB_RETRY无效，OPB_XFEACK有效时APB_ready信号有效，其它任意信号组合，APB_ready无效；从而完成一次传输转换；
所述控制单元主要起到选通作用，若选中信号产生装置判断进行OPB总线向APB总线信号转换时，将转换后符合APB总线上的信号输出到APB总线系统中；否则不输出。
实现步骤为：
1、选中信号产生装置：首先，该逻辑单元从APB总线接收传输地址、选中信号和使能信号；然后，在选中信号和使能信号都有效的条件下，选中信号产生逻辑开始判断是否产生选中信号。
2、APB总线转换装置：依据选中信号产生装置中产生的选中信号是否有效来决定是否进行此次转换；如果选中信号产生装置中的选中信号无效，那么本装置将不会进行转换操作；如果选中信号产生装置产生的选中信号有效，那么本装置就会认为需要进行一次有效的传输，进而将APB总线系统传输过来的地址信号、读/写控制信号、字节使能信号和写数据信号转换为OPB总线系统可以识别的对应的信号。
3、所述OPB总线转换装置：依据选中信号产生装置产生的选中信号是否有效来判断是否要进行一次转换；如果选中信号产生装置中的选中信号无效，那么本装置会自动忽略掉本次转换；如果选中信号产生装置中的选中信号有效，那么本装置就会认为需要进行一次有效的传输，进而将从OPB总线所接收的响应信号和读数据信号转换为APB总线所能够识别的信号。
通过上述步骤1、步骤2和步骤3的转换，就可以完成一次完整的由APB总线系统访问OPB总线IP的传输。由此可见，通过本发明的一种基于APB总线的和OPB总线的转换装置的转换可以将OPB总线上成熟的IP模块集成到OPB总线系统中。这样就可以很大程度上复用原有的IP，增强原来有IP的复用性，同时加快了系统设计和集成的速度，降低了系统设计的风险。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种基于APB总线和OPB总线的转换装置，其特征在于：包括:
选中信号产生装置，通过接收来自APB总线上的地址，来判断是否产生输出给OPB总线上的片选信号；
APB总线转换装置，用于将接收到的APB总线请求的地址信号、读/写控制信号、字节使能信号和写数据信号转换为符合OPB总线协议的地址信号、读/写控制信号、字节使能信号和写数据信号；
OPB总线转换装置，用于将接收到的OPB总线协议的响应、重发、错误和读数据信号转换为符合APB总线协议的应答信号和读数据信号。
2.根据权利要求1所述的基于APB总线和OPB总线的转换装置，其特征在于：所述选中信号产生装置包括范围提取逻辑单元、地址运算逻辑单元和比较单元，所述选中信号产生装置中存储可以配置的各个OPB总线上IP的大小范围，
范围提取逻辑单元的基本运算规则为：将每个OPB总线上的IP的基址和对应IP的SIZE相加，得到该IP的最大地址，然后以该IP的基址当做该IP的最小地址；
地址运算逻辑单元，用来将选中信号产生装置内部配置好的OPB总线IP的基址和范围提取逻辑单元提取的每个IP的地址范围相加，就可以得到每个IP的实际的地址范围；
比较单元用来将得到IP的实际的地址范围的APB总线上的传输地址进行比较来判断是否进行转换。
3.根据权利要求1所述的基于APB总线和OPB总线的转换装置，其特征在于：所述APB总线转换装置包括反相器、译码逻辑单元和控制选通逻辑单元，
所述反相器用来将APB_write信号转换为OPB_RNW信号；
所述译码逻辑单元，用来将APB_byte和APB_addr信号配合来产生OPB总线的字节控制信号和地址信号了；具体过程为：译码逻辑单元对APB_byte进行译码，得到传输类型和传输地址的低两位，传输类型可以对应为OPB总线协议的OPB_FWXFER和OPB_HWXFER信号，再由新得到的传输地址的低两位和原来的地址的高29位拼接得到OPB总线传输所需要的地址OPB__addr；
所述控制选通逻辑单元起到选通作用，若选中信号产生装置判断进行APB总线向OPB总线信号转换时，将转换后符合OPB总线上的信号输出到OPB总线系统中；否则不输出。
4.根据权利要求1所述的基于APB总线和OPB总线的转换装置，其特征在于：所述OPB总线转换装置包括就绪产生逻辑单元和控制单元，所述就绪产生逻辑单元，用来将OPB_FWACK，OPB_HWACK，OPB_RETRY和OPB_XFEACK信号转换为APB总线可以识别的APB_ready信号；就绪产生逻辑单元的转换规则为只有当OPB_RETRY无效，OPB_XFEACK有效时APB_ready信号有效，其它任意信号组合，APB_ready无效；
所述控制单元起到选通作用，若选中信号产生装置判断进行OPB总线向APB总线信号转换时，将转换后符合APB总线上的信号输出到APB总线系统中；否则不输出。
CN201510907915.5A 2015-12-09 2015-12-09 一种基于apb总线和opb总线的转换装置 Active CN105512072B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510907915.5A CN105512072B (zh) 2015-12-09 2015-12-09 一种基于apb总线和opb总线的转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510907915.5A CN105512072B (zh) 2015-12-09 2015-12-09 一种基于apb总线和opb总线的转换装置

Publications (2)

Publication Number Publication Date
CN105512072A true CN105512072A (zh) 2016-04-20
CN105512072B CN105512072B (zh) 2019-02-12

Family

ID=55720069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510907915.5A Active CN105512072B (zh) 2015-12-09 2015-12-09 一种基于apb总线和opb总线的转换装置

Country Status (1)

Country Link
CN (1) CN105512072B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106326175A (zh) * 2016-08-31 2017-01-11 天津国芯科技有限公司 一种ahb总线和opb总线的转换方法及桥装置
CN107562673A (zh) * 2017-08-28 2018-01-09 上海集成电路研发中心有限公司 一种应用于嵌入处理器总线协议转换桥接装置
CN109376102A (zh) * 2018-09-18 2019-02-22 深圳忆联信息系统有限公司 tube通信方法、装置、计算机设备和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020144045A1 (en) * 2001-03-27 2002-10-03 Sagar Edara Method and apparatus for providing a modular system on-chip interface
CN1560752A (zh) * 2004-03-12 2005-01-05 �Ϻ���ͨ��ѧ 一种pci接口ad总线再复用的方法
CN101018179A (zh) * 2007-03-07 2007-08-15 今创集团有限公司 数据总线桥接器及其工作方法
CN101299207A (zh) * 2008-06-17 2008-11-05 北京星网锐捷网络技术有限公司 微处理器系统总线与微处理器接口总线转换装置及方法
CN103106166A (zh) * 2012-12-22 2013-05-15 中国船舶重工集团公司第七0九研究所 一种协议无关、可支持目标读写操作的pcie ip核用户逻辑接口设计方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020144045A1 (en) * 2001-03-27 2002-10-03 Sagar Edara Method and apparatus for providing a modular system on-chip interface
CN1560752A (zh) * 2004-03-12 2005-01-05 �Ϻ���ͨ��ѧ 一种pci接口ad总线再复用的方法
CN101018179A (zh) * 2007-03-07 2007-08-15 今创集团有限公司 数据总线桥接器及其工作方法
CN101299207A (zh) * 2008-06-17 2008-11-05 北京星网锐捷网络技术有限公司 微处理器系统总线与微处理器接口总线转换装置及方法
CN103106166A (zh) * 2012-12-22 2013-05-15 中国船舶重工集团公司第七0九研究所 一种协议无关、可支持目标读写操作的pcie ip核用户逻辑接口设计方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106326175A (zh) * 2016-08-31 2017-01-11 天津国芯科技有限公司 一种ahb总线和opb总线的转换方法及桥装置
CN107562673A (zh) * 2017-08-28 2018-01-09 上海集成电路研发中心有限公司 一种应用于嵌入处理器总线协议转换桥接装置
CN107562673B (zh) * 2017-08-28 2020-06-30 上海集成电路研发中心有限公司 一种应用于嵌入处理器总线协议转换桥接装置
CN109376102A (zh) * 2018-09-18 2019-02-22 深圳忆联信息系统有限公司 tube通信方法、装置、计算机设备和存储介质

Also Published As

Publication number Publication date
CN105512072B (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
CN103714029B (zh) 新型二线同步通信协议及应用
US9489328B2 (en) System on chip and method for accessing device on bus
CN104050068B (zh) 在mcu芯片中调试fpga的方法和装置
JP2018523217A (ja) ペリフェラルコンポーネントインターコネクトエクスプレス（ｐｃｉｅ）システムにおけるトランザクション固有属性の伝達
US10922458B2 (en) Dynamic bridging of interface protocols
CN112287569B (zh) 用于仿真逻辑系统设计的方法、电子设备及存储介质
CN105512072A (zh) 一种基于apb总线和opb总线的转换装置
US20150242535A1 (en) Content Searching Chip and System Based on Peripheral Component Interconnect Bus
CN110851388A (zh) 针对risc-v处理器的调试系统及调试信号传输方法
CN112463700A (zh) 一种控制axi总线带宽的方法和装置
CN112540938A (zh) 处理器核、处理器、装置和方法
CN113377596A (zh) 用于存储和读取波形数据的方法及相关设备
CN105279123A (zh) 双冗余1553b总线的串口转换结构及转换方法
CN111858218B (zh) Fpga的amba总线接口调试方法、装置及fpga
CN114548028B (zh) 进行低功耗设计的方法、电子设备及存储介质
CN105955909A (zh) Apb总线到dcr总线之间的总线桥实现方法
CN113760751B (zh) 生成测试用例的方法、电子设备及存储介质
CN105550146A (zh) 一种opb总线和ips总线之间的桥装置
CN210402342U (zh) 一种基于zynq的数据加解密结构
Guo et al. A SPI interface module verification method based on UVM
CN117097812A (zh) 一种fsmc与apb的协议转换器和卫星导航欺骗信号生成器
CN114928657A (zh) 到多协议片上系统中的互连的连通性的合成的系统和方法
CN204480240U (zh) 基于主机与dsp的双向数据交换系统
CN114690682A (zh) 串列周边接口spi系统和其数据传输方法
CN101616149B (zh) 信息处理方法及装置、信息传输系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant