CN109376102A - tube通信方法、装置、计算机设备和存储介质 - Google Patents

tube通信方法、装置、计算机设备和存储介质 Download PDF

Info

Publication number
CN109376102A
CN109376102A CN201811087528.1A CN201811087528A CN109376102A CN 109376102 A CN109376102 A CN 109376102A CN 201811087528 A CN201811087528 A CN 201811087528A CN 109376102 A CN109376102 A CN 109376102A
Authority
CN
China
Prior art keywords
tube
signal
write
module
mount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811087528.1A
Other languages
English (en)
Inventor
陈明园
周方健
刘昶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Shenzhen Union Memory Information System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Union Memory Information System Co Ltd filed Critical Shenzhen Union Memory Information System Co Ltd
Priority to CN201811087528.1A priority Critical patent/CN109376102A/zh
Publication of CN109376102A publication Critical patent/CN109376102A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本申请涉及一种tube通信方法、装置、计算机设备和存储介质，其中该方法包括：获取验证平台的tube通信请求，所述tube通信请求中包括tube模块将要挂接的信号；将tube将要挂接的信号转换为tube模块内部实现信号；接收所述tube模块内部实现信号，并根据所述验证平台的约定进行特定事件的传达。本发明实现了通过将总线协议解析从tube实现主体中独立出来，从而使得tube的实现不再因为挂接协议的改变而改变，使用灵活。此外，通过加入信号转换逻辑后，tube的挂接也将不再仅仅局限于总线上，可以挂接在某个不用的寄存器上，或者任意表征CPU行为的逻辑，从而使得tube的实现也更加具有扩展性。

Description

tube通信方法、装置、计算机设备和存储介质
技术领域
本发明涉及计算机技术领域，特别是涉及一种tube通信方法、装置、计算机设备和存储介质。
背景技术
目前，随着计算机技术的不断发展，SoC芯片通常含有一个或多个CPU，在实际SoC芯片验证过程中，验证平台往往需要在CPU工作过程中进行协同工作，即根据CPU执行的不同场景设计不同的验证平台激励，或者根据CPU执行的不同阶段结果来告知验证平台当前执行是否满足预期。因为CPU执行的是二进制机器码，且当CPU未运行操作系统的时候，验证平台需要有tube通信技术来连接CPU和验证平台的通信。这里tube通信是指在SoC芯片验证中，用于CPU与验证平台通信的一种方式。
在传统技术中，tube通信实现是根据tube挂接在SoC芯片的总线位置来进行主体实现的，比如挂接在APB总线上或AHB总线上。然后根据挂接的总线协议，编写tube主体实现逻辑。因为tube主体是依据协议来实现的，所以一旦确定将tube模块挂接在某种总线上以后，就不会轻易更改挂接位置。否则，不同的总线协议需要修改tube实现主体。由于受制于挂接总线位置，所以缺乏灵活性，且如果当前挂接的总线不再适用时，该tube功能将失效，将会影响所有使用tube通信的case。这就造成tube主体实现过分依赖挂接的总线类型，当该总线后期替换，或者该总线无法使用的时候，tube就将无法使用，CPU与验证平台的通信将中断，所有依赖tube的验证case也将无法运行。
发明内容
基于此，有必要针对上述技术问题，提供一种可以灵活易扩展的tube通信方法、装置、计算机设备和存储介质。
一种tube通信方法，所述方法包括：
获取验证平台的tube通信请求，所述tube通信请求中包括tube模块将要挂接的信号；
将tube将要挂接的信号转换为tube模块内部实现信号；
接收所述tube模块内部实现信号，并根据所述验证平台的约定进行特定事件的传达。
在其中一个实施例中，所述tube模块将要挂接的信号包括：
总线协议读写信号；
寄存器读写信号；
CPU执行命令信号。
在其中一个实施例中，所述将tube将要挂接的信号转换为tube模块内部实现信号的步骤包括：
判断所述tube模块将要挂接的信号类型；
若所述tube模块将要挂接的信号类型为总线协议读写信号，则将总线协议读写信号转换为tube内部实现的读写信号。
在其中一个实施例中，所述将tube将要挂接的信号转换为tube模块内部实现信号的步骤包括：
判断所述tube模块将要挂接的信号类型；
若所述tube模块将要挂接的信号类型为寄存器读写信号，则将寄存器读写信号转换为tube内部实现的读写信号。
在其中一个实施例中，所述将tube将要挂接的信号转换为tube模块内部实现信号的步骤包括：
判断所述tube模块将要挂接的信号类型；
若所述tube模块将要挂接的信号类型为CPU执行命令信号，则将CPU执行命令信号转换为tube内部实现的读写信号。
在其中一个实施例中，所述根据所述验证平台的约定进行特定事件的传达的步骤包括：
对访问地址进行读写；
所述验证平台根据所述访问地址的读写数据的内容，按照预设的约定进行特定事件的传达。
一种tube通信装置，所述装置包括：
获取模块，所述获取模块用于获取验证平台的tube通信请求，所述tube通信请求中包括tube模块将要挂接的信号；
信号转换模块，所述信号转换模块用于将tube将要挂接的信号转换为tube模块内部实现信号；
tube模块还用于接收所述tube模块内部实现信号，并根据所述验证平台的约定进行特定事件的传达。
在其中一个实施例中，所述tube模块将要挂接的信号包括：
总线协议读写信号；
寄存器读写信号；
CPU执行命令信号。
一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任意一项方法的步骤。
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任意一项方法的步骤。
上述tube通信方法、装置、计算机设备和存储介质，获取验证平台的tube通信请求，将tube通信请求中的tube模块将要挂接的信号转换为tube模块内部实现信号；并根据所述验证平台的约定进行特定事件的传达。本发明实现了通过将总线协议解析从tube实现主体中独立出来，从而使得tube的实现不再因为挂接协议的改变而改变，使用灵活。此外，通过加入信号转换逻辑后，tube的挂接也将不再仅仅局限于总线上，可以挂接在某个不用的寄存器上，或者任意表征CPU行为的逻辑，从而使得tube的实现也更加具有扩展性。
附图说明
图1为传统tube通信技术的SoC验证平台的模块方框图；
图2为本发明技术的tube通信SoC验证平台的模块方框图；
图3为一个实施例中对tube通信方法的流程示意图；
图4为另一个实施例中对tube通信方法的流程示意图；
图5为另一个实施例中执行根据所述验证平台的约定进行特定事件的传达的步骤流程示意图；
图6为一个实施例中tube通信装置的结构框图；
图7为另一个实施例中tube通信装置的结构框图；
图8为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
为了更清晰说明本发明的内容，首先，阐述整个发明的总体构思。
参考图1所示，为使用传统tube通信技术的SoC验证平台的模块方框图。SoC芯片中包含CPU，总线bus，和其他功能模块，而tube模块属于验证验证平台，tube实现主体含有所挂接总线的协议解析部分，挂载接口与所挂载的总线bus类型有关。
参考图2所示，为使用本发明技术的tube通信SoC验证平台的模块方框图。相比传统tube通信技术，增加了一个信号转换逻辑，同时将协议解析部分从tube实现主体中移除。移除协议解析部分后，tube的实现将变得简单，且通用。Tube自身的实现与挂接在哪一类总线无关，使得tube的实现更加灵活。
本发明提出的技术，抛弃了传统tube通信基于挂接总线的实现方式，使用将总线协议解析从tube实现主体独立出来，从而使得tube通信挂接位置更加灵活，实现方式更加多样化，也更易于扩展。以某芯片为例，该芯片含有多种类型的总线，有AXI总线，AHB总线，APB总线，其中AXI总线频率最高，AHB其次，APB总线频率最低。如果使用传统tube通信技术，为了更快地进行CPU和验证平台的通信，必定会将tube挂接在AXI总线上，因此tube实现主体中包含有AXI总线协议解析部分。但是，在验证某些场景的时候发现AXI总线访问的空间都是SoC芯片需要使用的，没有多余空间给tube使用，这个时候，tube就不能再挂接在AXI总线上了，于是，会选择总线频率较高的AHB总线，此时需要再修改tube的实现主体，包含AHB总线协议。但是在验证低功耗的时候，该AHB总线将会被关电，此时将无法通过AHB总线进行通信，于是，又会选择APB总线，此时需要再次修改tube的实现主体，包含APB总线协议。但是APB总线频率非常低，会很浪费仿真时间。从以上例子可以看出，传统的tube通信方式存在使用不灵活，且只能使用挂接总线，不易扩展。
在一个实施例中，如图3所示，提供了一种tube通信方法，该方法包括：
步骤302，获取验证平台的tube通信请求，tube通信请求中包括tube模块将要挂接的信号。
步骤304，将tube将要挂接的信号转换为tube模块内部实现信号。
步骤306，接收tube模块内部实现信号，并根据验证平台的约定进行特定事件的传达。
在其中一个具体的实施例中，tube模块将要挂接的信号包括：总线协议读写信号；寄存器读写信号；CPU执行命令信号。
具体地，相比传统tube通信技术，增加了一个信号转换逻辑，同时将协议解析部分从tube实现主体中移除。移除协议解析部分后，tube的实现将变得简单，且通用。Tube自身的实现与挂接在哪一类总线无关，使得tube的实现更加灵活。tube与验证平台的通信主要包括对某一访问地址进行读写，验证平台可以利用对某一访问地址的读写数据的不同，按照平台约定进行特定事件的传达，例如：写数据1表示对事件1的产生，写数据2表示对事件2的产生等，每种事件所要做的行为将在验证平台中具体实现。信号转换逻辑，是指将tube将要挂接的部分信号转换为tube模块内部实现信号。例如将总线协议读写信号转换为tube内部实现的读写信号；或者例如将对某个寄存器读写信号转换为tube内部实现的读写信号；又或者将CPU执行某一系列命令后的事情转换为tube内部实现的读写信号等。所有可以用来表征CPU行为的事件都可以用来转换为tube内部实现的读写信号。
可以理解的是，虽然本发明描述列举信号转换逻辑可以用例转换总线协议，转换寄存器读写，但本技术领域就普通技术人员应该认识到，以上只是用例说明本发明，在没有脱离本发明精神的情况下，可以做出各种等效变化。因此，只要在本发明实质精神范围内对上述采用的变化，变型都将落在本发明权利要求书范围内。
在本实施例中，通过获取验证平台的tube通信请求，将tube通信请求中的tube模块将要挂接的信号转换为tube模块内部实现信号；并根据所述验证平台的约定进行特定事件的传达。本实施例实现了通过将总线协议解析从tube实现主体中独立出来，从而使得tube的实现不再因为挂接协议的改变而改变，使用灵活。此外，通过加入信号转换逻辑后，tube的挂接也将不再仅仅局限于总线上，可以挂接在某个不用的寄存器上，或者任意表征CPU行为的逻辑，从而使得tube的实现也更加具有扩展性。
在一个实施例中，提供了一种tube通信方法，如图4所示，该方法还包括：
步骤402、判断tube模块将要挂接的信号类型。
步骤404、若tube模块将要挂接的信号类型为总线协议读写信号，则将总线协议读写信号转换为tube内部实现的读写信号。
步骤406、若tube模块将要挂接的信号类型为寄存器读写信号，则将寄存器读写信号转换为tube内部实现的读写信号。
步骤408、若tube模块将要挂接的信号类型为CPU执行命令信号，则将CPU执行命令信号转换为tube内部实现的读写信号。
首先，判断tube模块将要挂接的信号类型，tube模块将要挂接的信号包括：总线协议读写信号；寄存器读写信号；CPU执行命令信号。然后，根据不同的信号类型进行想换的信号逻辑转换。具体地，若tube模块将要挂接的信号类型为总线协议读写信号，则将总线协议读写信号转换为tube内部实现的读写信号。若tube模块将要挂接的信号类型为寄存器读写信号，则将寄存器读写信号转换为tube内部实现的读写信号。若tube模块将要挂接的信号类型为CPU执行命令信号，则将CPU执行命令信号转换为tube内部实现的读写信号。
在本实施例中，通过加入信号转换逻辑后，tube的挂接也将不再仅仅局限于总线上，可以挂接在某个不用的寄存器上，或者任意表征CPU行为的逻辑都可以，进而使得tube的实现也更加具有扩展性。
在一个实施例中，提供了一种tube通信方法，如图5所示，该方法还包括根据所述验证平台的约定进行特定事件的传达的步骤：
步骤502、对访问地址进行读写。
步骤504、验证平台根据访问地址的读写数据的内容，按照预设的约定进行特定事件的传达。
具体地，tube模块与验证平台的通信主要包括对某一访问地址进行读写，验证平台可以利用对某一访问地址的读写数据的不同，按照平台约定进行特定事件的传达，例如：写数据1表示对事件1的产生，写数据2表示对事件2的产生等，每种事件所要做的行为将在验证平台中具体实现。
在本实施例中，实现了tube模块与验证平台的通信，并按照预设的约定进行特定时间的传达。
应该理解的是，虽然图3-5的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图3-5中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，如图6所示，提供了一种tube通信装置600，该装置包括：
获取模块601，用于获取验证平台的tube通信请求，所述tube通信请求中包括tube模块将要挂接的信号；
信号转换模块602，用于将tube将要挂接的信号转换为tube模块内部实现信号；
tube模块603，用于接收所述tube模块内部实现信号，并根据所述验证平台的约定进行特定事件的传达。
在一个实施例中，提供了一种tube通信装置600，该tube模块将要挂接的信号包括：总线协议读写信号；寄存器读写信号；CPU执行命令信号。
在一个实施例中，如图7所示，提供了一种tube通信装置600，该装置还包括：
判断模块604，用于判断所述tube模块将要挂接的信号类型；
第一转换模块605，用于若所述tube模块将要挂接的信号类型为总线协议读写信号，则将总线协议读写信号转换为tube内部实现的读写信号。
在一个实施例中，如图7所示，提供了一种tube通信装置600，该装置还包括：
判断模块604，判断所述tube模块将要挂接的信号类型；
第二转换模块606，用于若所述tube模块将要挂接的信号类型为寄存器读写信号，则将寄存器读写信号转换为tube内部实现的读写信号。
在一个实施例中，如图7所示，提供了一种tube通信装置600，该装置还包括：
判断模块604，判断所述tube模块将要挂接的信号类型；
第三转换模块607，用于若所述tube模块将要挂接的信号类型为CPU执行命令信号，则将CPU执行命令信号转换为tube内部实现的读写信号。
在一个实施例中，提供了一种tube通信装置600，所述tube模块603，还用于：
对访问地址进行读写；
所述验证平台根据所述访问地址的读写数据的内容，按照预设的约定进行特定事件的传达。
关于tube通信装置600的具体限定可以参见上文中对于tube通信方法的限定，在此不再赘述。
在一个实施例中，提供了一种计算机设备，其内部结构图可以如图8所示。该计算机设备包括通过系统总线连接的处理器、存储器以及网络接口。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种tube通信方法。
本领域技术人员可以理解，图8中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现以上各个方法实施例中的步骤。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以上各个方法实施例中的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种tube通信方法，所述方法包括：
获取验证平台的tube通信请求，所述tube通信请求中包括tube模块将要挂接的信号；
将tube将要挂接的信号转换为tube模块内部实现信号；
接收所述tube模块内部实现信号，并根据所述验证平台的约定进行特定事件的传达。
2.根据权利要求1所述的tube通信方法，其特征在于，所述tube模块将要挂接的信号包括：
总线协议读写信号；
寄存器读写信号；
CPU执行命令信号。
3.根据权利要求2所述的tube通信方法，其特征在于，所述将tube将要挂接的信号转换为tube模块内部实现信号的步骤包括：
判断所述tube模块将要挂接的信号类型；
若所述tube模块将要挂接的信号类型为总线协议读写信号，则将总线协议读写信号转换为tube内部实现的读写信号。
4.根据权利要求2所述的tube通信方法，其特征在于，所述将tube将要挂接的信号转换为tube模块内部实现信号的步骤包括：
判断所述tube模块将要挂接的信号类型；
若所述tube模块将要挂接的信号类型为寄存器读写信号，则将寄存器读写信号转换为tube内部实现的读写信号。
5.根据权利要求2所述的tube通信方法，其特征在于，所述将tube将要挂接的信号转换为tube模块内部实现信号的步骤包括：
判断所述tube模块将要挂接的信号类型；
若所述tube模块将要挂接的信号类型为CPU执行命令信号，则将CPU执行命令信号转换为tube内部实现的读写信号。
6.根据权利要求1-5任一项所述的tube通信方法，其特征在于，所述根据所述验证平台的约定进行特定事件的传达的步骤包括：
对访问地址进行读写；
所述验证平台根据所述访问地址的读写数据的内容，按照预设的约定进行特定事件的传达。
7.一种tube通信装置，其特征在于，所述装置包括：
获取模块，所述获取模块用于获取验证平台的tube通信请求，所述tube通信请求中包括tube模块将要挂接的信号；
信号转换模块，所述信号转换模块用于将tube将要挂接的信号转换为tube模块内部实现信号；
tube模块还用于接收所述tube模块内部实现信号，并根据所述验证平台的约定进行特定事件的传达。
8.根据权利要求7所述的tube通信装置，其特征在于，所述tube模块将要挂接的信号包括：
总线协议读写信号；
寄存器读写信号；
CPU执行命令信号。
9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至6中任一项所述方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至6中任一项所述的方法的步骤。
CN201811087528.1A 2018-09-18 2018-09-18 tube通信方法、装置、计算机设备和存储介质 Pending CN109376102A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811087528.1A CN109376102A (zh) 2018-09-18 2018-09-18 tube通信方法、装置、计算机设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811087528.1A CN109376102A (zh) 2018-09-18 2018-09-18 tube通信方法、装置、计算机设备和存储介质

Publications (1)

Publication Number Publication Date
CN109376102A true CN109376102A (zh) 2019-02-22

Family

ID=65405089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811087528.1A Pending CN109376102A (zh) 2018-09-18 2018-09-18 tube通信方法、装置、计算机设备和存储介质

Country Status (1)

Country Link
CN (1) CN109376102A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101504692A (zh) * 2009-03-25 2009-08-12 炬力集成电路设计有限公司 一种验证和测试片上系统的系统及方法
CN101673254A (zh) * 2008-08-15 2010-03-17 北京北大众志微系统科技有限责任公司 嵌入式x86处理器应用于通用片上总线的方法、系统芯片
CN102663326A (zh) * 2012-03-12 2012-09-12 东南大学 用于SoC的数据安全加密模块
US20130332140A1 (en) * 2012-06-11 2013-12-12 Synopsys, Inc. Dynamic Bridging of Interface Protocols
CN105512072A (zh) * 2015-12-09 2016-04-20 天津国芯科技有限公司 一种基于apb总线和opb总线的转换装置
CN106844271A (zh) * 2017-03-13 2017-06-13 郑州云海信息技术有限公司 一种系统验证平台及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673254A (zh) * 2008-08-15 2010-03-17 北京北大众志微系统科技有限责任公司 嵌入式x86处理器应用于通用片上总线的方法、系统芯片
CN101504692A (zh) * 2009-03-25 2009-08-12 炬力集成电路设计有限公司 一种验证和测试片上系统的系统及方法
CN102663326A (zh) * 2012-03-12 2012-09-12 东南大学 用于SoC的数据安全加密模块
US20130332140A1 (en) * 2012-06-11 2013-12-12 Synopsys, Inc. Dynamic Bridging of Interface Protocols
CN105512072A (zh) * 2015-12-09 2016-04-20 天津国芯科技有限公司 一种基于apb总线和opb总线的转换装置
CN106844271A (zh) * 2017-03-13 2017-06-13 郑州云海信息技术有限公司 一种系统验证平台及方法

Similar Documents

Publication Publication Date Title
CN110059020B (zh) 扩展内存的访问方法、设备以及系统
JP4889357B2 (ja) 試験装置、プログラムおよび試験方法
CN105930186B (zh) 多cpu的软件加载方法及基于多cpu的软件加载装置
US10747699B2 (en) Bus control circuit, semiconductor integrated circuit, circuit board, information processing device and bus control method
CN105144120A (zh) 基于存储器地址将来自高速缓存行的数据存储到主存储器
CN112014726A (zh) Dsp芯片测试装置及方法
CN108958848A (zh) 近存储器计算体系结构
CN109557460B (zh) 一种基于fpga的卷积神经网络算法的测试方法及设备
CN109901890A (zh) 一种控制器加载多核固件的方法、装置、计算机设备及存储介质
CN111913822A (zh) 一种基于amp架构的核间通信方式
CN111262753A (zh) 一种numa节点个数自动配置方法方法、系统、终端及存储介质
CN110737618B (zh) 内嵌处理器进行快速数据通信的方法、装置及存储介质
CN115827568A (zh) 获取逻辑系统设计的数据的方法、电子设备和存储介质
CN108121686A (zh) 多处理器和多处理器系统
CN113033785B (zh) 芯片、神经网络训练系统、内存管理方法及装置、设备
US9223697B2 (en) Computer reprogramming method, data storage medium and motor vehicle computer
US10949570B2 (en) Processing system, related integrated circuit and method
US20100153622A1 (en) Data Access Controller and Data Accessing Method
CN105094742B (zh) 一种写数据的方法和设备
CN107451070A (zh) 一种数据的处理方法和服务器
CN117215491A (zh) 一种快速数据访问方法、快速数据访问装置及光模块
CN109144853B (zh) 一种软件定义无线电SoC芯片调试系统
CN109376102A (zh) tube通信方法、装置、计算机设备和存储介质
CN114995587B (zh) 时钟信号获得方法、装置、芯片及存储介质
CN115840592A (zh) Flash访问方法、控制器、系统及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190222

RJ01 Rejection of invention patent application after publication