CN101504692A - 一种验证和测试片上系统的系统及方法 - Google Patents

Abstract

本发明公开了一种验证片上系统(SoC)的系统，用以解决现有技术中验证片上系统时，速度慢，以及需要大量管脚的问题。该系统包括：验证激励装置，与片上系统仿真装置中的测试接口电路相连，用于向所述测试接口电路发送验证程序，驱动所述片上系统仿真装置执行接收到的验证程序，并接收所述片上系统仿真装置返回的验证信息；片上系统仿真装置，用于接收所述验证程序，在所述验证激励装置的驱动下，执行接收到的验证程序，并向所述验证激励装置返回验证信息。本发明还公开了一种验证片上系统的方法，以及一种测试片上系统的系统和方法。

Description

一种验证和测试片上系统的系统及方法

技术领域

本发明涉及计算机技术领域，尤其涉及一种验证和测试片上系统的系统及方法。

背景技术

片上系统(SoC，System on a Chip)是将微处理器、模拟IP核、数字IP核和存储器或片外存储控制接口集成在单一芯片上的系统，它通常是客户定制的，或是面向特定用途的标准产品。

片上系统构成可以包括：片上系统控制逻辑模块、微处理器/微控制器内核模块、数字信号处理器模块、嵌入的存储器模块、与外部进行通讯的接口模块、含有模数/数模的模拟前端模块、电源提供和功耗管理模块等等，对于一个无线片上系统还有射频前端模块、用户定义逻辑以及微电子机械模块，更重要的是一个片上系统芯片内嵌有基本软件模块或可载入的用户软件等。其通用的架构图如1所示，包括系统总线(System Bus)、精简指令集处理器(RISC，ReducedInstruction Set Computer)、增强型联合测试工作组(EJTAG、Enhanced JointTest Action Group)接口、静态随机读写存储器(Sram，Static RAM)、同步动态存储控制器(DDR/SD RAM Controller)、直接存储器存取控制器(DMAController)、USB(OTG)、视频/音频加速引擎(Video/Audio Engine)、接口模块(Interface)、按键模块(Key)、外部设备低速总线(Peripheral Bus)、通用I/O接口(GPIO，General Purpose Input Output)、模数/数模转换器(AD/DA)和NAND flash/SD控制器(NAND flash/SD controller)等等。

具体地说，片上系统设计的关键技术主要包括总线架构技术、IP核可复用技术、软硬件协同设计技术、片上系统验证技术、可测性设计技术、低功耗设计技术、超深亚微米电路实现技术等，此外还要做嵌入式软件移植、开发研究，因此，片上系统设计是一门跨学科的新兴研究领域。

当前片上系统已经成为IC设计业界的焦点，片上系统性能越来越强，规模也越来越大，使得片上系统设计的复杂度大大提高。而仿真与验证是片上系统设计流程中最复杂、最耗时的环节，约占整个芯片开发周期的50％～80％，采用先进的仿真验证方法成为片上系统设计成功的关键。片上系统设计成功后，对生成的片上系统还需进行测试后才能使用。

目前的片上系统验证和测试方法有：将系统总线复用和映射到到芯片的管脚上，然后从芯片外灌入符合系统总线时序协议的验证和测试程序进行验证和测试。但是，复用和映射系统总线需要的管脚(PIN)资源很多，例如32位系统，地址线32bit，读写数据线各32bit，再加上控制信号线若干bit，总数在100bit以上，一般的片上系统芯片出于封装和成本考虑，无法提供这么多的数字pin。只有在8位系统总线中可勉强使用此方法。

此外片上系统验证和测试方法还有：外部模拟静态随机读写存储器件，由内部的精简指令集处理器读取外部静态随机读写存储器件中的指令进行芯片的验证和测试。但是，芯片和测试机台的交互过于频繁，而且由于管脚上的延时，测试机台上的电容电感阻抗的影响，系统跑不了很高的速度，而且容易出错。

发明内容

本发明实施例的目的是提供一种验证片上系统的系统，用以解决现有技术中验证片上系统时，速度慢，以及需要大量管脚的问题。

为此，根据本发明实施例，提供一种验证片上系统的系统，包括：

验证激励装置，与片上系统仿真装置中的测试接口电路相连，用于向所述测试接口电路发送验证程序，驱动所述片上系统仿真装置执行接收到的验证程序，并接收所述片上系统仿真装置返回的验证信息；

片上系统仿真装置，用于接收所述验证程序，在所述验证激励装置的驱动下，执行接收到的验证程序，并向所述验证激励装置返回验证信息。

本发明实施例的另一个目的是提供一种验证片上系统的方法，用以解决现有技术中验证片上系统时，速度慢，以及需要大量管脚的问题。

为此，根据本发明实施例，还提供一种验证片上系统的方法，包括：

本发明实施例提供一种验证片上系统的方法，所述验证的系统包括验证激励装置和片上系统仿真装置，所述片上系统仿真装置包括主控器，所述主控器包括测试接口电路和精简指令集处理器，所述验证激励装置与所述测试接口电路相连，该方法包括：

A、所述验证激励装置向所述测试接口电路发送验证程序；

B、所述验证激励装置驱动所述主控器的主控单元，由所述主控器的主控单元执行接收到的验证程序；

C、所述验证激励装置接收所述片上系统仿真装置返回的验证信息。

本发明实施例的再一个目的是提供一种测试片上系统的系统，用以解决现有技术中测试片上系统时，速度慢，需要大量管脚，以及系统效率低的问题。

为此，根据本发明实施例，还提供一种测试片上系统的系统，包括：

测试激励装置，与片上系统中的测试接口电路相连，用于向所述测试接口电路发送测试程序，驱动所述片上系统执行接收到的测试程序，并接收所述片上系统返回的测试信息，将所述测试信息和保存的所述片上系统的验证信息进行比较，获得测试结果；

片上系统，用于接收所述测试程序，在所述测试激励装置的驱动下，执行接收到的测试程序，并向所述测试激励装置返回测试信息。

本发明实施例的再一个目的是提供一种测试片上系统的方法，用以解决现有技术中测试片上系统时，速度慢，需要大量管脚，以及系统效率低的问题。

为此，根据本发明实施例，还提供一种测试片上系统片上系统的方法，所述测试的系统包括测试激励装置和片上系统，所述片上系统包括主控器，所述主控器包括测试接口电路和精简指令集处理器，所述测试激励装置与所述测试接口电路相连，

A、所述测试激励装置向所述测试接口电路发送测试程序；

B、所述测试激励装置驱动所述主控器的主控单元，由所述主控器的主控单元执行接收到的测试程序；

C、所述测试激励装置接收所述片上系统返回的测试信息；

D、将所述测试信息和保存的所述片上系统的验证信息进行比较，获得测试结果。

本发明实施例中片上系统仿真装置中嵌入的测试接口电路，验证激励装置与测试接口电路相连后，验证激励装置通过向片上系统仿真装置中的测试接口电路发送验证程序，驱动片上系统仿真装置主控器的主控单元，由该主控单元执行接收到的验证程序，并接收片上系统仿真装置返回的验证信息，这样验证激励装置与片上系统仿真装置之间没有太多的交互，从而提高了验证的速度，并且测试过程，测试激励装置通过片上系统中嵌入的测试接口电路，向所述片上系统发送测试程序，所述测试激励装置驱动所述片上系统主控器的主控单元，由该主控单元执行接收到的测试程序，并将所述片上系统返回的测试信息与保存的所述片上系统的验证信息进行比较，获得测试结果，这样验证测试激励装置与片上系统之间不需要很多的交互，减少了管脚的时延，提高了测试的速度。

附图说明

图1为现有技术片上系统的架构图；

图2为本发明实施例中片上系统的架构图；

图3为本发明实施例中验证片上系统的流程图；

图4为本发明实施例中验证片上系统的系统示意图；

图5为本发明实施例中验证片上系统的系统架构图；

图6为本发明第一实施例中验证片上系统的流程图；

图7为本发明第二实施例中验证片上系统的流程图；

图8为本发明实施例中测试片上系统的流程图；

图9为本发明实施例中测试片上系统的系统示意图；

图10为本发明实施例中测试片上系统的系统架构图；

图11为本发明第一实施例中测试片上系统的流程图；

图12为本发明第二实施例中测试片上系统的流程图。

具体实施方式

本发明实施例，片上系统设计过程中，首先搭建一个片上系统仿真装置，该仿真装置的利用逻辑结构对如图1所示的各个功能结构进行仿真，因此验证片上系统的过程也就是对片上系统仿真装置的逻辑结构进行验证。

验证过程中，在片上系统仿真装置中嵌入测试接口(TI，Test Interface)电路，测试接口电路与片上系统仿真装置内部系统总线相连，这样，测试接口电路和精简指令集处理器同为系统总线主控制器的主控单元，具体片上系统仿真装置架构参见图2。在片上系统仿真装置中嵌入测试接口电路后，测试接口电路与片上系统仿真装置外的验证激励装置连接，从而验证激励装置可以利用该电路对片上系统仿真装置进行验证，具体过程如下，参见图3：

步骤301：验证激励装置向片上系统仿真装置的测试接口电路发送验证程序。

首先，确定片上系统仿真装置的工作模式。这里可以通过控制片上系统仿真装置的输入管脚信号，使片上系统仿真装置工作在第一工作模式下，即该模式下测试接口电路为系统总线主控制器的主控单元，然后验证激励装置通过测试接口电路，向片上系统发送验证程序。

当验证激励装置通过类汇编指令集的解析，产生特定的验证时序信号时，验证激励装置将该验证时序信号发送给测试接口电路。

验证激励装置还可以通过类汇编指令集的解析，产生片上系统仿真装置内精简指令集处理器可执行的验证程序，该验证程序包括了验证时序信号，这样，验证激励装置将该验证程序发送给测试接口电路，从而，通过测试接口电路向片上系统仿真装置的内存中灌入该验证程序。

这里，片上系统仿真装置内存可以是如图2所示的外部静态随机读写存储器件。

步骤302：验证激励装置控制片上系统仿真装置的主控器，由该主控器执行接收到的验证程序。

测试接口电路和精简指令集处理器同为片上系统仿真装置中系统总线主控制器的主控单元，因此，当片上系统仿真装置主控器的主控单元为精简指令集处理器时，首先可以通过控制片上系统仿真装置的输入管脚信号，将片上系统仿真装置的工作模式切换到第二工作模拟式下，即该模式下精简指令集处理器为系统总线的主控制器，验证激励装置将片上系统仿真装置的主控制器中精简指令集处理器的启动地址修改为片上系统仿真装置的内存地址，并指示所述精简指令集处理器执行内存中保存的验证程序。或者，

当片上系统仿真装置主控器的主控单元为测试接口电路时，片上系统仿真装置继续处于第一工作模式下，测试接口电路根据片上系统仿真装置的系统总线协议，将接收到的验证程序转换成片上系统仿真装置能执行的验证程序，从而操作芯片内的各种器件模块进行验证。

片上系统仿真装置的第一工作模式或者第二工作模式都是预先设定的，即可以当测试接口电路为主控器的主控单元控制片上系统仿真装置时，设为第一工作模式，精简指令集处理器为主控器的主控单元控制片上系统仿真装置时，设为第二工作模式。当然，也可以定义当测试接口电路为主控器控制片上系统仿真装置时，为第二工作模式，精简指令集处理器为主控器的主控单元控制片上系统仿真装置时，为第一工作模式。本发明实施例中，预先定义，当测试接口电路为主控器的主控单元控制片上系统仿真装置时，为第一工作模式，精简指令集处理器为主控器的主控单元控制片上系统仿真装置时，为第二工作模式。

步骤303：验证激励装置接收片上系统仿真装置返回的验证信息。

当验证程序执行完后，验证激励装置还可以获得片上系统仿真装置返回的验证信息。这里，片上系统仿真装置可以通过测试接口电路，将验证程序执行完后获得的验证信息返回给验证激励装置，片上系统仿真装置也可以通过片上系统仿真装置的I/O接口，将验证程序执行完后获得的验证信息返回给验证激励装置，这样，验证激励装置可以接收并记录验证过程的各个功能模块的运行状态，从而获得测试用的测试向量。

本实施例中，测试接口电路包括与片上系统仿真装置的系统总线连接的控制接口，以及与仿真装置外验证激励装置连接的数据，控制线接口。主要功能是协议转换，即芯片外验证时序协议与芯片内总线控制协议的相互转换，用于接收验证激励装置的验证程序后，操作片上系统仿真装置的系统总线，并向验证激励装置返回片上系统仿真装置的状态和结果。

由此可见，验证片上系统的系统包括验证激励装置100和片上系统仿真装置200，具体参见图4。

验证激励装置100，与片上系统仿真装置200中的测试接口电路210相连，用于向所述测试接口电路发送验证程序，驱动所述片上系统仿真装置200执行接收到的验证程序，并接收所述片上系统仿真装置200返回的验证信息；

片上系统仿真装置200，用于接收所述验证程序，在所述验证激励装置100的驱动下，执行接收到的验证程序，并向所述验证激励装置返回验证信息。

验证激励装置具体包括精简指令集处理器总线控制单元110(RISC BFM，RISC Bus Function Model)，精简指令集处理器总线控制单元110与片上系统仿真装置中的测试接口电路210相连，用于通过类汇编指令集的解析，产生验证时序信号，将所述验证时序信号，发送给测试接口电路210。则，

测试接口电路210，用于接收所述验证时序信号。

精简指令集处理器总线控制单元110，还用于发送驱动所述测试接口电路将接收到的验证时序信号进行协议转换的驱动信号。则，

测试接口电路210，还用于根据所述驱动信号，将接收到的验证时序信号进行协议转换，并执行协议转换后的验证时序信号。

精简指令集处理器总线控制单元110，还用于接收所述测试接口电路210返回的验证信息。则，

测试接口电路210，还用于发送所述片上系统仿真装置的验证信息。

当然，本发明施例中，验证激励装置100包括精简指令集处理器总线控制单元110，可以用于通过类汇编指令集的解析，产生包括验证时序信号的验证程序，将所述包括验证时序信号的验证程序发送给所述测试接口电路。则，

测试接口电路210，用于接收所述包括验证时序信号的验证程序。

精简指令集处理器总线控制单元110，还用于发送驱动所述测试接口电路将接收到的验证程序进行协议转换的驱动信号。则，

测试接口电路，还用于根据所述驱动信号，将接收到的验证程序进行协议转换，并将转换后的验证程序保存到片上系统仿真装置200的内存中。

这样，验证激励装置还包括增强型联合测试工作组总线控制单元120(EJTAC Bus Function Model)，增强型联合测试工作组总线控制单元通过增强型联合测试工作组接口与片上系统仿真装置中的精简指令集处理器220连接，用于将所述片上系统仿真装置的精简指令集处理器的启动地址修改为所述内存的地址。则，

精简指令集处理器220，用于根据所述内存的地址，执行所述内存中保存的验证程序。

增强型联合测试工作组总线控制单元120，还用于接收所述片上系统仿真装置返回的验证信息。

验证激励装置100可以只包括精简指令集处理器总线控制单元110，也可以同时包括精简指令集处理器总线控制单元110和增强型联合测试工作组总线控制单元120。

利用验证激励装置验证片上系统仿真装置的具体系统架构参见图5。其中，

验证激励装置中的精简指令集处理器总线控制单元，用于在片上系统仿真装置的第一工作模式下，通过测试接口电路向片上系统仿真装置发送验证程序，并驱动片上系统仿真装置主控器的主控单元执行接收到的验证程序。

这里，精简指令集处理器总线控制单元可以通过类汇编指令集的解析，产生特定的时序信号驱动测试接口电路，从而完成替代片上系统仿真装置的精简指令集处理器电路实现快速的总线操作和特殊总线时序的生成。也可以通过类汇编指令集的解析，产生包括验证时序信号，且精简指令集处理器可执行的验证程序，然后在片上系统仿真装置的第一工作模式下，驱动片上系统仿真装置的测试接口电路将所述验证程序保存到片上系统仿真装置的内存中。

验证激励装置中的增强型联合测试工作组总线控制单元，用于在片上系统仿真装置的第二工作模式下，在标准的增强型联合测试工作组协议下，通过增强型联合测试工作组接口控制片上系统仿真装置内的精简指令集处理器执行所述片上系统的内存中的验证程序。

当然验证激励装置还可以根据片上系统仿真装置返回的验证信息，获得并保存验证过程各个功能模块的运行状态，从而获得测试用的测试向量。

实施1：验证激励装置只包括精简指令集处理器总线控制单元，从而只需要通过测试接口电路对片上系统进行验证，测试接口电路与精简指令集处理器总线控制单元连接的数据，控制线接口为第一接口，具体过程如下，参见图6：

步骤601：确定片上系统仿真装置的工作模式为第一工作模式，此时测试接口电路控制系统总线模式。

通过灌入时钟信号，复位信号和模式信号的时序，使片上系统仿真装置在第一工作模式下运行。

步骤602：精简指令集处理器总线控制单元通过第一接口向测试接口电路发送验证程序，这些验证程序包括通过类汇编指令集的解析，产生验证时序信号，其中，这些验证程序包括控制系统总线进行数据的各种传输，例如读写各模块的寄存器，启动直接存储器存取控制器，读写内部静态随机读写存储器，启动视频/音频加速引擎等。

步骤603：精简指令集处理器总线控制单元驱动测试接口电路根据接收到的验证程序，进行片上系统验证。

这里，精简指令集处理器总线控制器向测试接口电路发送驱动信号，测试接口电路接到驱动信号后，首先根据协议将接收到的验证程序转换为片上系统仿真装置系统总线能执行的验证指令，然后执行这些转换后的验证指令，从而进行片上系统验证、

步骤604：精简指令集处理器总线控制单元接收片上系统仿真装置的反馈的验证信息。

测试接口电路执行完验证测试程序后，得到了验证信息，这里即为总线传输状态，将该总线传输状态直接反馈到精简指令集处理器总线控制单元，从而精简指令集处理器总线控制单元获得验证仿真的时序信息，也就是验证信息，并通过记录的验证过程中各个功能模块的运行状态，得到测试用的测试向量。

在本发明实施例中，精简指令集处理器总线控制单元可以执行类汇编指令，其内部也有取址、译码、运算、执行的过程，不过由于是总线功能模型，所以在没有外部读写操作时，是没有时间延时的。当在进行片上系统验证时，主动将验证指令通过第一接口发送给测试接口电路，从而用较少的接口信号，驱动测试接口电路，并提高了验证的速度。

实施例2：根据上述片上系统验证的架构，验证激励装置包括精简指令集处理器总线控制单元和增强型联合测试工作组总线控制单元。仿真装置内的测试接口电路与精简指令集处理器总线控制单元之间的数据，控制线接口为第一接口，仿真装置内的精简指令集处理器与增强型联合测试工作组总线控制单元之间的数据，控制线接口为增强型联合测试工作组接口，其进行片上系统验证的具体过程如下，参见图7：

步骤701：确定片上系统的工作模式为第一工作模式，此时测试接口电路控制系统总线状态。

本发明实施例中，通过控制片上系统仿真装置的管脚，即通过灌入时钟信号，复位信号和模式信号的时序，可以改变使片上系统仿真装置的工作模式。

这里，控制片上系统的管脚，使片上系统仿真装置在第一工作模式下运行。

步骤702：精简指令集处理器总线控制单元向测试接口电路发出写指令初始化芯片的部分寄存器和状态模式，然后发出连续写指令，把验证程序送到测试接口电路的第一接口。

步骤703：测试接口电路将接收到的验证程序存入片上系统仿真装置内的静态随机读写存储器中。

这里，测试接口电路首先根据片上系统仿真装置内系统总线的协议将接收到的验证程序转换为片上系统仿真装置的系统总线能执行的验证时序，然后将转换后的验证时序通过系统总线存入静态随机读写存储器中。

步骤704：确定片上系统的工作模式为第二工作模式，此时仿真装置内精简指令集处理器控制系统总线状态。

这里，同样是通过灌入时钟信号，复位信号和模式信号的时序，使片上系统仿真装置在第二工作模式下运行。

步骤705：使片上系统仿真装置内的精简指令集处理器处于增强型联合测试工作组调试状态。

增强型联合测试工作组总线控制单元通过增强型联合测试工作组接口使精简指令集处理器处于增强型联合测试工作组调试状态，并灌入标准的协议使仿真装置内精简指令集处理器的程序地址指针PC指向片内的静态随机读写存储器。

步骤706：增强型联合测试工作组总线控制单元指示精简指令集处理器执行步骤703中内存中保存的验证时序，从而进行片上系统验证。

这里，增强型联合测试工作组总线控制单元通过增强型联合测试工作组接口使精简指令集处理器处于工作状态，从而使仿真装置内精简指令集处理器开始执行在步骤703中灌入的验证程序。

步骤707：获得验证信息。

精简指令集处理器执行完内存内保存的验证程序，将验证信息，这里可以是片上系统仿真装置的总线传输状态，通过仿真装置的I/O管脚反馈到验证测试激励装置，从而得到验证信息。验证信息包括记录的验证过程中各个功能模块的运行状态，得到的测试用的测试向量。

当然本发明实施中，还可以精简指令集处理器执行完内存保存的验证程序，得到总线传输状态后，片上系统仿真装置可以将该总线传输状态通过增强型联合测试工作组接口反馈到增强型联合测试工作组总线控制单元，从而增强型联合测试工作组总线控制单元获得验证信息，即验证仿真的时序信息，并通过记录的验证过程中各个功能模块的运行状态，得到测试用的测试向量。

本发明实施例可以对片上系统仿真装置中的精简指令集处理器的功能进行验证。

在进行片上系统验证时，上述两个实施例既可以单独使用，也可以组合使用。

在进行上述片上系统仿真装置的验证过程，验证测试激励装置会获得片上系统仿真装置的验证信息，该验证信息包括片上系统仿真装置的各个功能模块的运行状态，验证完成时，根据这些运行状态，会生成测试Pattern，也就是测试向量。

片上系统仿真装置通过验证后，则可以根据片上系统仿真装置中的各种逻辑结构生产片上系统。而生产出片上系统是否能正常工作，性能是否正常，这样都需对片上系统进行测试才能获得，因此，本发明还公开一种测试片上系统的方法。

生产片上系统过程中，在片上系统芯片里面嵌入测试接口电路，即测试接口电路是芯片内的一个电路模块，此模块包括与片上系统芯片内系统总线连接的控制接口，以及与芯片外测试激励装置连接的数据，控制线接口，即第一接口。主要功能是测试过程中进行协议转换，即芯片外测试时序协议与芯片内总线控制协议的相互转换，用于接收测试激励装置的测试程序后，操作片上系统芯片内的系统总线，并向测试激励装置返回片上系统芯片内状态和结果。具体片上系统芯片架构同样参见图2，在片上系统中嵌入测试接口电路后，测试接口电路通过第一接口与片上系统外的测试激励装置连接，从而测试激励装置可以利用该电路对片上系统进行测试，具体过程如下，参见图8：

步骤801：测试激励装置根据验证过程获得的测试向量，模拟出测试程序。

这里，测试激励装置已经保存了对片上系统芯片对应的片上系统仿真装置进行验证的验证信息，并根据该验证信息获得了测试向量，从而可以模拟出测试程序，测试程序可以是测试时序，也可以是包括测试时序，且片上系统内精简指令集处理器可执行的类汇编程序。

测试激励装置保存的验证信息，既可以是利用本发明实施例提供的验证方法对片上系统仿真装置进行验证，获得的验证信息，也可以是利用其他的验证方法对片上系统仿真装置进行验证，获得验证信息。例如：由片上系统仿真装置内部的精简指令集处理器读取外部静态随机读写存储器中的指令进行片上系统仿真装置的验证后，测试仪通过片上系统仿真装置的I/O接口获得验证信息。

步骤802：测试激励装置向片上系统中的测试接口电路，发送模拟出的测试程序。

首先，确定片上系统的工作模式。这里可以通过控制片上系统的管脚，使片上系统工作在第一工作模式下，即该模式下测试接口电路为系统总线的主控制器，然后测试激励装置通过第一接口向片上系统发送测试程序。

当测试程序为根据验证过程生成的测试向量，模拟出的测试时序信号时，测试激励装置将该测试时序信号发送给测试接口电路。

当测试程序为根据验证过程生成的测试向量，模拟出的包括测试时序信号，且片上系统内精简指令集处理器可执行的测试程序时，测试激励装置将该测试程序发送给测试接口电路，从而，通过测试接口电路向片上系统的内存中灌入该测试程序。

这里，片上系统内存可以是如图2所示的静态随机读写存储器。

步骤803：测试激励装置控制片上系统主控器的主控单元执行接收到的测试程序。

测试接口电路和精简指令集处理器同为片上系统中系统总线主控制器的主控单元，因此，当片上系统主控器的主控单元为精简指令集处理器时，首先可以通过控制片上系统的输入管脚信号，将片上系统的工作模式切换到第二工作模拟式下，即该模式下精简指令集处理器为系统总线主控制器的主控单元，测试激励装置将片上系统主控制器的主控单元中精简指令集处理器的启动地址修改为片上系统的内存地址，并指示所述精简指令集处理器执行静态随机读写存储器中保存的测试程序。或者，

当片上系统的主控器的主控单元为测试接口电路时，片上系统继续处于第一工作模式下，测试接口电路根据片上系统的系统总线协议，将接收到的测试程序转换成片上系统能执行的测试程序，从而操作芯片内的各种器件模块进行测试。

步骤804：测试激励装置将片上系统返回的测试信息与保存的片上系统的验证信息进行比较，获得测试结果。

本发明实施例中，当测试程序执行完后，测试激励装置还可以接收片上系统返回的测试信息，将该测试信息与保存的该片上系统对应的验证信息进行比较，获得测试结果。这里，可以将发送出的测试程序与返回的测试信息进行比较，获得测试结果。

在本发明实施中，测试系统包括测试激励装置100和片上系统200，参见图9，其中，

测试激励装置100，与片上系统200中的测试接口电路210相连，用于向所述测试接口电路210发送测试程序，驱动所述片上系统200执行接收到的测试程序，并接收所述片上系统200返回的测试信息，将所述测试信息和保存的所述片上系统的验证信息进行比较，获得测试结果。

片上系统200，用于接收所述测试程序，在所述测试激励装置100的驱动下，执行接收到的测试程序，并向所述测试激励装置返回测试信息。

测试激励装置100具体可以包括精简指令集处理器总线控制单元110，精简指令集处理器总线控制单元通过第一接口与片上系统200中的测试接口电路210相连，测试激励装置还可以包括增强型联合测试工作组总线控制单元120，增强型联合测试工作组总线控制单元120通过增强型联合测试工作组接口与片上系统的主控制器的精简指令集处理器220连接。

测试激励装置可以只包括精简指令集处理器总线控制单元，也可以同时包括精简指令集处理器总线控制单元和增强型联合测试工作组总线控制单元。

利用测试激励装置测试片上系统的具体系统架构参见图10。其中，

测试激励装置中的精简指令集处理器总线控制单元，用于根据验证过程生成的测试向量，模拟出的包括测试时序信号的测试程序，从而在片上系统的第一工作模式下，向片上系统发送测试程序，并驱动片上系统的测试接口电路执行接收到的测试，从而完成替代片上系统的精简指令集处理器电路实现快速的总线操作和特殊总线时序的生成。也可以在片上系统的第一工作模式下，驱动片上系统的测试接口电路将测试程序保存到所述片上系统的内存中，

测试激励装置中的增强型联合测试工作组总线控制单元，用于在片上系统的第二工作模式下，以及在标准的增强型联合测试工作组协议下，通过增强型联合测试工作组接口控制片上系统仿真装置内的精简指令集处理器执行所述片上系统的内存中的测试程序。

实施3：测试激励装置只包括精简指令集处理器总线控制单元，从而只需要通过测试接口电路对片上系统进行测试，测试接口电路与精简指令集处理器总线控制单元连接的数据，控制线接口为第一接口，具体过程如下，参见图11：

步骤1101：确定片上系统的工作模式为第一工作模式，此时测试接口电路控制系统总线模式。

通过灌入时钟信号，复位信号和模式信号的时序，使片上系统在第一工作模式下运行。

步骤1102：精简指令集处理器总线控制单元根据验证过程生成的测试向量，模拟出测试时序信号。这里验证过程，既可以根据本发明实施例中提供的验证方法进行验证，也可以根据其他的验证方法进行验证。

步骤1103：精简指令集处理器总线控制单元通过第一接口向测试接口电路发送测试时序信号，其中，这些测试时序信号包括控制系统总线进行数据的各种传输，例如读写各模块的寄存器，启动直接存储器存取控制器，读写内部静态随机读写存储器，启动视频/音频加速引擎等。

步骤1104：精简指令集处理器总线控制单元驱动测试接口电路根据接收到的测试时序信号，进行片上系统测试。

这里，精简指令集处理器总线控制单元向测试接口电路发送驱动信号，测试接口电路接收到该驱动信号后，首先根据协议将接收到的测试程序转换为片上系统的系统总线能执行的测试指令，然后执行这些转换后的测试指令，从而进行片上系统测试、

步骤1105：精简指令集处理器总线控制单元根据接收到的反馈的测试信息，获得测试结果。

测试接口电路执行完测试程序后，得到了测试信息，这里可以为总线传输状态，将该总线传输状态直接反馈到精简指令集处理器总线控制单元，从而精简指令集处理器总线控制单元获得测试返回的时序信息，从而将发送出的测试时序信号与返回的时序信息进行比较，获得测试结果。

实施例4：根据上述片上系统测试的架构，测试激励装置包括精简指令集处理器总线控制单元和增强型联合测试工作组总线控制单元。测试接口电路与精简指令集处理器总线控制单元之间的数据，控制线接口为第一接口，芯片内的精简指令集处理器与增强型联合测试工作组总线控制单元之间的数据，控制线接口为增强型联合测试工作组接口，其进行片上系统测试的具体过程如下，参见图12：

步骤1201：确定片上系统的工作模式为第一工作模式，此时测试接口电路控制系统总线模式。

本发明实施例中，通过控制片上系统的管脚，即通过灌入时钟信号，复位信号和模式信号的时序，可以改变片上系统的工作模式。

这里，控制片上系统的管脚，使片上系统在第一工作模式下运行。

步骤1202：精简指令集处理器总线控制单元根据验证过程生成的测试向量，模拟出包括测试时序信号，且芯片内精简指令集处理器可执行的测试程序。这里验证过程，既可以根据本发明实施例中提供的验证方法进行验证，也可以根据其他的验证方法进行验证。

步骤1203：精简指令集处理器总线控制单元向测试接口电路发出写指令初始化芯片的部分寄存器和状态模式，然后发出连续写指令，把测试程序送到测试接口电路的第一接口。

步骤1204：测试接口电路将接收到的测试程序存入片上系统内的静态随机读写存储器中。

这里，测试接口电路首先根据片上系统的系统总线的协议将接收到的测试程序转换为片上系统的系统总线能执行的测试时序，然后将转换后的测试时序通过系统总线存入静态随机读写存储器中。

步骤1205：确定片上系统的工作模式为第二工作模式，此时芯片内精简指令集处理器控制系统总线模式。

这里，同样是通过灌入时钟信号，复位信号和模式信号的时序，使片上系统在第二工作模式下运行。

步骤1206：使片上系统内的精简指令集处理器处于增强型联合测试工作组调试状态。

增强型联合测试工作组总线控制单元通过增强型联合测试工作组接口使精简指令集处理器处于增强型联合测试工作组调试状态，并灌入标准的协议使芯片内精简指令集处理器的程序地址指针PC指向片内静态随机读写存储器。

步骤1207：增强型联合测试工作组总线控制单元指示精简指令集处理器执行步骤1203中静态随机读写存储器中保存的测试时序，从而进行片上系统测试。

这里，增强型联合测试工作组总线控制单元通过增强型联合测试工作组接口使精简指令集处理器处于工作状态，从而使芯片内精简指令集处理器开始执行在步骤1203中灌入的测试程序。

步骤1208：获得测试结果。

精简指令集处理器执行完静态随机读写存储器内保存的测试程序，将片上系统返回的测试信息，即测试时序信息送到芯片I/O管脚，从而获得返回的时序信息，比较发送出的测试时序信号与返回的时序信息，得到测试结果。

当然本发明实施中，还可以精简指令集处理器执行完静态随机读写存储器保存的测试程序，得到总线传输状态后，片上系统可以将该总线传输状态通过增强型联合测试工作组接口反馈到增强型联合测试工作组总线控制单元，从而增强型联合测试工作组总线控制单元获得测试返回的时序信息，从而将发送出的测试时序信号与返回的时序信息进行比较，得到测试结果。

在上述实施例中，测试程序从片内的静态随机读写存储器开始，从而加快了测试的速度，从而可以实现片上系统的批量测试。

综上所述，本发明实施例中，验证激励装置向片上系统仿真装置发送验证程序，并驱动片上系统仿真装置的主控器的主控单元执行接收到的验证程序，以及测试激励装置向片上系统发送测试程序，并驱动片上系统的主控器的主控单元执行接收到的测试程序，这样，在验证和测试的过程中，验证/测试激励装置通过与测试接口电路的接口或增强型联合测试工作组接口，对片上系统仿真装置进行验证，以及对片上系统进行测试，从而不需要过多的管脚、并且片上系统仿真装置或片上系统与验证测试激励装置之间不需要太多的交互，提高了验证和测试的速度。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (32)

1、一种验证片上系统的系统，其特征在于，包括：

验证激励装置，与片上系统仿真装置中的测试接口电路相连，用于向所述测试接口电路发送验证程序，驱动所述片上系统仿真装置执行接收到的验证程序，并接收所述片上系统仿真装置返回的验证信息；

片上系统仿真装置，用于接收所述验证程序，在所述验证激励装置的驱动下，执行接收到的验证程序，并向所述验证激励装置返回验证信息。

2、如权利要求1所述的系统，其特征在于，所述验证激励装置包括：

精简指令集处理器总线控制单元，用于通过类汇编指令集的解析，产生验证时序信号，将所述验证时序信号，发送给所述测试接口电路。

3、如权利要求2所述的系统，其特征在于，所述测试接口电路，用于接收所述验证时序信号。

4、如权利要求3所述的系统，其特征在于，

所述精简指令集处理器总线控制单元，还用于发送驱动所述测试接口电路将接收到的验证时序信号进行协议转换的驱动信号；

所述测试接口电路，还用于根据所述驱动信号，将接收到的验证时序信号进行协议转换，并执行协议转换后的验证时序信号。

5、如权利要求3所述的系统，其特征在于，

所述精简指令集处理器总线控制单元，还用于接收所述测试接口电路返回的验证信息；

所述测试接口电路，还用于发送所述片上系统仿真装置的验证信息。

6、如权利要求1所述的系统，其特征在于，所述验证激励装置包括：

精简指令集处理器总线控制单元，用于通过类汇编指令集的解析，产生包括验证时序信号的验证程序，将所述包括验证时序信号的验证程序发送给所述测试接口电路。

7、如权利要求6所述的系统，其特征在于，所述测试接口电路，用于接收所述包括验证时序信号的验证程序。

8、如权利要求7所述的系统，其特征在于，

所述精简指令集处理器总线控制单元，还用于发送驱动所述测试接口电路将接收到的验证程序进行协议转换的驱动信号；

所述测试接口电路，还用于根据所述驱动信号，将接收到的验证程序进行协议转换，并将转换后的验证程序保存到所述片上系统仿真装置的内存中。

9、如权利要求8所述的系统，其特征在于，所述验证激励装置还包括：

增强型联合测试工作组总线控制单元，用于将所述片上系统仿真装置的精简指令集处理器的启动地址修改为所述内存的地址；

所述精简指令集处理器，用于根据所述内存的地址，执行所述内存中保存的验证程序。

10、如权利要求9所述的系统，其特征在于，

所述增强型联合测试工作组总线控制单元，还用于接收所述片上系统仿真装置返回的验证信息。

11、一种验证片上系统的方法，所述验证的系统包括验证激励装置和片上系统仿真装置，所述片上系统仿真装置包括主控器，所述主控器包括测试接口电路和精简指令集处理器，所述验证激励装置与所述测试接口电路相连，其特征在于，该方法包括：

A、所述验证激励装置向所述测试接口电路发送验证程序；

B、所述验证激励装置驱动所述主控器的主控单元，由所述主控器的主控单元执行接收到的验证程序；

C、所述验证激励装置接收所述片上系统仿真装置返回的验证信息。

12、如权利要求11所述的方法，其特征在于，所述步骤A包括：

A11、所述验证激励装置通过类汇编指令集的解析，产生验证时序信号；

A12、所述验证激励装置将所述验证时序信号，发送给所述测试接口电路。

13、如权利要求12所述的方法，其特征在于，当所述主控器的主控单元为测试接口电路时，所述步骤B包括：

B11、所述验证激励装置驱动所述测试接口电路将接收到的验证时序信号进行协议转换；

B12、所述测试接口电路执行协议转换后的验证时序信号。

14、如权利要求11所述的方法，其特征在于，所述步骤A包括：

A21、所述验证激励装置通过类汇编指令集的解析，产生包括验证时序信号的验证程序；

A22、所述验证激励装置将所述包括验证时序信号的验证程序发送给所述测试接口电路。

15、如权利要求14所述的方法，其特征在于，当主控器的主控单元为精简指令集处理器时，所述步骤B包括：

B21、所述验证激励装置驱动测试接口电路将接收到的验证程序进行协议转换，并将转换后的验证程序保存到所述片上系统仿真装置的内存中；

B22、所述验证激励装置将所述精简指令集处理器的启动地址修改为所述内存的地址；

B23、所述精简指令集处理器根据所述内存的地址，执行所述内存中保存的验证程序。

16、如权利要求11所述的方法，其特征在于，所述步骤C包括：

所述片上系统仿真装置通过所述测试接口电路将验证信息返还给所述验证激励装置。

17、一种测试片上系统的系统，其特征在于，包括：

测试激励装置，与片上系统中的测试接口电路相连，用于向所述测试接口电路发送测试程序，驱动所述片上系统执行接收到的测试程序，并接收所述片上系统返回的测试信息，将所述测试信息和保存的所述片上系统的验证信息进行比较，获得测试结果；

片上系统，用于接收所述测试程序，在所述测试激励装置的驱动下，执行接收到的测试程序，并向所述测试激励装置返回测试信息。

18、如权利要求17所述的系统，其特征在于，所述测试激励装置包括：

精简指令集处理器总线控制单元，用于据保存的验证信息获得的测试向量，模拟出测试时序信号，将所述测试时序信号，发送给所述测试接口电路。

19、如权利要求18所述的系统，其特征在于，所述测试接口电路，用于接收所述测试时序信号。

20、如权利要求19所述的系统，其特征在于，

所述精简指令集处理器总线控制单元，还用于发送驱动所述测试接口电路将接收到的测试时序信号进行协议转换的驱动信号；

所述测试接口电路，还用于根据所述驱动信号，将接收到的测试时序信号进行协议转换，并执行协议转换后的测试时序信号。

21、如权利要求19所述的系统，其特征在于，

所述精简指令集处理器总线控制单元，还用于接收所述测试电路返回的测试信息，将所述测试信息和保存的所述片上系统的验证信息进行比较，获得测试结果；

所述测试接口电路，还用于发送所述片上系统的测试信息。

22、如权利要求17所述的系统，其特征在于，所述测试激励装置包括：

精简指令集处理器总线控制单元，用于根据保存的验证信息获得的测试向量，模拟出包括测试时序信号的测试程序，将所述包括测试时序信号的测试程序发送给所述测试接口电路。

23、如权利要求22所述的系统，其特征在于，所述测试接口电路，还用于接收所述包括测试时序信号的测试程序。

24、如权利要求22所述的系统，其特征在于，

所述精简指令集处理器总线控制单元，还用于发送驱动所述测试接口电路将接收到的测试程序进行协议转换的驱动信号；

所述测试接口电路，还用于根据所述驱动信号，将接收到的测试程序进行协议转换，并将转换后的测试程序保存到所述片上系统的内存中。

25、如权利要求24所述的系统，其特征在于，所述测试激励装置还包括：

增强型联合测试工作组总线控制单元，用于将所述片上系统的精简指令集处理器的启动地址修改为所述内存的地址；

所述精简指令集处理器，用于根据所述内存的地址，执行所述内存中保存的测试程序。

26、如权利要求25所述的系统，其特征在于，

所述增强型联合测试工作组总线控制单元，还用于接收所述片上系统返回的测试信息，将所述测试信息和保存的所述片上系统的验证信息进行比较，获得测试结果。

27、一种测试片上系统的方法，所述测试的系统包括测试激励装置和片上系统，所述片上系统包括主控器，所述主控器包括测试接口电路和精简指令集处理器，所述测试激励装置与所述测试接口电路相连，其特征在于，该方法包括：

A、所述测试激励装置向所述测试接口电路发送测试程序；

B、所述测试激励装置驱动所述主控器的主控单元，由所述主控器的主控单元执行接收到的测试程序；

C、所述测试激励装置接收所述片上系统返回的测试信息；

D、将所述测试信息和保存的所述片上系统的验证信息进行比较，获得测试结果。

28、如权利要求27所述的方法，其特征在于，所述步骤A包括：

A11、所述测试激励装置根据保存的验证信息获得的测试向量，模拟出测试时序信号；

A12、所述测试激励装置将所述测试时序信号，发送给所述测试接口电路。

29、如权利要求28所述的方法，其特征在于，当所述主控器的主控单元为测试接口电路时，所述步骤B包括：

B11、所述测试激励装置驱动所述测试接口电路将接收到的测试时序信号进行协议转换；

B12、所述测试接口电路执行协议转换后的测试时序信号。

30、如权利要求27所述的方法，其特征在于，所述步骤A包括：

A21、所述测试激励装置根据保存的验证信息获得的测试向量，模拟出包括测试时序信号的测试程序；

A22、所述测试激励装置将所述测试程序发送给所述测试接口电路。

31、如权利要求30所述的方法，其特征在于，当所述主控器的主控单元为精简指令集处理器时，所述步骤B包括：

B21、所述测试激励装置驱动测试接口电路将接收到的测试程序进行协议转换，并将转换后的验证程序保存到所述片上系统的内存中；

B22、所述测试激励装置将所述精简指令集处理器的启动地址修改为所述内存的地址；

B23、所述精简指令集处理器根据所述内存的地址，执行所述内存中保存的测试程序。

32、如权利要求27所述的方法，其特征在于，所述步骤C包括：

所述片上系统通过所述测试接口电路将测试信息返还给所述测试激励装置。

Images