CN112463700A - 一种控制axi总线带宽的方法和装置 - Google Patents
一种控制axi总线带宽的方法和装置 Download PDFInfo
- Publication number
- CN112463700A CN112463700A CN202011231074.8A CN202011231074A CN112463700A CN 112463700 A CN112463700 A CN 112463700A CN 202011231074 A CN202011231074 A CN 202011231074A CN 112463700 A CN112463700 A CN 112463700A
- Authority
- CN
- China
- Prior art keywords
- read
- determining
- axi bus
- valid signal
- expected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 230000000630 rising effect Effects 0.000 claims description 14
- 238000004891 communication Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1678—Details of memory controller using bus width
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0062—Bandwidth consumption reduction during transfers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种控制AXI总线带宽的方法和装置，方法包括：从AXI总线上获取读地址有效信号和读数据有效信号；基于读地址有效信号和读数据有效信号确定读延迟；基于AXI总线的协议确定突发读长度，并基于突发读长度、读延迟、和预期带宽确定预期读周期；将AXI总线的读地址有效信号周期设置为预期读周期。本发明能够以通用方式控制AXI总线带宽，提高AXI总线控制的普适性和便利性。
Description
技术领域
本发明涉及数据传输领域，更具体地，特别是指一种控制AXI总线带宽的方法和装置。
背景技术
AXI总线是ARM公司提出的AMBA(先进微控制器总线架构)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持杰出传输访问和乱序访问，并更加容易进行时序收敛。
由于AXI具有标准性、通用高效性等特点，FPGA中开始大规模采用AXI作为模块之间互联总线。AXI是一个地址和数据分开的总线，并且有自己的时序控制，研究AXI控制带宽的方法可以应用到很多测试带宽的领域。
现有技术中控制AXI总线带宽的方法多与具体应用有关，需要结合具体应用的特点，提出该应用特定的控制带宽方法，不具有通用性。比如以太网会根据带宽需求算出帧频，然后控制帧频从而实现控制带宽。
针对现有技术中AXI总线带宽控制方法不通用的问题，目前尚无有效的解决方案。
发明内容
有鉴于此，本发明实施例的目的在于提出一种控制AXI总线带宽的方法和装置，能够以通用方式控制AXI总线带宽，提高AXI总线控制的普适性和便利性。
基于上述目的，本发明实施例的第一方面提供了一种控制AXI总线带宽的方法，包括执行以下步骤：
从AXI总线上获取读地址有效信号和读数据有效信号；
基于读地址有效信号和读数据有效信号确定读延迟；
基于AXI总线的协议确定突发读长度，并基于突发读长度、读延迟、和预期带宽确定预期读周期；
将AXI总线的读地址有效信号周期设置为预期读周期。
在一些实施方式中，从AXI总线上获取读地址有效信号和读数据有效信号包括：获取读地址有效信号和读数据有效信号的上升沿位置；基于读地址有效信号和读数据有效信号确定读延迟包括：将读地址有效信号和读数据有效信号的上升沿位置之差确定为读延迟。
在一些实施方式中，方法还包括：在确定读延迟后输出配置为表示读延迟时间段的读延迟信号，并同时输出指示读延迟信号有效的读延迟有效信号。
在一些实施方式中，方法还包括：在基于突发读长度、读延迟、和预期带宽确定预期读周期之前，先响应于接收到读延迟有效信号而接受读延迟信号以确定读延迟。
在一些实施方式中，基于AXI总线的协议确定突发读长度包括：从AXI总线的读地址通信信号中确定突发读长度。
在一些实施方式中，基于突发读长度、读延迟、和预期带宽确定预期读周期包括：将突发读长度除以预期带宽的商与读延迟之和确定为预期读周期。
在一些实施方式中，将AXI总线的读地址有效信号周期设置为预期读周期包括：在AXI总线的读地址有效信号上每间隔预期读周期发送一个脉冲信号。
本发明实施例的第二方面提供了一种控制AXI总线带宽的装置，包括：
处理器；和
存储器，存储有处理器可运行的程序代码，程序代码在被运行时执行以下步骤：
从AXI总线上获取读地址有效信号和读数据有效信号；
基于读地址有效信号和读数据有效信号确定读延迟；
基于AXI总线的协议确定突发读长度，并基于突发读长度、读延迟、和预期带宽确定预期读周期；
将AXI总线的读地址有效信号周期设置为预期读周期。
在一些实施方式中，从AXI总线上获取读地址有效信号和读数据有效信号包括：获取读地址有效信号和读数据有效信号的上升沿位置；
基于读地址有效信号和读数据有效信号确定读延迟包括：将读地址有效信号和读数据有效信号的上升沿位置之差确定为读延迟；
步骤还包括：在确定读延迟后输出配置为表示读延迟时间段的读延迟信号，并同时输出指示读延迟信号有效的读延迟有效信号。
在一些实施方式中，基于AXI总线的协议确定突发读长度包括：从AXI总线的读地址通信信号中确定突发读长度；基于突发读长度、读延迟、和预期带宽确定预期读周期包括：将突发读长度除以预期带宽的商与读延迟之和确定为预期读周期。
本发明具有以下有益技术效果：本发明实施例提供的控制AXI总线带宽的方法和装置，通过从AXI总线上获取读地址有效信号和读数据有效信号；基于读地址有效信号和读数据有效信号确定读延迟；基于AXI总线的协议确定突发读长度，并基于突发读长度、读延迟、和预期带宽确定预期读周期；将AXI总线的读地址有效信号周期设置为预期读周期的技术方案，能够以通用方式控制AXI总线带宽，提高AXI总线控制的普适性和便利性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的控制AXI总线带宽的方法的流程示意图；
图2为本发明提供的控制AXI总线带宽的方法的突发读信号的整体时序图；
图3为本发明提供的控制AXI总线带宽的方法的突发读信号的局部时序图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种提高AXI总线控制的普适性和便利性的控制AXI总线带宽的方法的一个实施例。图1示出的是本发明提供的控制AXI总线带宽的方法的流程示意图。
所述的控制AXI总线带宽的方法，如图1所示，包括执行以下步骤：
步骤S101，从AXI总线上获取读地址有效信号和读数据有效信号；
步骤S103，基于读地址有效信号和读数据有效信号确定读延迟；
步骤S105，基于AXI总线的协议确定突发读长度，并基于突发读长度、读延迟、和预期带宽确定预期读周期；
步骤S107，将AXI总线的读地址有效信号周期设置为预期读周期。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。所述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
在一些实施方式中，从AXI总线上获取读地址有效信号和读数据有效信号包括：获取读地址有效信号和读数据有效信号的上升沿位置；基于读地址有效信号和读数据有效信号确定读延迟包括：将读地址有效信号和读数据有效信号的上升沿位置之差确定为读延迟。
在一些实施方式中，方法还包括：在确定读延迟后输出配置为表示读延迟时间段的读延迟信号，并同时输出指示读延迟信号有效的读延迟有效信号。
在一些实施方式中，方法还包括：在基于突发读长度、读延迟、和预期带宽确定预期读周期之前，先响应于接收到读延迟有效信号而接受读延迟信号以确定读延迟。
在一些实施方式中，基于AXI总线的协议确定突发读长度包括：从AXI总线的读地址通信信号中确定突发读长度。
在一些实施方式中，基于突发读长度、读延迟、和预期带宽确定预期读周期包括：将突发读长度除以预期带宽的商与读延迟之和确定为预期读周期。
在一些实施方式中，将AXI总线的读地址有效信号周期设置为预期读周期包括：在AXI总线的读地址有效信号上每间隔预期读周期发送一个脉冲信号。
下面根据如图2所示的具体实施例进一步阐述本发明的具体实施方式。
AXI特征为收端和发端分开，无论收端还是发端都由地址通道、数据通道和反馈通道构成，而且无论地址通道还是数据通道都有握手信号，按照一定的规则实现传输。规则参见图2，对于突发式读，当地址出现在地址总线后，传输的数据将出现在读数据通道上。设备保持VALID为低直到读数据有效。为了表明一次突发式读写的完成，设备用RLAST信号来表示最后一个被传输的数据。设备会在第一次突发式读完成后处理第二次突发式读数据。也就意味着，主机一开始传送了两个地址给设备。设备在完全处理完第一个地址的数据之后才开始处理第二个地址的数据。
参见图3，地址送出后，数据会等待一定时间出现即读延迟；和地址同时送出的还有一个Burst(突发)长度信息，AXI会在第一个首地址后连续发送Burst长度的数据。两次读之间的间隔为读周期。只要测得读延迟，控制Burst长度和读周期，就可以实现带宽的控制。
arvalid(读地址有效)的上升沿和rvalid(读数据有效)的上升沿之间的延迟就是读延迟，这个延迟总是存在的。测试后输出延迟周期，并且用一个时钟周期的valid信号指示有效。根据AXI的协议，burst的长度是有规定的，不能大于256个时钟周期。那么数据带宽工应该为：数据带宽＝Busrt长度/读周期。测试出度延迟后，根据bust的长度和带宽要求，就可以确定读周期，从而实现了带宽控制的功能。
从上述实施例可以看出，本发明实施例提供的控制AXI总线带宽的方法，通过从AXI总线上获取读地址有效信号和读数据有效信号；基于读地址有效信号和读数据有效信号确定读延迟；基于AXI总线的协议确定突发读长度，并基于突发读长度、读延迟、和预期带宽确定预期读周期；将AXI总线的读地址有效信号周期设置为预期读周期的技术方案，能够以通用方式控制AXI总线带宽，提高AXI总线控制的普适性和便利性。
需要特别指出的是，上述控制AXI总线带宽的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于控制AXI总线带宽的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。
基于上述目的，本发明实施例的第二个方面，提出了一种提高AXI总线控制的普适性和便利性的控制AXI总线带宽的装置的一个实施例。控制AXI总线带宽的装置包括：
处理器；和
存储器，存储有处理器可运行的程序代码，程序代码在被运行时执行以下步骤：
从AXI总线上获取读地址有效信号和读数据有效信号；
基于读地址有效信号和读数据有效信号确定读延迟；
基于AXI总线的协议确定突发读长度，并基于突发读长度、读延迟、和预期带宽确定预期读周期；
将AXI总线的读地址有效信号周期设置为预期读周期。
在一些实施方式中，从AXI总线上获取读地址有效信号和读数据有效信号包括：获取读地址有效信号和读数据有效信号的上升沿位置；
基于读地址有效信号和读数据有效信号确定读延迟包括：将读地址有效信号和读数据有效信号的上升沿位置之差确定为读延迟；
步骤还包括：在确定读延迟后输出配置为表示读延迟时间段的读延迟信号，并同时输出指示读延迟信号有效的读延迟有效信号。
在一些实施方式中，基于AXI总线的协议确定突发读长度包括：从AXI总线的读地址通信信号中确定突发读长度；基于突发读长度、读延迟、和预期带宽确定预期读周期包括：将突发读长度除以预期带宽的商与读延迟之和确定为预期读周期。
从上述实施例可以看出，本发明实施例提供的控制AXI总线带宽的装置，通过从AXI总线上获取读地址有效信号和读数据有效信号；基于读地址有效信号和读数据有效信号确定读延迟；基于AXI总线的协议确定突发读长度，并基于突发读长度、读延迟、和预期带宽确定预期读周期；将AXI总线的读地址有效信号周期设置为预期读周期的技术方案，能够以通用方式控制AXI总线带宽，提高AXI总线控制的普适性和便利性。
需要特别指出的是，上述控制AXI总线带宽的装置的实施例采用了所述控制AXI总线带宽的方法的实施例来具体说明各模块的工作过程，本领域技术人员能够很容易想到，将这些模块应用到所述控制AXI总线带宽的方法的其他实施例中。当然，由于所述控制AXI总线带宽的方法实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于所述控制AXI总线带宽的装置也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种控制AXI总线带宽的方法，其特征在于，包括执行以下步骤：
从AXI总线上获取读地址有效信号和读数据有效信号；
基于所述读地址有效信号和所述读数据有效信号确定读延迟；
基于AXI总线的协议确定突发读长度，并基于所述突发读长度、所述读延迟、和预期带宽确定预期读周期；
将AXI总线的读地址有效信号周期设置为所述预期读周期。
2.根据权利要求1所述的方法，其特征在于，从AXI总线上获取读地址有效信号和读数据有效信号包括：获取所述读地址有效信号和所述读数据有效信号的上升沿位置；
基于所述读地址有效信号和所述读数据有效信号确定读延迟包括：将所述读地址有效信号和所述读数据有效信号的上升沿位置之差确定为所述读延迟。
3.根据权利要求2所述的方法，其特征在于，还包括：在确定读延迟后输出配置为表示所述读延迟时间段的读延迟信号，并同时输出指示所述读延迟信号有效的读延迟有效信号。
4.根据权利要求3所述的方法，其特征在于，还包括：在基于所述突发读长度、所述读延迟、和预期带宽确定预期读周期之前，先响应于接收到所述读延迟有效信号而接受所述读延迟信号以确定所述读延迟。
5.根据权利要求1所述的方法，其特征在于，基于AXI总线的协议确定突发读长度包括：从AXI总线的读地址通信信号中确定所述突发读长度。
6.根据权利要求1所述的方法，其特征在于，基于所述突发读长度、所述读延迟、和预期带宽确定预期读周期包括：将所述突发读长度除以所述预期带宽的商与所述读延迟之和确定为所述预期读周期。
7.根据权利要求1所述的方法，其特征在于，将AXI总线的读地址有效信号周期设置为所述预期读周期包括：在AXI总线的所述读地址有效信号上每间隔所述预期读周期发送一个脉冲信号。
8.一种控制AXI总线带宽的装置，其特征在于，包括：
处理器；和
存储器，存储有处理器可运行的程序代码，所述程序代码在被运行时执行以下步骤：
从AXI总线上获取读地址有效信号和读数据有效信号；
基于所述读地址有效信号和所述读数据有效信号确定读延迟；
基于AXI总线的协议确定突发读长度，并基于所述突发读长度、所述读延迟、和预期带宽确定预期读周期；
将AXI总线的读地址有效信号周期设置为所述预期读周期。
9.根据权利要求8所述的装置，其特征在于，从AXI总线上获取读地址有效信号和读数据有效信号包括：获取所述读地址有效信号和所述读数据有效信号的上升沿位置；
基于所述读地址有效信号和所述读数据有效信号确定读延迟包括：将所述读地址有效信号和所述读数据有效信号的上升沿位置之差确定为所述读延迟；
所述步骤还包括：在确定读延迟后输出配置为表示所述读延迟时间段的读延迟信号，并同时输出指示所述读延迟信号有效的读延迟有效信号。
10.根据权利要求8所述的装置，其特征在于，基于AXI总线的协议确定突发读长度包括：从AXI总线的读地址通信信号中确定所述突发读长度；
基于所述突发读长度、所述读延迟、和预期带宽确定预期读周期包括：将所述突发读长度除以所述预期带宽的商与所述读延迟之和确定为所述预期读周期。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011231074.8A CN112463700B (zh) | 2020-11-06 | 2020-11-06 | 一种控制axi总线带宽的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011231074.8A CN112463700B (zh) | 2020-11-06 | 2020-11-06 | 一种控制axi总线带宽的方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112463700A true CN112463700A (zh) | 2021-03-09 |
| CN112463700B CN112463700B (zh) | 2023-01-06 |
Family
ID=74825198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011231074.8A Active CN112463700B (zh) | 2020-11-06 | 2020-11-06 | 一种控制axi总线带宽的方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112463700B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113238974A (zh) * | 2021-05-19 | 2021-08-10 | 青岛信芯微电子科技股份有限公司 | 一种总线带宽效率统计方法、装置、和设备及介质 |
| CN114546924A (zh) * | 2022-01-28 | 2022-05-27 | 山东云海国创云计算装备产业创新中心有限公司 | 一种基于axi的双向数据传输方法、系统、存储介质及设备 |
| CN115599717A (zh) * | 2022-11-15 | 2023-01-13 | 浪潮电子信息产业股份有限公司（Cn） | 一种数据搬移方法、装置、设备及介质 |
| WO2024066256A1 (zh) * | 2022-09-28 | 2024-04-04 | 深圳市中兴微电子技术有限公司 | 存储器访问方法及系统、电子设备和计算机可读存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108595350A (zh) * | 2018-01-04 | 2018-09-28 | 深圳开阳电子股份有限公司 | 一种基于axi的数据传输方法和装置 |
| CN110704351A (zh) * | 2019-09-24 | 2020-01-17 | 山东华芯半导体有限公司 | 基于axi总线的主机设备数据传输扩展方法 |
-
2020
- 2020-11-06 CN CN202011231074.8A patent/CN112463700B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108595350A (zh) * | 2018-01-04 | 2018-09-28 | 深圳开阳电子股份有限公司 | 一种基于axi的数据传输方法和装置 |
| CN110704351A (zh) * | 2019-09-24 | 2020-01-17 | 山东华芯半导体有限公司 | 基于axi总线的主机设备数据传输扩展方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113238974A (zh) * | 2021-05-19 | 2021-08-10 | 青岛信芯微电子科技股份有限公司 | 一种总线带宽效率统计方法、装置、和设备及介质 |
| CN114546924A (zh) * | 2022-01-28 | 2022-05-27 | 山东云海国创云计算装备产业创新中心有限公司 | 一种基于axi的双向数据传输方法、系统、存储介质及设备 |
| CN114546924B (zh) * | 2022-01-28 | 2024-05-03 | 山东云海国创云计算装备产业创新中心有限公司 | 一种基于axi的双向数据传输方法、系统、存储介质及设备 |
| WO2024066256A1 (zh) * | 2022-09-28 | 2024-04-04 | 深圳市中兴微电子技术有限公司 | 存储器访问方法及系统、电子设备和计算机可读存储介质 |
| CN115599717A (zh) * | 2022-11-15 | 2023-01-13 | 浪潮电子信息产业股份有限公司（Cn） | 一种数据搬移方法、装置、设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112463700B (zh) | 2023-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112463700B (zh) | 一种控制axi总线带宽的方法和装置 | |
| CN106951388B (zh) | 一种基于PCIe的DMA数据传输方法及系统 | |
| CN113254368B (zh) | 从axi总线到opb总线的数据写入方法及读取方法 | |
| WO2021129689A1 (zh) | 数据位宽转换方法和装置 | |
| US11657011B2 (en) | Avalon-to-Axi4 bus conversion method | |
| CN114265872B (zh) | 一种用于总线的互联装置 | |
| JPWO2005057400A1 (ja) | 電子装置、その制御方法、ホスト装置及びその制御方法 | |
| CN109446154A (zh) | 光模块监控系统和方法 | |
| US20060236001A1 (en) | Direct memory access controller | |
| CN114461541A (zh) | 芯片数据读取方法、写入方法、装置、设备以及存储介质 | |
| CN115309687A (zh) | 跨数据帧的串行外围接口（spi）自动寄存器地址增量 | |
| CN112817899B (zh) | 基于pcie的数据传输方法、装置、存储介质和电子设备 | |
| CN113220607A (zh) | 一种基于fifo的数据处理方法 | |
| CN114995587B (zh) | 时钟信号获得方法、装置、芯片及存储介质 | |
| CN116049069A (zh) | 数据读取方法及相关装置 | |
| CN114003544A (zh) | 一种控制芯片、工作量证明系统和传输方法 | |
| CN109614359B (zh) | 一种基于axi总线的数据发送方法、装置和存储介质 | |
| CN115800992B (zh) | 一种握手信号的拆分电路、方法、装置、设备及存储介质 | |
| CN111506461A (zh) | 一种基于总线、用于测试的反压模块及其实现方法 | |
| CN111953384B (zh) | 通信地址发送方法及装置、电能表、存储介质 | |
| CN116501268B (zh) | 应用于ddr phy的数据读取方法 | |
| CN116820867B (zh) | 一种芯片调试方法、装置及芯片 | |
| US20190012282A1 (en) | Information processing system, information processing device, and control method of information processing system | |
| CN117149675A (zh) | 接口转换电路、方法、集成芯片、电子设备及存储介质 | |
| KR100243185B1 (ko) | 공유 메모리를 통한 프로세서간의 데이터 통신 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |