CN109614359B - 一种基于axi总线的数据发送方法、装置和存储介质 - Google Patents
一种基于axi总线的数据发送方法、装置和存储介质 Download PDFInfo
- Publication number
- CN109614359B CN109614359B CN201811621908.9A CN201811621908A CN109614359B CN 109614359 B CN109614359 B CN 109614359B CN 201811621908 A CN201811621908 A CN 201811621908A CN 109614359 B CN109614359 B CN 109614359B
- Authority
- CN
- China
- Prior art keywords
- filter coefficient
- soft core
- bram
- axi bus
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明采用了一种基于AXI总线的数据发送方法、装置和存储介质，当软核读取到上位机所发送的滤波器参数时，将滤波器参数通过寄存器发送至HDL模块中，当HDL模块的BRAM检测到滤波器系数写入完成后进行软核回读校验，校验通过后将BRAM中的滤波器参数发送至上变频器中，减少了HDL模块的数据处理量，并且引入了软核回读校验对数据发送的正确性进行判断，有效提高了通信系统数据传输的效率和准确性。
Description
技术领域
本发明涉及信号处理领域，特别是一种基于AXI总线的数据发送方法、装置和存储介质。
背景技术
目前，数字上变频器是通信领域中常见的设备，在通信过程中，需要经常通过上位机向上变频器发送滤波器系数等数据，而数字上变频器设计复杂，接口众多，如何保证数据发送的效率和准确性对通信系统十分重要。AXI总线由于具有高性能、高带宽、低时延的特点，能够较好地满足数字上变频器的数据发送需求。现有技术中，大多采用上位机直接通过AXI总线协议发送滤波系数至HDL模块中，HDL模块解析后发送至上变频器中，这种方法虽然可以实现数据发送，但是HDL模块对信号的处理需要使用较多的寄存器，在读写操作较多时占用FPGA的资源非常多，性能和数据传输的准确性难以满足数据传输较多的情况。
发明内容
为了克服现有技术的不足，本发明的目的在于提供一种基于AXI总线的数据发送方法、装置和存储介质，在基于AXI总线的基础上通过软核完成与HDL模块之间的交互，提高数据传输的准确率，减少资源占用。
本发明解决其问题所采用的技术方案是：
第一方面，本发明提供了一种基于AXI总线的数据发送方法，包括以下步骤：
初始化AXI总线控制系统，所述AXI总线控制系统包括软核和HDL模块，所述HDL模块包括参数控制器、系统控制器和BRAM；
软核检测到上位机所发送的滤波器系数时，通过寄存器将滤波器系数发送至HDL模块中；
当HDL模块中的BRAM完成滤波器系数写入后，进行软核回读校验；
所述软核回读校验通过后，上变频器读取BRAM中的滤波器系数，完成上变频处理。
进一步，所述初始化AXI总线控制系统包括将HDL模块中的接口、位宽和时钟速率与AXI总线协议相匹配。
进一步，所述参数控制器为用于保存管控信息的寄存器组，所述管控信息包括通道频率信息、速率带宽信息和路由ID。
进一步，所述通过寄存器将滤波器系数发送至HDL模块中包括以下步骤：
所述软核接收到滤波器系数后，通过寄存器向系统控制器写地址，并保存地址信息；
所述地址写完后，所述软核通过寄存器将滤波器系数写入对应的地址中，所述滤波器系数写入完成后，将地址信息和滤波器系数通过参数存储器发送至BRAM中。
进一步，所述将地址信息和滤波器系数通过参数存储器发送至BRAM中具体包括以下步骤：
所述参数存储器获取滤波器系数中的文件信息，所述文件信息包括文件数量和文件写入顺序；
将滤波器系数以及对应的地址信息按照文件写入顺序逐个唯一对应的BRAM中，所述BRAM的数量与所述文件数量相同。
进一步，所述进行软核回读校验具体包括以下步骤：
所述BRAM通过寄存器向系统控制器发出读地址请求，所述读地址请求包括地址信息；
所述系统控制器根据地址信息读取出写入的滤波器系数，并回读至软核中；
当软核中回读的滤波器系数与上位机发送的滤波器系数相同时，判定为校验通过。
第二方面，本发明提供了一种基于AXI总线的数据发送装置，包括以下装置：
AXI总线初始化单元，用于初始化AXI总线控制系统，所述AXI总线控制系统包括软核和HDL模块，所述HDL模块包括参数控制器、系统控制器和BRAM；
滤波器系数发送单元，用于软核检测到上位机所发送的滤波器系数时，通过寄存器将滤波器系数发送至HDL模块中；
回读校验单元，用于当HDL模块中的BRAM完成滤波器系数写入后，进行软核回读校验；
滤波器系数读取单元，用于所述软核回读校验通过后，上变频器读取BRAM中的滤波器系数，完成上变频处理。
进一步，还包括以下装置：
地址信息获取单元，用于所述软核接收到滤波器系数后，通过寄存器向系统控制器写地址，并保存地址信息；
BRAM数据接收单元，用于所述地址写完后，所述软核通过寄存器将滤波器系数写入对应的地址中，所述滤波器系数写入完成后，将地址信息和滤波器系数通过参数存储器发送至BRAM中；
文件信息获取单元，用于所述参数存储器获取滤波器系数中的文件信息，所述文件信息包括文件数量和文件写入顺序；
文件信息写入单元，用于将滤波器系数以及对应的地址信息按照文件写入顺序逐个唯一对应的BRAM中，所述BRAM的数量与所述文件数量相同；
读地址请求获取单元，用于所述BRAM通过寄存器向系统控制器发出读地址请求，所述读地址请求包括地址信息；
软核回读单元，用于所述系统控制器根据地址信息读取出写入的滤波器系数，并回读至软核中；
校验通过判定单元，用于当软核中回读的滤波器系数与上位机发送的滤波器系数相同时，判定为校验通过。
第三方面，本发明提供了一种基于AXI总线的数据发送设备，包括至少一个控制处理器和用于与至少一个控制处理器通信连接的存储器；存储器存储有可被至少一个控制处理器执行的指令，指令被至少一个控制处理器执行，以使至少一个控制处理器能够执行如上所述的基于AXI总线的数据发送方法。
第四方面，本发明提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机可执行指令，计算机可执行指令用于使计算机执行如上所述的基于AXI总线的数据发送方法。
第五方面，本发明还提供了一种计算机程序产品，所述计算机程序产品包括存储在计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，使计算机执行如上所述的基于AXI总线的数据发送方法。
本发明实施例中提供的一个或多个技术方案，至少具有如下有益效果：本发明采用了一种基于AXI总线的数据发送方法、装置和存储介质，当软核读取到上位机所发送的滤波器参数时，将滤波器参数通过寄存器发送至HDL模块中，当HDL模块的BRAM检测到滤波器系数写入完成后进行软核回读校验，校验通过后将BRAM中的滤波器参数发送至上变频器中。对比起现有技术的方案，本发明通过软核发送滤波器系数至HDL模块，并且HDL模块接收完毕后通过软核回读校验来判断数据发送是否正确，减少了HDL模块的数据处理量，并且引入了软核回读校验对数据发送的正确性进行判断，采用本发明的技术方案有效提高了通信系统数据传输的效率和准确性。
附图说明
下面结合附图和实例对本发明作进一步说明。
图1是本发明实施例一提供的一种基于AXI总线的数据发送方法的流程图；
图2是本发明实施例一提供的一种基于AXI总线的数据发送方法中过寄存器将滤波器系数发送至HDL模块中的流程图；
图3是本发明实施例一提供的一种基于AXI总线的数据发送方法中将地址信息和滤波器系数通过参数存储器发送至BRAM中的流程图；
图4是本发明实施例一提供的一种基于AXI总线的数据发送方法中进行软核回读校验的流程图；
图5是本发明实施例一提供的一种基于AXI总线的数据发送方法的完整步骤图；
图6是本发明实施例二提供的一种基于AXI总线的数据发送装置的装置示意图；
图7是本发明实施例三提供的一种基于AXI总线的数据发送设备的结构示意图。
具体实施方式
目前，数字上变频器是通信领域中常见的设备，在通信过程中，需要经常通过上位机向上变频器发送滤波器系数等数据，而数字上变频器设计复杂，接口众多，如何保证数据发送的效率和准确性对通信系统十分重要。AXI总线由于具有高性能、高带宽、低时延的特点，能够较好地满足数字上变频器的数据发送需求。现有技术中，大多采用将上位机发送的滤波系数直接通过HDL模块发送至上变频器中，这种方法虽然可以实现数据发送，但是HDL模块对信号的处理需要使用较多的寄存器，在读写操作较多时占用FPGA的资源非常多，性能和可靠性难以满足数据传输较多的情况。
本发明采用了一种基于AXI总线的数据发送方法、装置和存储介质，当软核读取到上位机所发送的滤波器参数时，将滤波器参数通过寄存器发送至HDL模块中，当HDL模块的BRAM检测到滤波器系数写入完成后进行软核回读校验，校验通过后将BRAM中的滤波器参数发送至上变频器中。对比起现有技术的方案，本发明通过软核发送滤波器系数至HDL模块，并且HDL模块接收完毕后通过软核回读校验来判断数据发送是否正确，减少了HDL模块的数据处理量，并且引入了软核回读校验对数据发送的正确性进行判断，采用本发明的技术方案有效提高了通信系统数据传输的效率和准确性。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需要说明的是，如果不冲突，本发明实施例中的各个特征可以相互结合，均在本发明的保护范围之内。另外，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。
参照图1，本发明实施例提供了一种基于AXI总线的数据发送方法，包括以下步骤：
步骤S1，初始化AXI总线控制系统，所述AXI总线控制系统包括软核和HDL模块，所述HDL模块包括参数控制器、系统控制器和BRAM；
步骤S2，软核检测到上位机所发送的滤波器系数时，通过寄存器将滤波器系数发送至HDL模块中；
步骤S3，当HDL模块中的BRAM完成滤波器系数写入后，进行软核回读校验；
步骤S4，所述软核回读校验通过后，上变频器读取BRAM中的滤波器系数，完成上变频处理。
其中，在本实施例中，所述寄存器优选为AXI总线上定义的寄存器，能够有效利用AXI总线传输效率快的特点，提高系统的工作效率。
其中，在本实施例中，系统控制器是HDL模块的管控模块，包含与软核之间的AXI总线驱动接口、HDL部分的中断上报、系统配置信息等用于实现系统控制的功能。系统控制器主要完成软核用于发送信息的寄存器访问到HDL模块信号间的转换，完成HDL模块的控制信号的初始化，检测HDL模块状态并生成软核中断，同时还完成软核对时钟芯片的配置和状态查询信息转换、ADC子板VGA控制信号间的转换。
其中，在本实施例中，上位机向软核发送的滤波器参数中可以包含任意数量的文件，本实施例中优选7个文件为例。其中，软核通过寄存器向系统控制器写入7个文件，包括6个滤波器系数文件和1个滤波器参数文件，其实，所述6个滤波器系数文件按照1-6进行编号，7号文件为滤波器参数文件，有利于在写入至系统控制器时控制写入的顺序。
其中，在本实施例中，AXI总线的位数可以是任意可选的位数，例如32位，64位等。本实施例中优选采用32位AXI总线方式进行数据传输，其中，用于写文件的寄存器优选高16位用于存储文件编号，低16为用户存储文件长度。
进一步，在本发明的另一个实施例中，所述初始化AXI总线控制系统包括将HDL模块中的接口、位宽和时钟速率与AXI总线协议相匹配。
其中，在本实施例中，启动时对AXI总线控制系统进行初始化，增强了系统的可靠性。
进一步，在本发明的另一个实施例中，所述参数控制器为用于保存管控信息的寄存器组，所述管控信息包括通道频率信息、速率带宽信息和路由ID。
其中，在本实施例中，参数控制器可以是任意类型的形式，本实施例中优选寄存器组，并且以通道区分，有利于在执行多个任务操作时分开执行，提高了并行执行的能力。
参考图2，进一步，在本发明的另一个实施例中，所述通过寄存器将滤波器系数发送至HDL模块中包括以下步骤：
步骤S21，所述软核接收到滤波器系数后，通过寄存器向系统控制器写地址，并保存地址信息；
步骤S22，所述地址写完后，所述软核通过寄存器将滤波器系数写入对应的地址中，所述滤波器系数写入完成后，将地址信息和滤波器系数通过参数存储器发送至BRAM中。
其中，在本实施例中，优选在步骤S21执行完后保存地址信息，用于回读时能够根据地址信息读取对应的数据，增强数据的可检索性，提高了系统的稳定性。
参考图3进一步，在本发明的另一个实施例中，所述将地址信息和滤波器系数通过参数存储器发送至BRAM中具体包括以下步骤：
步骤S221，所述参数存储器获取滤波器系数中的文件信息，所述文件信息包括文件数量和文件写入顺序；
步骤S222，将滤波器系数以及对应的地址信息按照文件写入顺序逐个唯一对应的BRAM中，所述BRAM的数量与所述文件数量相同。
其中，在本实施例中，优选采用文件数量来确定使用BRAM的数量，在本实施例中的滤波器系数文件数量为6，则分配6个BRAM进行存储，同时参数存储器的输出端分配6个通道与BRAM进行数据交互。有利于加强数据的并行传输能力。
其中，在本实施例中，滤波器系数文件写入BRAM采用地址复用的方式，软核从上位机接收UDP包，解析并校验正确后，将每一组滤波器系数均从总线地址N开始存入BRAM中，当满足写使能且范围在规定范围时，总线上的数据逐个写入BRAM。
参考图4，进一步，在本发明的另一个实施例中，所述进行软核回读校验具体包括以下步骤：
步骤S31，所述BRAM通过寄存器向系统控制器发出读地址请求，所述读地址请求包括地址信息；
步骤S32，所述系统控制器根据地址信息读取出写入的滤波器系数，并回读至软核中；
步骤S33，当软核中回读的滤波器系数与上位机发送的滤波器系数相同时，判定为校验通过。
其中，在本实施例中，回读片选文件寄存器的低16位作为回读片选BRAM的信号，取值为1-6，依次代表HB1、HB2、HB3、FIR3、FIR8、FIR9滤波器系数文件。例如当回读片选文件寄存器为1时，BRAM将HB1的系数回读给软核。
参考图5，另外，本发明的另一个实施例还提供了一种基于AXI总线的数据发送方法，包括以下步骤：
步骤S100，初始化AXI总线控制系统，所述AXI总线控制系统包括软核和HDL模块，所述HDL模块包括参数控制器、系统控制器和BRAM；
步骤S200，软核检测到上位机所发送的滤波器系数时，通过寄存器向系统控制器写地址，并保存地址信息；
步骤S210，所述地址写完后，所述软核通过寄存器将滤波器系数写入至参数存储器；
步骤S220，所述参数存储器获取滤波器系数中的文件信息，所述文件信息包括文件数量和文件写入顺序；
步骤S230，将滤波器系数以及对应的地址信息按照文件写入顺序逐个唯一对应的BRAM中，所述BRAM的数量与所述文件数量相同；
步骤S310，当HDL模块中的BRAM完成滤波器系数写入后，所述BRAM通过寄存器向系统控制器发出读地址请求，所述读地址请求包括地址信息；
步骤S320，所述系统控制器根据地址信息读取出写入的滤波器系数，并回读至软核中；
步骤S330，当软核中回读的滤波器系数与上位机发送的滤波器系数相同时，判定为校验通过；
步骤S400，所述软核回读校验通过后，上变频器读取BRAM中的滤波器系数，完成上变频处理。
其中，在本实施例中，当软核读取到上位机所发送的滤波器参数时，将滤波器参数通过寄存器发送至HDL模块中，当HDL模块的BRAM检测到滤波器系数写入完成后进行软核回读校验，校验通过后将BRAM中的滤波器参数发送至上变频器中。对比起现有技术的方案，本发明通过软核发送滤波器系数至HDL模块，并且HDL模块接收完毕后通过软核回读校验来判断数据发送是否正确，减少了HDL模块的数据处理量，并且引入了软核回读校验对数据发送的正确性进行判断，采用本发明的技术方案有效提高了通信系统数据传输的效率和准确性。
参照图6，本发明的实施例二还提供了一种基于AXI总线的数据发送装置，在该基于AXI总线的数据发送装置1000中，包括但不限于：AXI总线初始化单元1100、滤波器系数发送单元1200、回读校验单元1300和滤波器系数读取单元1400。
其中，AXI总线初始化单元1100用于初始化AXI总线控制系统，所述AXI总线控制系统包括软核和HDL模块，所述HDL模块包括参数控制器、系统控制器和BRAM；
滤波器系数发送单元1200用于软核检测到上位机所发送的滤波器系数时，通过寄存器将滤波器系数发送至HDL模块中；
回读校验单元1300用于当HDL模块中的BRAM完成滤波器系数写入后，进行软核回读校验；
滤波器系数读取单元1400用于所述软核回读校验通过后，上变频器读取BRAM中的滤波器系数，完成上变频处理。
进一步，本发明的另一个实施例中，还包括但不限于：地址信息获取单元1210、BRAM数据接收单元1220、文件信息获取单元1221、文件信息写入单元1222、读地址请求获取单元1310、软核回读单元1320和校验通过判定单元1330。
其中，地址信息获取单元1210用于所述软核接收到滤波器系数后，通过寄存器向系统控制器写地址，并保存地址信息；
BRAM数据接收单元1220用于所述地址写完后，所述软核通过寄存器将滤波器系数写入对应的地址中，所述滤波器系数写入完成后，将地址信息和滤波器系数通过参数存储器发送至BRAM中；
文件信息获取单元1221用于所述参数存储器获取滤波器系数中的文件信息，所述文件信息包括文件数量和文件写入顺序；
文件信息写入单元1222用于将滤波器系数以及对应的地址信息按照文件写入顺序逐个唯一对应的BRAM中，所述BRAM的数量与所述文件数量相同；
读地址请求获取单元1310用于所述BRAM通过寄存器向系统控制器发出读地址请求，所述读地址请求包括地址信息；
软核回读单元1320用于所述系统控制器根据地址信息读取出写入的滤波器系数，并回读至软核中；
校验通过判定单元1330用于当软核中回读的滤波器系数与上位机发送的滤波器系数相同时，判定为校验通过。
需要说明的是，由于本实施例中的基于AXI总线的数据发送装置与上述的基于AXI总线的数据发送方法基于相同的发明构思，因此，方法实施例中的相应内容同样适用于本装置实施例，此处不再详述。
参照图7，本发明的实施例三还提供了一种基于AXI总线的数据发送设备，该基于AXI总线的数据发送设备6000可以是任意类型的智能终端，例如手机、平板电脑、个人计算机等。
具体地，该基于AXI总线的数据发送设备6000包括：一个或多个控制处理器6001和存储器6002，图7中以一个控制处理器6001为例。
控制处理器6001和存储器6002可以通过总线或者其他方式连接，图7中以通过总线连接为例。
存储器6002作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态性计算机可执行程序以及模块，如本发明实施例中的基于AXI总线的数据发送设备对应的程序指令/模块，例如，图6中所示的AXI总线初始化单元1100和滤波器系数发送单元1200。控制处理器6001通过运行存储在存储器6002中的非暂态软件程序、指令以及模块，从而执行基于AXI总线的数据发送装置1000的各种功能应用以及数据处理，即实现上述方法实施例的基于AXI总线的数据发送方法。
存储器6002可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据基于AXI总线的数据发送装置1000的使用所创建的数据等。此外，存储器6002可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中，存储器6002可选包括相对于控制处理器6001远程设置的存储器，这些远程存储器可以通过网络连接至该基于AXI总线的数据发送设备6000。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
所述一个或者多个模块存储在所述存储器6002中，当被所述一个或者多个控制处理器6001执行时，执行上述方法实施例中的基于AXI总线的数据发送方法，例如，执行以上描述的图1中的方法步骤S1至S5，图2中的方法步骤S21至S22，图3中的方法步骤S221-S222，图4中的方法步骤S31-S33，实现图6中的单元1100-1400的功能。
本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个控制处理器执行，例如，被图7中的一个控制处理器6001执行，可使得上述一个或多个控制处理器6001执行上述方法实施例中的基于AXI总线的数据发送方法，例如，执行以上描述的图1中的方法步骤S1至S5，图2中的方法步骤S21至S22，图3中的方法步骤S221-S222，图4中的方法步骤S31-S33，实现图6中的单元1100-1400的功能。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
通过以上的实施方式的描述，本领域技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现。本领域技术人员可以理解实现上述实施例方法中的全部或部分流程是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(ReadOnly Memory ROM)或随机存储记忆体(Random Access Memory,RAM)等。
以上是对本发明的较佳实施进行了具体说明，但本发明并不局限于上述实施方式，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (8)
1.一种基于AXI总线的数据发送方法，其特征在于，包括以下步骤：初始化AXI总线控制系统，所述AXI总线控制系统包括软核和HDL模块，所述HDL模块包括参数控制器、系统控制器和BRAM；所述参数控制器为用于保存管控信息的寄存器组，所述管控信息包括通道频率信息、速率带宽信息和路由ID；
软核检测到上位机所发送的滤波器系数时，通过寄存器将滤波器系数发送至HDL模块中，具体包括，
所述软核接收到滤波器系数后，通过寄存器向系统控制器写地址，并保存地址信息；
所述地址写完后，所述软核通过寄存器将滤波器系数写入对应的地址中，所述滤波器系数写入完成后，将地址信息和滤波器系数通过参数存储器发送至BRAM中；
当HDL模块中的BRAM完成滤波器系数写入后，进行软核回读校验；
所述软核回读校验通过后，上变频器读取BRAM中的滤波器系数，完成上变频处理。
2.根据权利要求1所述的一种基于AXI总线的数据发送方法，其特征在于：所述初始化AXI总线控制系统包括将HDL模块中的接口、位宽和时钟速率与AXI总线协议相匹配。
3.根据权利要求1所述的一种基于AXI总线的数据发送方法，其特征在于，所述将地址信息和滤波器系数通过参数存储器发送至BRAM中具体包括以下步骤：
所述参数存储器获取滤波器系数中的文件信息，所述文件信息包括文件数量和文件写入顺序；
将滤波器系数以及对应的地址信息按照文件写入顺序逐个唯一对应的BRAM中，所述BRAM的数量与所述文件数量相同。
4.根据权利要求1所述的一种基于AXI总线的数据发送方法，其特征在于，所述进行软核回读校验具体包括以下步骤：
所述BRAM通过寄存器向系统控制器发出读地址请求，所述读地址请求包括地址信息；
所述系统控制器根据地址信息读取出写入的滤波器系数，并回读至软核中；
当软核中回读的滤波器系数与上位机发送的滤波器系数相同时，判定为校验通过。
5.一种基于AXI总线的数据发送装置，其特征在于，包括以下装置：AXI总线初始化单元，用于初始化AXI总线控制系统，所述AXI总线控制系统包括软核和HDL模块，所述HDL模块包括参数控制器、系统控制器和BRAM；
滤波器系数发送单元，用于软核检测到上位机所发送的滤波器系数时，通过寄存器将滤波器系数发送至HDL模块中；
回读校验单元，用于当HDL模块中的BRAM完成滤波器系数写入后，进行软核回读校验；
滤波器系数读取单元，用于所述软核回读校验通过后，上变频器读取BRAM中的滤波器系数，完成上变频处理；
地址信息获取单元，用于所述软核接收到滤波器系数后，通过寄存器向系统控制器写地址，并保存地址信息；
BRAM数据接收单元，用于所述地址写完后，所述软核通过寄存器将滤波器系数写入对应的地址中，所述滤波器系数写入完成后，将地址信息和滤波器系数通过参数存储器发送至BRAM中。
6.根据权利要求5所述的基于AXI总线的数据发送装置，其特征在于，还包括以下装置：
文件信息获取单元，用于所述参数存储器获取滤波器系数中的文件信息，所述文件信息包括文件数量和文件写入顺序；
文件信息写入单元，用于将滤波器系数以及对应的地址信息按照文件写入顺序逐个唯一对应的BRAM中，所述BRAM的数量与所述文件数量相同；
读地址请求获取单元，用于所述BRAM通过寄存器向系统控制器发出读地址请求，所述读地址请求包括地址信息；
软核回读单元，用于所述系统控制器根据地址信息读取出写入的滤波器系数，并回读至软核中；
校验通过判定单元，用于当软核中回读的滤波器系数与上位机发送的滤波器系数相同时，判定为校验通过。
7.一种基于AXI总线的数据发送设备，其特征在于：包括至少一个控制处理器和用于与所述至少一个控制处理器所通信连接的存储器；所述存储器存储有可被所述至少一个控制处理器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理器能够执行如权利要求1-4任一项所述的一种基于AXI总线的数据发送方法。
8.一种计算机可读存储介质，其特征在于：所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求1-4任一项所述的一种基于AXI总线的数据发送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811621908.9A CN109614359B (zh) | 2018-12-28 | 2018-12-28 | 一种基于axi总线的数据发送方法、装置和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811621908.9A CN109614359B (zh) | 2018-12-28 | 2018-12-28 | 一种基于axi总线的数据发送方法、装置和存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109614359A CN109614359A (zh) | 2019-04-12 |
| CN109614359B true CN109614359B (zh) | 2020-09-18 |
Family
ID=66012056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811621908.9A Active CN109614359B (zh) | 2018-12-28 | 2018-12-28 | 一种基于axi总线的数据发送方法、装置和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109614359B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113394785B (zh) * | 2021-07-28 | 2023-03-24 | 廊坊英博电气有限公司 | 有源滤波器控制策略的确定方法、装置及可读存储介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107203484A (zh) * | 2017-06-27 | 2017-09-26 | 北京计算机技术及应用研究所 | 一种基于FPGA的PCIe与SRIO总线桥接系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7743197B2 (en) * | 2006-05-11 | 2010-06-22 | Emulex Design & Manufacturing Corporation | System and method for virtualizing PCIe devices |
| CN102156958A (zh) * | 2011-03-16 | 2011-08-17 | 中国科学院上海技术物理研究所 | 具有图像协处理器的嵌入式可编程片上系统 |
| CN203100896U (zh) * | 2013-01-29 | 2013-07-31 | 邵波 | 一种新型多通道数据处理电路板 |
| CN103345461B (zh) * | 2013-04-27 | 2016-01-20 | 电子科技大学 | 基于fpga的带有加速器的多核处理器片上网络系统 |
| CN205789092U (zh) * | 2016-07-08 | 2016-12-07 | 西北师范大学 | 一种基于fpga的mlsa合成滤波器 |
-
2018
- 2018-12-28 CN CN201811621908.9A patent/CN109614359B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107203484A (zh) * | 2017-06-27 | 2017-09-26 | 北京计算机技术及应用研究所 | 一种基于FPGA的PCIe与SRIO总线桥接系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109614359A (zh) | 2019-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106951388B (zh) | 一种基于PCIe的DMA数据传输方法及系统 | |
| CN109559226B (zh) | 区块链交易执行方法、系统及电子设备和存储介质 | |
| CN108647176B (zh) | 一种车联网设备数据传输方法及车联网设备 | |
| CN108513361B (zh) | 信道接入方法、装置及存储介质 | |
| CN112463700B (zh) | 一种控制axi总线带宽的方法和装置 | |
| CN105786736A (zh) | 一种多芯片级联的方法、芯片和装置 | |
| CN110727608A (zh) | 一种日志数据的存储方法、电子设备及存储介质 | |
| CN109614359B (zh) | 一种基于axi总线的数据发送方法、装置和存储介质 | |
| CN116225992A (zh) | 一种支持虚拟化仿真设备的NVMe验证平台及方法 | |
| CN106681951B (zh) | 用于mvb网卡与pci总线接口通信的设备及系统 | |
| CN108965295B (zh) | 一种文件压缩合并方法及相关装置 | |
| CN111125168A (zh) | 一种数据处理方法、装置、电子设备及存储介质 | |
| CN110045929B (zh) | 一种挂载点管理方法及相关装置 | |
| CN114006787A (zh) | 数据传输方法、设备以及计算机可读存储介质 | |
| CN109120731B (zh) | 一种通用型通讯方法、系统及装置 | |
| CN207835492U (zh) | 一种双缓存载波解调系统 | |
| CN113868070B (zh) | 一种sd卡控制器调试方法、系统、存储介质及设备 | |
| CN111124987B (zh) | 一种基于pcie的数据传输控制系统和方法 | |
| CN110955435A (zh) | FPGA加速卡板载flash的烧写方法及相关组件 | |
| CN103605622B (zh) | 一种传输数据的方法和设备 | |
| CN117435252B (zh) | 一种互斥锁的硬件实现装置、系统及应用方法 | |
| CN204256731U (zh) | 一种fpga高速读取usb设备数据装置 | |
| CN111158588B (zh) | 一种双倍速率控制方法及系统 | |
| CN110457254B (zh) | 提高超声设备接口传输利用率的方法及系统 | |
| KR101614045B1 (ko) | 효율성이 향상된 csma/ca 통신 프로토콜을 사용하는 통신 장치 및 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information |
Inventor after: Tang Xiaogang Inventor after: Shi Jinglin Inventor after: Li Qingtao Inventor after: Zhao Feng Inventor after: Lin Chu Inventor after: Xu Changlei Inventor after: Ji Hongwei Inventor after: Mu Hongqiang Inventor after: Ma Yingjiao Inventor after: Hu Jinlong Inventor before: Li Qingtao Inventor before: Zhao Feng Inventor before: Lin Chu Inventor before: Xu Changlei Inventor before: Ji Hongwei Inventor before: Mu Hongqiang Inventor before: Ma Yingjiao Inventor before: Hu Jinlong Inventor before: Shi Jinglin |
|
| CB03 | Change of inventor or designer information | ||
| CP03 | Change of name, title or address |
Address after: 211135 floor 1-3, auxiliary building, building 6, artificial intelligence Industrial Park, Nanjing City, Jiangsu Province Patentee after: Zhongke Nanjing mobile communication and computing Innovation Research Institute Address before: 211135 3rd floor, building 6, no.266 Chuangyan Road, Qilin high tech Zone, Nanjing City, Jiangsu Province Patentee before: INSTITUTE OF COMPUTING TECHNOLOGY, CHINESE ACADEMY OF SCIENCES, NANJING INSTITUTE OF MOBILE COMMUNICATIONS AND COMPUTING INNOVATION |
|
| CP03 | Change of name, title or address |