CN109308424A - 一种防破解芯片的设计方法及防破解芯片 - Google Patents
一种防破解芯片的设计方法及防破解芯片 Download PDFInfo
- Publication number
- CN109308424A CN109308424A CN201710616273.2A CN201710616273A CN109308424A CN 109308424 A CN109308424 A CN 109308424A CN 201710616273 A CN201710616273 A CN 201710616273A CN 109308424 A CN109308424 A CN 109308424A
- Authority
- CN
- China
- Prior art keywords
- domain
- different
- tube core
- chip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000005336 cracking Methods 0.000 title claims abstract description 35
- 238000005538 encapsulation Methods 0.000 claims abstract description 41
- 230000008859 change Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 abstract description 11
- 241001269238 Data Species 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 135
- 239000002184 metal Substances 0.000 description 83
- 238000004458 analytical method Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 241000486679 Antitype Species 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006854 communication Effects 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000002224 dissection Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000547 structure data Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种防破解芯片的设计方法,其方法在于在芯片设计时,根据同一个电路结构设计出多种版图不同的版图数据,将多种不同的版图数据分别制作成相应的掩模板,将这些不同类型的掩模板放置于同一个曝光窗口中进行光刻,生产出来的管芯便会具有不同的物理结构,但其电路结构却是相同的。在封装时,将其封成外观相同的封装。当破解者采用多颗芯片进行逐层解剖拍照时,得到同一种版图数据的各层图像的概率很低,继而根据这些图像提取的电路结构图与原设计的电路结构图不同,因此提高了芯片的防破解能力。
Description
技术领域
本发明属于芯片安全设计领域,尤其是涉及一种防破解芯片的设计方法及防破解芯片。
背景技术
在芯片安全设计领域,重要的一个防护目标就是防止破解,也就是防止破解者获取芯片电路结构,而获取芯片电路结构需要对芯片进行逆向工程。逆向工程包括对芯片进行封装解剖和管芯分析,封装解剖是很简单的,管芯分析则比较复杂,包括多个环节,首要环节是得到管芯的分层照片,后续环节是根据照片提取电路和分析,因此逆向工程的关键点就是得到管芯的分层照片。而为了得到除了顶层之外的下层照片,需要对管芯进行研磨或者腐蚀来去除上层的材料,由于过度研磨或者腐蚀控制不好,经常会出现一种情况:就是将一颗管芯去除至特定的层次并拍照后,这一层次的平整度会变得很差,再基于此管芯去层至下一层就非常困难,此时只能换一颗新的管芯,一次性去除至下一层。因此,最终得到的完整的多层次的管芯图像,其实是由多颗管芯的不同层次进行组合而成。
由于大部分时候都需要多颗管芯才能得到完整的多层次管芯图像,逆向工程高度依赖于芯片产品的一致性。而目前的芯片产品是具备很好的一致性的,因为芯片设计完成后,其工程数据,也就是版图数据,只有一份,所有的管芯都是通过这一份版图数据进行制造而成,所以所有的管芯都具有同样的物理结构。
已有的芯片安全设计方法,都是通过提高保密程度来实现的,比如将通信过程进行加密,或者是在管芯上面增加迷宫覆盖层等,并没有针对逆向工程的特点进行安全设计。部分芯片采用了唯一ID的方法进行保护,但唯一ID并不能够防止逆向工程,因为ID通常是通过ROM进行存储,对于逆向工程拍照来说,ID特征在一层照片上即可完整体现,即使混用了多颗不同ID的管芯,仍然可以得到和其中一颗管芯匹配的管芯图像。
发明内容
有鉴于此,本发明旨在提出一种防破解芯片的设计方法,使得逆向工程的成功率降低至极低的程度。
本发明的核心思想是:将多份电路结构相同但版图结构不同的版图数据进行流片生产,这些多份版图数据不能混用,如果混用则会修改电路结构,使得加工出来的芯片具备不同的物理结构。当采用多颗芯片进行逆向工程时,这些芯片具备相同物理结构的概率非常之低,以至于得到的管芯图像并不反映正确的物理结构,从而导致逆向工程失败。
为达到上述目的,本发明所采用的技术方案是:
通过对同一个电路,设计多个电路结构相同但版图结构不同的管芯版图数据。
进一步的,将多个电路结构相同但版图结构不同的管芯版图数据制作成不同的掩模板,同时排版放置于同一个曝光窗口中,使得制作出来的管芯具备多种物理结构;
封装时,将这些具备多种物理结构的管芯封成外观相同的封装,其中外观相同指封装类型相同,封装尺寸相同,封装的管脚相同,芯片型号相同。
进一步的,所述多个电路结构相同但版图结构不同的管芯版图数据,是通过同时设计多个电路结构相同但版图结构不同的管芯版图数据得到的,或者是通过先设计一个管芯版图数据,然后将其修改得到多个电路结构相同但版图结构不同的管芯版图数据。
进一步的,所述多个电路结构相同但版图结构不同的管芯版图数据,其版图层数量是相同的,且至少在2层版图层或更多的版图层上存在差异。
进一步的,所述多个电路结构相同但版图结构不同的管芯版图数据,其中混合使用不同类型的管芯版图数据,会改变电路的结构。
相对于现有技术,本发明所述的方法具有以下优势:
(1)通过针对逆向工程的特点进行安全设计,从根源上切断了芯片破解的主要手段;
(2)相比已有的安全设计方法,不需要增加额外的成本;
(3)本发明方法设计简单,容易实现。
本发明的另一目的在于提出一种防破解芯片,以使针对该芯片的逆向工程的成功率变得极低,从而提高了芯片的防破解能力。
为达到上述目的,本发明所采用的技术方案是:
一种防破解芯片,其特征在于包括:
电路结构相同但物理结构不同的多种管芯。
上述的多种管芯的封装外观相同,其中外观相同指封装类型相同,封装尺寸相同,封装的管脚相同,芯片型号相同;
进一步的,所述电路结构相同但物理结构不同的多种管芯,其中每一种管芯都对应多个版图层,且管芯所对应的版图层的层次数量相同。
进一步的,所述电路结构相同但物理结构不同的每一种管芯至少在2层版图层或更多的版图层上存在差异。
进一步的,所述电路结构相同但物理结构不同的多种管芯,所述多种管芯的版图层不能混用,混合使用会改变电路的结构。
所述防破解芯片与上述方法相对于现有技术所具有的优势相同,在此不再赘述。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明方法实施例中的电路图。
图2为本发明方法1实施例中第一种版图设计结果。
图3为本发明方法1实施例中第二种版图设计结果。
图4为本发明方法1实施例中混用不同物理结构的管芯得到的版图结果。
图5为本发明方法2实施例中第一种版图设计结果。
图6为本发明方法2实施例中第二种版图设计结果。
图7为本发明方法2实施例中混用不同物理结构的管芯得到的版图结果。
图8为本发明方法实施例中多种管芯的版图数据在光罩制作时的一种排版方式。
图9A为本发明实施例中第一种的封装底面图。
图9B为本发明实施例中第一种的封装顶面图。
图9C为本发明实施例中第二种的封装顶面图。
图9D为本发明实施例中第三种的封装顶面图。
图10为本发明实施例中的电路图。
图11为本发明实施例中第一种版图设计结果。
图12为本发明实施例中第二种版图设计结果。
图13为本发明实施例中第一种混用不同物理结构的管芯得到的版图结果。
图14为本发明实施例中第一种混用不同物理结构的管芯得到的电路结果。
图15为本发明实施例中第二种混用不同物理结构的管芯得到的版图结果。
图16为本发明实施例中第二种混用不同物理结构的管芯得到的电路结果。
图17为本发明实施例中多种管芯的版图数据在光罩制作时的一种排版方式。
图18为将防护能力最大化的一种多版本管芯的版图设计方式。
图19为本发明方法实施例的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述,所描述的实施例仅仅是本发明的一部分实施例,而不是全部实施例。基于本发明的实施例,本领域普通技术人员在没有进行创造性劳动前提下所获得的所有其他实施例,都属于本发明的保护范围。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
为了解决芯片被破解的问题,提出了一种防破解芯片的设计方法,如图19所示,包括如下步骤:
步骤S121,电路结构设计。电路设计是生产芯片整个过程的第一步。设计人员根据芯片的需求规范,将芯片的功能分解为功能模块,再将功能模块细化设计为底层模块和器件。电路设计可以由设计电路上一块块的功能电路图开始,也可以由一个简单的逻辑运算开始,本实施例以一个简单的逻辑运算单元设计为例来示意电路设计的结果,例如图1所示的逻辑运算电路。
步骤S122,电路版图设计。电路版图设计,它是半导体集成电路所独有的。版图设计是设计人员将电路转化成的一系列几何图形,该图形包含集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。集成电路制造厂商再根据版图来制造光照掩膜版。一份完整的版图设计由实现逻辑功能的各种器件单元及连线组成。器件之间的连接可以是通过同一层的金属连接,也可以通过不同金属进行连接,因此版图设计有很大的随意性。
为了得到多个电路结构相同而版图结构不同的管芯版图,可以通过两个办法;其中第一种办法为,设计多个不同的版图结构;
如图1所示,管芯100含有电路300,电路300包含了4个单元,301,302,303,304,其中单元301输出连到单元303的输入,连接信号为305,单元302的输出连到单元304的输入,连接信号为306。本发明中所涉及的电路结构相同但物理结构不同的管芯,其中每一种管芯的版图结构数据的版图层数是相同的。下面的实施例中只涉及两层版图层,金属层1和金属层2,但是不局限于2层金属层。
如图2是电路300的第一种版图设计方案,单元301位于左上,单元303位于右上,单元302位于左下,单元304位于右下,单元301,302,303,304之间的连接既可以通过金属层1,也可以通过金属层2。单元301的输出连接了一根金属线311,311为金属层1,311通过接触孔330连接到了金属层2的金属线312,金属线312连接到了单元303的输入。单元302的输出连接了一根金属线321,321为金属层2,金属线321通过接触孔340连接到了金属层1的金属线322,金属线322连接到了304的输入。
如图3是电路300的第二种版图设计方案,单元301位于左上,单元303位于右上,单元302位于左下,单元304位于右下,单元301,302,303,304之间的连接既可以通过金属层1,也可以通过金属层2,单元301的输出连接了一根金属线351,351为金属层2,351通过接触孔380连接到了金属层1的金属线352,金属线352连接到了单元303的输入。单元302的输出连接了一根金属线361,361为金属层1,金属线361通过接触孔370连接到了金属层2的金属线362,金属线362连接到了304的输入。
图2和图3通过设计不同版图形式得到相同电路的方法得到的两种版图形式。由于上述两种设计方案的封装是外观相同,无法从芯片的封装分辨出这两颗芯片是否相同。在做逆向提取分析时,如果使用不同的设计方案的两颗芯片,得到的图像数据可能是混合使用两颗芯片的版图图像,电路结构就会发生变化,使得逆向分析失败,提高芯片的防破解能力。例如使用第一种设计方案的金属层1和第二种设计方案的金属层2,会得到如图4所示的版图形式,和最初设计的不同,破坏了电路的真实性,即不能完全得到正确的电路原理图,因此使得逆向工程的成功率降低至极低的程度,从而提高了芯片的防破解能力。
第二种方法为,首先设计一个完整的版图方案,然后通过改变一层的版图方案或者改变几层的版图方案设计出多个电路结构相同而版图结构不同的管芯版图。
为了清楚的表述两种设计方法的不同,下面的实施例和第一种设计方法的实施例使用的是相同的单元。
如图1所示,管芯100含有电路300,电路300包含了4个单元,301,302,303,304,其中单元301输出连到单元303的输入,连接信号为305,单元302的输出连到单元304的输入,连接信号为306。
如图5是电路300的第一种版图设计方案,单元301位于左上,单元303位于右上,单元302位于左下,单元304位于右下,单元301,302,303,304之间的连接既可以通过金属层1,也可以通过金属层2,单元301的输出连接了一根金属线311,311为金属层1,311通过接触孔330连接到了金属层2的金属线312,金属线312连接到了单元303的输入。单元302的输出连接了一根金属线321,321为金属层2,金属线321通过接触孔340连接到了金属层1的金属线322,金属线322连接到了304的输入。
如图6是电路300的第二种版图设计方案,单元301位于左上,单元303位于右上,单元302位于左下,单元304位于右下,单元301,302,303,304之间的连接既可以通过金属层1,也可以通过金属层2,单元301的输出连接了一根金属线311,311为金属层1,311通过接触孔330连接到了金属层2的金属线312,金属线312连接到了单元303的输入。单元302的输出连接了一根金属线321,321为金属层2,金属线321通过接触孔340连接到了金属层1的金属线322,金属线322连接到了304的输入。
图5和图6是通过设计一个完整的版图方案,再改变一层的版图方案或者同时改变几层的版图方案设计出多个电路结构相同而版图结构不同的管芯版图的方法得到的两种版图形式。第一种版图设计方案完成后,通过如图5所示的第一种版图设计,改变单元302与单元304之间连线位置,可以得到第二种版图设计方案,如图6所示;
由于上述两种设计方案的封装是外观相同,无法从芯片的封装分辨出这两颗芯片是否相同。在做逆向提取分析时,如果使用不同的设计方案的两颗芯片,得到的图像数据可能是混合使用两颗芯片的版图图像,电路结构就会发生变化,使得逆向分析失败,提高芯片的防破解能力。例如使用第一种设计方案的金属层1和第二种设计方案的金属层2,会得到如图7所示的版图形式,和最初设计的不同,破坏了电路的真实性,即不能完全得到正确的电路原理图,因此使得逆向工程的成功率降低至极低的程度,从而提高了芯片的防破解能力。
步骤S123,管芯版图设计完成后,得出相应的管芯版图数据;将管芯版图数据制作成相对应的掩模板,进一步的将多个电路结构相同但版图结构不同的掩模板同时排版在同一个曝光窗口中,使得制作出来的管芯具备多种物理结构。如图8所示,管芯100、管芯200、管芯400和管芯500为相同电路结构不同物理结构的管芯的种类,在一个曝光窗口900中得到不同种类的裸片。
步骤S124,裸片完成后,将其封装为外观相同的封装,其中外观相同指封装类型相同,封装尺寸相同,封装的管脚相同,芯片型号相同。从步骤S122可知,电路300通过不同的方式,可以得到图2、图3、图6这三种不同的版图形式,其中版图的变化方式很多,并不局限此三种形式。无论出现多少形式,其管芯可以制作成外观相同的封装,其中外观相同指封装类型相同,封装尺寸相同,封装的管脚相同,芯片型号相同,如图9A和图9B所示,其中图9A是封装芯片的底面,图9B是封装芯片的顶面。从图9A和图9B中可知,该封装的外观相同。
但是芯片的封装信息不仅包含封装类型、封装的管脚、芯片型号;通常还包含厂家名称、批号等信息,由于生产时间、批次、排版位置等原因可能会导致封装上除芯片型号外其他文字的不同,如图9C、9D所示,图9C和图9D是两种外观的封装顶面。图9C、图9D中的两种封装的芯片型号是相同的,均为CXD1101,但是芯片的时间号不同,图9C是XXXXX,图9D是YYYYY。除芯片型号外的封装文字中,不同的信息可以为时间号,如图9C和9D所示,但是其并不局限于时间号,在封装的顶面还可能出现厂商需要的其他的重要信息,比如批次号或者厂商自主定义的信息等。因为只有芯片型号是识别不同芯片的主要依据,功能相同的芯片的封装芯片型号是相同的,所以步骤S124中所述的外观相同的封装,指外观相同指封装类型相同,封装尺寸相同,封装的管脚相同,芯片型号相同,其他文字信息可以相同也可以不同。因此无法从封装识别出管芯物理结构不同的防破解,进一步的使用多颗外观相同物理结构不同的防破解芯片逆向分析时,得到的各层版图层的图像无法还原原设计的电路图。
所述多个电路结构相同但版图结构不同的管芯版图数据,其版图层数量是相同的,且至少在2层版图层或更多的版图层上存在差异。
所述多个电路结构相同但版图结构不同的管芯版图数据,其中混合使用不同类型的管芯版图数据,会改变电路的结构,如图4、图7。
一种防破解芯片,为了使本发明更加清楚完整的表述,下面以一个简单的实施例作为说明,实施例为一种防破解芯片,包括多款封装外观相同的芯片,其中外观相同指封装类型相同,封装尺寸相同,封装的管脚相同,芯片型号相同。以其中两颗防破解芯片为例,此两颗芯片10和芯片20,其封装外观相同,但其管芯的物理结构不同,芯片10的管芯100和芯片20的管芯200。
管芯100和管芯200都含有同样的电路300,电路300包含了4个单元,301,302,303,304,其中单元301输出连到单元303的输入,连接信号为305,单元302的输出连到单元304的输入,连接信号为306,如图10所示。
在管芯100中的电路300的版图设计中,单元301位于左上,单元303位于右上,单元302位于左下,单元304位于右下,单元301,302,303,304之间的连接既可以通过金属层1,也可以通过金属层2,单元301的输出连接了一根金属线311,311为金属层1,311通过接触孔330连接到了金属层2的金属线312,金属线312连接到了单元303的输入。单元302的输出连接了一根金属线321,321为金属层2,金属线321通过接触孔340连接到了金属层1的金属线322,金属线322连接到了304的输入,如图11所示。
在管芯200中的电路300的版图设计中,单元301位于左上,单元303位于右上,单元302位于左下,单元304位于右下,单元301,302,302,304之间的连接既可以通过金属层1,也可以通过金属层2,单元301的输出连接了一根金属线351,351为金属层2,351通过接触孔380连接到了金属层1的金属线352,金属线352连接到了单元303的输入。单元302的输出连接了一根金属线361,361为金属层1,金属线361通过接触孔370连接到了金属层2的金属线362,金属线362连接到了304的输入,如图12所示。
管芯100和管芯200中电路300的版图设计虽然是完全等效的,但是具备不同的版图结构,当制作成芯片后,会具备不同的物理结构。当破解者在对金属层1和金属层2拍照时,混用了管芯100和管芯200,那么就会得到如下的结果:如果使用管芯100的金属层1和管芯200的金属层2,其版图照片会如图13所示,从照片上提取到的电路结构如图14所示,如果使用管芯100的金属层2和管芯200的金属层1,其版图照片会如图15所示,从照片上提取到的电路结构如图16所示,这两种电路结构都和正确的电路300是不同的。
管芯100和管芯200的制造方式是将其版图数据在排版时放在一个同一个曝光窗口900中,如图17所示,除了管芯100和管芯200,还有管芯400,管芯500,其中任意两个管芯都满足电路结构相同版图结构不同的要求,当芯片制造完成后,得到管芯中有1/4为管芯100,1/4为管芯200,1/4为管芯400,1/4为管芯500。
以上是基于2层金属进行了一处防破解设计,得到了电路结构相同但物理结构不同的2种管芯,对于破解者来说,拿到2颗完全相同的芯片的概率为25%。为了提高安全性,可以基于更多层版图层进行多处防破解设计,这些版图层可以是金属层,也可以是非金属层,得到更多种类的电路结构相同但物理结构不同的管芯。随着管芯种类的增加,拿到多颗物理结构完全相同的芯片的概率会随之降低,设拿到多颗物理结构完全相同的芯片的概率为P,每一种管芯的总的版图层数为L,使用N层版图层进行防破解设计,N≤L,将这N层版图层称为防破解版图层,电路结构相同但物理结构不同的多种管芯的种类为M。为了提高防破解能力,这M种管芯的任意一种管芯的用于防破解设计的版图层的物理结构都和其他种类的管芯的相同层的物理结构不同。将M种管芯分别用chip1~chipM来代称,将chip1~chipM的防破解版图层版图用lay1~layN代称,chip1的防破解版图层的版图结构为“lay1_chip1,lay2_chip1,...,layN_chip1”,chip2的防破解版图层的版图结构为“lay1_chip2,lay2_chip2,...,layN_chip2”,依次类推,chipM的防破解版图层的版图结构为“lay1_chipM,lay2_chipM,...,layN_chipM”。这M种管芯任意两颗的任意层版图层都不能混用,相当于基于任何芯片获取防破解版图层的一层芯片图像后,每次使用一个新芯片进行防破解版图层图像拍照,都只有1/M的概率能获取正确的芯片图像。那么混用这些芯片后得到的芯片图像最多有MN个版本,其中和正确的电路等价的版本只有M个,相当于数量为MN的集合中,有M个是正确的,其余都是错的。因此在逆向工程过程中,拿到N颗物理结构完全相同的芯片的概率P满足如下公式:
假设M=6,N=16,也就是6层防破解版图层,16种管芯,那么拿到6颗物理结构完全相同的芯片的概率为1/1048576,这么低的概率,意味着针对这颗芯片进行逆向工程已经完全不可能了。
如果M种管芯的任意一种管芯的用于防破解设计的版图层的物理结构并不是和其他种类的管芯的相应的版图层拥有不同的物理结构,而是和一部分管芯在某些防破解版图层上存在相同的物理结构,那么芯片的防破解能力会有一定的下降。例如有3种管芯,其中两种管芯的版图层lay1是相同的,但此两种管芯的版图层lay2是不同的,那么这种情况下,逆向工程得到正确的图像的概率会提升。设芯片的总的版图层数为L,使用N层版图层进行防破解设计,N≤L,将这N层版图层称为防破解版图层,电路结构相同但物理结构不同的多种管芯的种类为M,这M种管芯的防破解版图层在不同的层的种类<M,设为M′1,M′2,...M′N。那么每一层使用一颗新芯片进行拍照,能得到一个正确的图像的概率P最低为:
可以看到,相比每一种管芯的每一层防破解层都独一无二的方案,这种方法的防护等级要低一些。
防破解能力正比于曝光窗口中排布管芯掩模板的种类,同时也正比于每一层防破解层的种类。如果任意一种管芯的用于防破解设计的版图层的物理结构都和其他种类的管芯的相同层的物理结构不同,那么防破解层的种类达到最大化,要做到这一点是非常简单的,只需要将防破解层的区分点放置在不同的版图坐标点,即可以做到这一点,如图18所示。
D1为管芯1的防破解版图层的示意图,L11,L12,L13,L14表示4层防破解版图层,其中黑色区域表示此管芯和其他管芯在版图结构上不同的位置;D2为管芯2的防破解版图层的示意图,L21,L22,L23,L24表示4层防破解版图层,其中黑色区域表示此管芯和其他管芯在版图结构上不同的位置;D3为管芯3的防破解版图层的示意图,L31,L32,L33,L34表示4层防破解版图层,其中黑色区域表示此管芯和其他管芯在版图结构上不同的位置;D4为管芯4的防破解版图层的示意图,L41,L42,L43,L44表示4层防破解版图层,其中黑色区域表示此管芯和其他管芯在版图结构上不同的位置。由上述可以看到,任意两个管芯的任意防破解版图层都是不能混用的,这样即达到了防破解能力的最大化。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种防破解芯片的设计方法,其特征在于包括如下步骤:
电路结构设计;
将同一个结构的电路设计成多个结构不同的版图;
将多个电路结构相同但版图结构不同的管芯版图数据制作成不同的掩模板,同时排版放置于同一个曝光窗口中,使得制作出来的管芯具备多种物理结构;
将具备多种物理结构的管芯封装成外观相同的封装,其中外观相同指封装类型相同,封装尺寸相同,封装的管脚相同,芯片型号相同。
2.根据权利要求1所述的防破解芯片的设计方法,其特征在于,所述多个电路结构相同但版图结构不同的管芯版图数据,是通过同时设计多个电路结构相同但版图结构不同的管芯版图数据得到的。
3.根据权利要求1所述的防破解芯片的设计方法,其特征在于,所述多个电路结构相同但版图结构不同的管芯版图数据,是通过先设计一个管芯版图数据,然后将其修改得到多个电路结构相同但版图结构不同的管芯版图数据。
4.根据权利要求2或者3所述的防破解芯片的设计方法,所述多个电路结构相同但版图结构不同的管芯版图数据,其版图层数量是相同的,且至少在2层版图层上存在差异。
5.根据权利要求4所述的防破解芯片的设计方法,其特征在于:所述多个电路结构相同但版图结构不同的管芯版图数据,其中混合使用不同类型的管芯版图数据,会改变电路的结构。
6.一种防破解芯片,其特征在于包括:
电路结构相同但物理结构不同的多种管芯;
上述多种管芯的封装外观相同,其中外观相同指封装类型相同,封装尺寸相同,封装的管脚相同,芯片型号相同。
7.根据权利要求6所述的防破解芯片,其特征在于:所述电路结构相同但物理结构不同的多种管芯,其中每一种管芯都对应多个版图层,且不同的管芯所对应的版图层的层次数量相同。
8.根据权利要求7所述的防破解芯片,其特征在于:所述电路结构相同但物理结构不同的每一种管芯,至少在2层版图层或更多的版图层上存在差异。
9.根据权利要求8所述的防破解芯片,其特征在于:所述电路结构相同但物理结构不同的多种管芯,所述多种管芯的版图层不能混用,混合使用会改变电路的结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710616273.2A CN109308424A (zh) | 2017-07-26 | 2017-07-26 | 一种防破解芯片的设计方法及防破解芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710616273.2A CN109308424A (zh) | 2017-07-26 | 2017-07-26 | 一种防破解芯片的设计方法及防破解芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109308424A true CN109308424A (zh) | 2019-02-05 |
Family
ID=65202438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710616273.2A Pending CN109308424A (zh) | 2017-07-26 | 2017-07-26 | 一种防破解芯片的设计方法及防破解芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109308424A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110263588A (zh) * | 2019-07-23 | 2019-09-20 | 南方电网科学研究院有限责任公司 | 一种物理不可克隆函数电路,集成电路及制备方法 |
CN110289244A (zh) * | 2019-07-23 | 2019-09-27 | 南方电网科学研究院有限责任公司 | 一种密码芯片 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060214307A1 (en) * | 2005-03-11 | 2006-09-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for designing chip package by re-using existing mask designs |
CN102508974A (zh) * | 2011-11-15 | 2012-06-20 | 华东师范大学 | 基于版图变化改变互连延迟参数的集成电路分析方法 |
CN105046007A (zh) * | 2015-07-30 | 2015-11-11 | 上海华力微电子有限公司 | 一种集成电路芯片反向工程的定位方法 |
CN205081113U (zh) * | 2015-07-10 | 2016-03-09 | 开曼群岛威睿电通股份有限公司 | 集成电路芯片和系统封装 |
CN106650894A (zh) * | 2016-12-20 | 2017-05-10 | 珠海晶通科技有限公司 | 一种芯片防破解方法 |
CN206946491U (zh) * | 2017-07-26 | 2018-01-30 | 北京芯愿景软件技术有限公司 | 一种提升芯片防破解能力的防破解芯片 |
-
2017
- 2017-07-26 CN CN201710616273.2A patent/CN109308424A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060214307A1 (en) * | 2005-03-11 | 2006-09-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for designing chip package by re-using existing mask designs |
CN102508974A (zh) * | 2011-11-15 | 2012-06-20 | 华东师范大学 | 基于版图变化改变互连延迟参数的集成电路分析方法 |
CN205081113U (zh) * | 2015-07-10 | 2016-03-09 | 开曼群岛威睿电通股份有限公司 | 集成电路芯片和系统封装 |
CN105046007A (zh) * | 2015-07-30 | 2015-11-11 | 上海华力微电子有限公司 | 一种集成电路芯片反向工程的定位方法 |
CN106650894A (zh) * | 2016-12-20 | 2017-05-10 | 珠海晶通科技有限公司 | 一种芯片防破解方法 |
CN206946491U (zh) * | 2017-07-26 | 2018-01-30 | 北京芯愿景软件技术有限公司 | 一种提升芯片防破解能力的防破解芯片 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110263588A (zh) * | 2019-07-23 | 2019-09-20 | 南方电网科学研究院有限责任公司 | 一种物理不可克隆函数电路,集成电路及制备方法 |
CN110289244A (zh) * | 2019-07-23 | 2019-09-27 | 南方电网科学研究院有限责任公司 | 一种密码芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11251124B2 (en) | Power grid structures and method of forming the same | |
US9747402B2 (en) | Methods for double-patterning-compliant standard cell design | |
CN103956322B (zh) | 介层窗层的介层窗图案化掩膜分配的方法 | |
KR100768456B1 (ko) | 반도체 집적 회로 | |
CN100452349C (zh) | 设计半导体器件的计算机方法、自动设计系统和半导体器件 | |
CN105379122B (zh) | 具有接合在一起的模块晶粒区域的单石集成电路晶粒 | |
CN109308424A (zh) | 一种防破解芯片的设计方法及防破解芯片 | |
WO2021196574A1 (zh) | 用于优化芯片静电泄放能力的管脚环的自动布局方法 | |
US8773163B1 (en) | Flexible, space-efficient I/O circuitry for integrated circuits | |
WO2021196573A1 (zh) | 芯片设计中填补环的自动布局方法 | |
CN108959666A (zh) | 集成电路设计方法及装置、芯片版图分解和着色方法及装置 | |
US8276110B2 (en) | Reducing voltage drops in power networks using unused spaces in integrated circuits | |
CN103811298B (zh) | 测试对准使用芯片的制作方法 | |
CN106339532B (zh) | 基础单元、标准单元、标准单元库、后端全定制设计方法、芯片 | |
US10410356B2 (en) | Method for processing the LEF diagram of a layout | |
CN206946491U (zh) | 一种提升芯片防破解能力的防破解芯片 | |
US10115676B2 (en) | Integrated circuit and method of making an integrated circuit | |
CN107958112A (zh) | 一种模拟内部版图图形的边缘冗余图形生成方法 | |
US20080010624A1 (en) | Object-oriented layout data model and integrated circuit layout method using the same | |
US10991663B2 (en) | Semiconductor device including dummy conductive cells | |
Wang et al. | Escape routing of mixed-pattern signals based on staggered-pin-array PCBs | |
CN105807559A (zh) | 一种组合掩膜版 | |
CN105527798B (zh) | 光刻工艺方法 | |
CN104778287A (zh) | 一种测试版图中数字标记的设计方法 | |
CN104573270B (zh) | 一种可重构的主动金属防御层的系统设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 100095 1 floor 102 core vision company, No. 2 building, No. 1 courtyard, high Li Li Road, Haidian District, Beijing Applicant after: Beijing core vision software technology Co., Ltd Address before: 100095 1 floor 102 core vision company, No. 2 building, No. 1 courtyard, high Li Li Road, Haidian District, Beijing Applicant before: Beijing Cellix Revealing Technology Co., Ltd. |
|
CB02 | Change of applicant information |