CN104778287A - 一种测试版图中数字标记的设计方法 - Google Patents
一种测试版图中数字标记的设计方法 Download PDFInfo
- Publication number
- CN104778287A CN104778287A CN201410014345.2A CN201410014345A CN104778287A CN 104778287 A CN104778287 A CN 104778287A CN 201410014345 A CN201410014345 A CN 201410014345A CN 104778287 A CN104778287 A CN 104778287A
- Authority
- CN
- China
- Prior art keywords
- layer
- notation
- key
- dummy pattern
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种测试版图中数字标记的设计方法,包括:步骤(a)首先直接定义非关键层数字标记,其中所述非关键层数字标记具有较大的长度和宽度;步骤(b)在所述非关键层数字标记区域中插入多个关键层的虚拟图案,以形成可辨识的关键图层数字标记。本发明为解决现有技术中存在的数字标记特殊图案引起制程缺陷的问题,提供了一种全新的版图数字标记设计方法。所述数字标记设计方法通过非关键层定义数字标记,然后在数字标记区域中填充普遍存在的关键层虚拟图案(universally existed dummy)来形成可辨识的均匀的包括所有物理图层的数字标记。通过所述设置可以在整个版图中获得更加均匀的图案。
Description
技术领域
本发明涉及半导体领域,具体地,本发明涉及一种测试版图中数字标记的设计方法。
背景技术
集成电路制造技术是一个复杂的工艺,技术更新很快。表征集成电路制造技术的一个关键参数为最小特征尺寸,即关键尺寸(critical dimension,CD)。随着半导体技术的不断发展,器件的关键尺寸越来越小,正是由于关键尺寸的减小才使得每个芯片上设置百万个器件成为可能。
可制造性设计(Design for Manufacturing,DFM)在半导体工业纳米设计流程方法学中已变得越来越重要。所述DFM是指以快速提升芯片良率的生产效率以及降低生产成本为目的,统一描述芯片设计中的规则、工具和方法,从而更好地控制集成电路向物理晶圆的复制,是一种可预测制造过程中工艺可变性的设计,使得从设计到晶圆制造的整个过程达最优化。
随着半导体技术器件尺寸的不断缩小,当所述半导体器件尺寸缩小至纳米级别,工艺窗口相对于之前的技术节点变得更窄,尤其是在有源区/栅极/内部金属层(AA/Poly/inter-metal)等关键层。
在半导体器件制备过程中针对不同版图或者不同图案需要使用数字标记进行标识,以进行区分。
在现有技术版图中常规设置的数字标记(numerical marker)会引起关键层的制程缺陷。如图1所示,图中为现有技术中所述数字标记的设计,没有区分设计关键层(有源区/栅极/金属层M1-M8,AA/GT/M1~M8)以及非关键层(第一顶部金属层和/或第二顶部金属层,TM1/TM2)图案,关键层以及非关键层的数字标记的设计是直接定义具有较大宽度以及长度的数字作为数字标记,由于所述数字标记(numerical marker)具有较大尺寸的宽度以及长度同时包括很多的小凸角(jog),因此会引起:关键层化学机械研磨平坦化(CMP)制程形成凹陷(dishing),增加关键层光学临近效应修正处理的难度,减弱光刻、蚀刻工艺窗口;此外,还会降低所述图层图案的整体均匀性。
因此,如何设计一种新的数字标记以避免形成特殊图案以保持整个版图图案尽可能的均匀性成为亟需解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了解决现有技术中存在的问题,提供了一种测试版图中数字标记的设计方法,包括:
步骤(a)首先直接定义非关键层数字标记,其中所述非关键层数字标记具有较大的长度和宽度;
步骤(b)在所述非关键层数字标记区域中插入多个关键层的虚拟图案,以形成可辨识的关键图层数字标记。
作为优选,所述非关键层包括第一顶部金属层和/或第二顶部金属层;
所述关键层包括有源层、栅极层和内部金属层。
作为优选,所述步骤(b)包括以下子步骤:
步骤(b-1)在所述非关键层数字标记区域中填充有源层虚拟图案,以形成可辨识的有源层数字标记;
步骤(b-2)在所述非关键层数字标记区域中填充栅极层虚拟图案,以形成可辨识的栅极层数字标记;
步骤(b-3)在所述非关键层数字标记区域中填充内部金属层虚拟图案,以形成可辨识的内部金属层数字标记。
作为优选,所述有源层中的数字标记、所述栅极图层中的数字标记、所述内部金属层的数字标记和所述非关键层数字标记上下重叠对应,形成整体的可辨识的均匀的包括所有物理图层的数字标记。
作为优选,所述非关键层数字标记的宽度以及长度要符合所述非关键层的设计规则。
作为优选,所述有源层虚拟图案选用所述有源层中常规虚拟图案的尺寸,其最小尺寸要符合有源层的设计规则。
作为优选,所述栅极层虚拟图案选用所述栅极层中常规虚拟图案的尺寸,其最小尺寸要符合栅极层的设计规则。
作为优选,所述内部金属层虚拟图案选用所述内部金属层中常规虚拟图案的尺寸,其最小尺寸要符合内部金属层的设计规则。
作为优选,所述非关键层数字标记的宽度和长度与所述关键图层数字标记区域中虚拟图案的宽度和长度的比为2∶1-50∶1。
本发明为了解决现有技术中存在的问题,提供了一种全新的版图数字标记设计方法。所述数字标记设计方法通过非关键层定义数字标记,然后在数字标记区域中填充普遍存在的关键层虚拟图案(universally existed dummy)来形成可辨识的均匀的包括所有物理图层的数字标记。通过所述设置可以在整个版图中获得更加均匀的图案。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的装置及原理。在附图中,
图1为现有技术中数字标记的设计示意图;
图2为本发明的一具体实施方式中数字标记设计的流程图;
图3为本发明的一具体实施方式中数字标记设计示意图,其中A为有源层数字标记,B为栅极层数字标记,C为内部金属层数字标记。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应予以注意的是,这里所使用的术语仅是为了描述具体实施例,而非意图限制根据本发明的示例性实施例。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式。此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在,将参照附图更详细地描述根据本发明的示例性实施例。然而,这些示例性实施例可以多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施例。应当理解的是,提供这些实施例是为了使得本发明的公开彻底且完整,并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中,为了清楚起见,使用相同的附图标记表示相同的元件,因而将省略对它们的描述。
本发明中提供了一种测试版图中数字标记的设计方法,包括:
步骤(a)首先直接定义非关键层数字标记,其中所述非关键层数字标记具有较大的长度和宽度;
步骤(b)在所述非关键层数字标记区域中插入多个关键层的虚拟图案,以形成可辨识的关键图层数字标记。
其中,在步骤(a)中,选用常规方法对非关键物理层(non-critical physicallayers)设计数字标记版图(numerical marker layout),其中所述非关键物理层包括第一顶部金属层和/或第二顶部金属层(TM1/TM2),其中所述第一顶部金属层和/或第二顶部金属层中优选与所在图层标准电路设计类似的关键尺寸作为数字标记的长度以及宽度,以使所述整个非关键物理层中的图案更加均匀。由于非关键层具有相对关键层大的多的最小关键尺寸,所以非关键层一体化的数字标记可以作为关键层虚拟图案填充的区域去形成关键层数字标记。于是在非关键物理层中的所述数字标记即为关键物理层中的数字标记区域。
在所述步骤(b)中所述关键图层包括有源区/栅极/金属层M1-M8(AA/GT/M1~M8),所述步骤(b)进一步包括以下子步骤:
步骤(b-1)在所述非关键层数字标记区域中填充尺寸小的有源层虚拟图案,以形成可辨识的有源层数字标记;
步骤(b-2)在所述非关键层数字标记区域中填充尺寸小的栅极层虚拟图案,以形成可辨识的栅极层数字标记;
步骤(b-3)在所述非关键层数字标记区域中填充尺寸小的内部金属层(intra-metal)虚拟图案,包括第一金属层至第N金属层(M1-MN)虚拟图案,其中N为大于1的自然数,以形成可辨识的内部金属层数字标记。
其中,所述有源层中的数字标记、所述栅极图层中的数字标记、所述内部金属层的数字标记和所述非关键层数字标记上下重叠对应,形成整体的可辨识的均匀的包括所有物理图层的数字标记。
通过所述方法得到的数字标记图案和芯片上整个的图案区域具有相似的关键尺寸特征,所以整个芯片具有更好的均一性:
在所述关键层,包括有源区/栅极/金属层M1-M8(AA/GT/M1~M8),标准虚拟图案同时填充在数字标记区域以及其他空白区域;
在非关键层,包括第一顶部金属层和/或第二顶部金属层(TM1/TM2),数字标记采用和标准电路设计类似的关键尺寸数值。
上述两方面均有助于在整个版图中获得更加均一的图案标记。
下面结合附图对本发明所述测试版图中数字标记的设计方法作进一步的说明。
实施例1
下面结合附图2-3对该实施例中形成所述数字标记的方法作详细的说明。
首先,参照图2,在本发明中为了解决在关键物理层上选用尺寸较大的数字标记带来的问题,提供了一种新的形成数字标记的方法,在该方法中对非关键物理层(non-critical physical layers)以及关键物理层进行了区分设计,在不同的图层形成关键尺寸不同的数字标记,以使数字标记和该图层主图案具有均一的关键尺寸。
例如在图2中,首先在非关键物理层(non-critical physical layers)中形成关键尺寸较大的数字标记,在非关键物理层中形成的数字标记的宽度以及长度都比较大,同样在非关键物理层中所述标准电路也具有相似的关键尺寸,从而在非关键物理层中直接定义即可形成大小均一的图案,因此在非关键物理层中直接画出关键尺寸较大的数字标记即可,并不需要进一步的插入虚拟图案,数字标记图案右图第一个图案所示,其数字为“3”。其中,所述非关键物理层包括第一顶部金属层和/或第二顶部金属层(TM1/TM2),所述数字标记的宽度和长度设置需要满足非关键物理层的尺寸设计规则。
在形成所述非关键物理层数字标记之后,在此非关键物理层的数字标记区域中插入关键物理层虚拟图案,以形成关键物理层数字标记。
所述关键物理层的数字标记区域和所述非关键层数字标记上下重叠对应,形成整体的可辨识的均匀的包括所有物理图层的数字标记。
其中,所述关键物理层包括有源区/栅极/金属层M1-M8(AA/GT/M1~M8),下面结合附图分别对每一图层的数字标记形成方法进行说明。
参照附图2,在第二步中在所述非关键层数字标记区域中填充有源层虚拟图案,其中所述有源区虚拟图案选用该图层中常规尺寸的虚拟图案或者标准尺寸的虚拟图案,其中所述常规尺寸的虚拟图案或者标准尺寸的虚拟图案是指在本领域中在插入虚拟图案时最常用的尺寸,并不局限于某一数值范围,可以根据版图的具体设计情况进行选择。
其中,在插入有源区虚拟图案后形成有源区数字标记,其中所述有源区数字标记和所述非关键层数字标记不同的是,所述数字标记是通过多个有源区虚拟图案拼凑形成的,例如通过多个有源区虚拟图案拼凑形成数字3,如图2右侧第二个图案,对应于附图3中的A,而所述非关键物理层数字标记则是具有很大的宽度以及长度,呈一体的设置。
进一步,所述有源区虚拟图案的最小尺寸要符合有源区图层的设计规则,作为优选,所述虚拟图案的大小和有源区主电路图案的关键尺寸相类似,从而使有源区图层中的图案更加均匀。
继续参照附图2,在第三步中在所述非关键层数字标记区域中填充栅极虚拟图案,其中所述栅极虚拟图案选用该图层中常规尺寸的虚拟图案或者标准尺寸的虚拟图案,其中所述常规尺寸的虚拟图案或者标准尺寸的虚拟图案是指在本领域中在栅极图层中插入虚拟图案时最常用的尺寸,并不局限于某一数值范围,可以根据版图的具体设计情况进行选择。
其中,在插入栅极虚拟图案后形成栅极数字标记,其中所述栅极数字标记和所述非关键层数字标记不同的是,所述数字标记是通过多个栅极虚拟图案形成的,由多个栅极虚拟图案拼凑形成数字3,如图2右侧第三个图案,对应于附图3中的B,而所述非关键物理层数字标记则是具有很大的宽度以及长度,呈一体的设置。
进一步,所述栅极虚拟图案的最小尺寸要符合栅极图层的设计规则,作为优选,所述栅极虚拟图案的大小和栅极主电路图案的关键尺寸相类似,从而使栅极图层中的图案更加均匀。
继续参照附图2,在第四步中在所述非关键层数字标记区域中填充内部金属层虚拟图案,其中所述内部金属层虚拟图案选用该图层中常规尺寸的虚拟图案或者标准尺寸的虚拟图案,其中所述常规尺寸的虚拟图案或者标准尺寸的虚拟图案是指在本领域中在内部金属层中插入虚拟图案时最常用的尺寸,并不局限于某一数值范围,可以根据版图的具体设计情况进行选择。
其中,在插入内部金属层虚拟图案后形成内部金属层数字标记,其中所述内部金属层数字标记和所述非关键层数字标记不同的是,所述内部金属层数字标记是通过多个内部金属层虚拟图案形成的,由多个内部金属层虚拟图案拼凑形成数字3,如图2右侧第四个图案,对应于附图3中的C,而所述非关键物理层数字标记则是具有很大的宽度以及长度,呈一体的设置。
进一步,所述内部金属层虚拟图案的最小尺寸要符合内部金属层图层的设计规则,作为优选,所述内部金属层虚拟图案的大小和内部金属层主电路图案的关键尺寸相类似,从而使整个内部金属层图层中的图案更加均匀。
其中,所述非关键物理层中数字标记的宽度以及长度要大于所述关键物理层数字标记区域中虚拟图案的宽度和长度,其中所述非关键物理层中数字标记的宽度和长度与关键物理层数字标记区域中虚拟图案的宽度和长度的比为2∶1-50∶1。
本发明为了解决现有技术中存在的问题,提供了一种全新的版图数字标记设计方法。所述数字标记设计方法通过非关键层定义数字标记,然后在数字标记区域中填充普遍存在的关键层虚拟图案(universally existed dummy)来形成可辨识的均匀的包括所有物理图层的数字标记。通过所述设置可以在整个版图中获得更加均匀的图案。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种测试版图中数字标记的设计方法,包括:
步骤(a)首先直接定义非关键层数字标记,其中所述非关键层数字标记具有较大的长度和宽度;
步骤(b)在所述非关键层数字标记区域中插入多个关键层的虚拟图案,以形成可辨识的关键图层数字标记。
2.根据权利要求1所述的方法,其特征在于,所述非关键层包括第一顶部金属层和/或第二顶部金属层;
所述关键层包括有源层、栅极层和内部金属层。
3.根据权利要求1所述的方法,其特征在于,所述步骤(b)包括以下子步骤:
步骤(b-1)在所述非关键层数字标记区域中填充有源层虚拟图案,以形成可辨识的有源层数字标记;
步骤(b-2)在所述非关键层数字标记区域中填充栅极层虚拟图案,以形成可辨识的栅极层数字标记;
步骤(b-3)在所述非关键层数字标记区域中填充内部金属层虚拟图案,以形成可辨识的内部金属层数字标记。
4.根据权利要求3所述的方法,其特征在于,所述有源层数字标记、所述栅极图层数字标记、所述内部金属层的数字标记和所述非关键层数字标记上下重叠对应,形成整体的可辨识的均匀的包括所有物理图层的数字标记。
5.根据权利要求1所述的方法,其特征在于,所述非关键层数字标记的宽度以及长度设计要符合所述非关键层的设计规则。
6.根据权利要求3所述的方法,其特征在于,所述有源层虚拟图案选用所述有源层中常规虚拟图案的尺寸,其最小尺寸要符合有源层的设计规则。
7.根据权利要求3所述的方法,其特征在于,所述栅极层虚拟图案选用所述栅极层中常规虚拟图案的尺寸,其最小尺寸要符合栅极层的设计规则。
8.根据权利要求3所述的方法,其特征在于,所述内部金属层虚拟图案选用所述内部金属层中常规虚拟图案的尺寸,其最小尺寸要符合内部金属层的设计规则。
9.根据权利要求1所述的方法,其特征在于,所述非关键层数字标记的宽度和长度与所述关键图层数字标记区域中虚拟图案的宽度和长度的比为2∶1-50∶1。
10.根据权利要求1所述的方法,其特征在于,所述非关键层数字标记选择所在图层标准电路设计的关键尺寸一致的长度以及宽度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410014345.2A CN104778287B (zh) | 2014-01-13 | 2014-01-13 | 一种测试版图中数字标记的设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410014345.2A CN104778287B (zh) | 2014-01-13 | 2014-01-13 | 一种测试版图中数字标记的设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104778287A true CN104778287A (zh) | 2015-07-15 |
CN104778287B CN104778287B (zh) | 2018-02-06 |
Family
ID=53619751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410014345.2A Active CN104778287B (zh) | 2014-01-13 | 2014-01-13 | 一种测试版图中数字标记的设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104778287B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109190137A (zh) * | 2018-06-25 | 2019-01-11 | 成都锐成芯微科技股份有限公司 | 一种自动创建logo的方法及计算机可读存储介质 |
CN111077728A (zh) * | 2019-12-20 | 2020-04-28 | 武汉新芯集成电路制造有限公司 | 一种光罩及图像校准方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101093830A (zh) * | 2006-06-22 | 2007-12-26 | 富士通株式会社 | 具有用作识别标记的符号图案的半导体器件及其制造方法 |
CN101198909A (zh) * | 2005-03-31 | 2008-06-11 | 桑迪士克3D公司 | 掩蔽重复的覆盖和对准标记以允许在垂直结构中重复使用光掩模 |
US20090064078A1 (en) * | 2007-08-28 | 2009-03-05 | Kawasaki Microelectronics, Inc. | Method of designing a semiconductor integrated circuit having a dummy area and the semiconductor integrated circuit thereof |
-
2014
- 2014-01-13 CN CN201410014345.2A patent/CN104778287B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101198909A (zh) * | 2005-03-31 | 2008-06-11 | 桑迪士克3D公司 | 掩蔽重复的覆盖和对准标记以允许在垂直结构中重复使用光掩模 |
CN101093830A (zh) * | 2006-06-22 | 2007-12-26 | 富士通株式会社 | 具有用作识别标记的符号图案的半导体器件及其制造方法 |
US20090064078A1 (en) * | 2007-08-28 | 2009-03-05 | Kawasaki Microelectronics, Inc. | Method of designing a semiconductor integrated circuit having a dummy area and the semiconductor integrated circuit thereof |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109190137A (zh) * | 2018-06-25 | 2019-01-11 | 成都锐成芯微科技股份有限公司 | 一种自动创建logo的方法及计算机可读存储介质 |
CN111077728A (zh) * | 2019-12-20 | 2020-04-28 | 武汉新芯集成电路制造有限公司 | 一种光罩及图像校准方法 |
CN111077728B (zh) * | 2019-12-20 | 2023-09-12 | 武汉新芯集成电路制造有限公司 | 一种光罩及图像校准方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104778287B (zh) | 2018-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108496167B (zh) | 包括实现了ncem的填充单元的doe的集成电路 | |
US9026973B2 (en) | System and method for arbitrary metal spacing for self-aligned double patterning | |
US20150026650A1 (en) | Integrated circuit manufacture using direct write lithography | |
US20100270671A1 (en) | Manipulating fill patterns during routing | |
JP4580006B2 (ja) | 半導体集積回路のマスクレイアウト設計データの検証方法 | |
US9911649B1 (en) | Process for making and using mesh-style NCEM pads | |
KR101495986B1 (ko) | 더블 패터닝 기술을 위한 rc 코너해 | |
KR102320823B1 (ko) | 집적 회로 및 그것의 레이아웃을 설계하는 방법 | |
CN105095535A (zh) | 一种工艺开发包中参数化单元的drc验证方法 | |
CN103646031B (zh) | Drc文件的坐标数据对比方法 | |
CN104778287A (zh) | 一种测试版图中数字标记的设计方法 | |
CN103048873A (zh) | 孔的光学临近效应修正方法 | |
CN109977540A (zh) | 集成电路标准单元库建立方法 | |
KR101687458B1 (ko) | 최적화된 패턴 밀도 균일성을 위한 패턴 밀도-이상치-처리에 의한 집적 회로의 제조 방법 | |
US20180189952A1 (en) | Method for processing the lef diagram of a layout | |
US10868538B1 (en) | Logic cell structure and integrated circuit with the logic cell structure | |
US9218446B1 (en) | Optimization of integrated circuits for a reticle transmission process window using multiple fill cells | |
KR101779648B1 (ko) | 메모리 mux1 레이아웃 내에 다중층 핀들을 갖는 디바이스 | |
CN104750893A (zh) | 一种虚拟图案填充程式的质量合格保证方法以及版图结构 | |
KR100676606B1 (ko) | Cmp 공정을 위한 더미 패턴을 형성하는 방법 | |
CN105892223A (zh) | 一种优化opc验证的方法 | |
CN103853854A (zh) | 版图中插入填充图形的方法 | |
US8667445B2 (en) | Power mesh management method | |
US20150155238A1 (en) | Making an efuse | |
CN111128778B (zh) | 一种检测缺陷的设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |