CN104103532A - 一种多基板立体封装芯片方法 - Google Patents
一种多基板立体封装芯片方法 Download PDFInfo
- Publication number
- CN104103532A CN104103532A CN201410298923.XA CN201410298923A CN104103532A CN 104103532 A CN104103532 A CN 104103532A CN 201410298923 A CN201410298923 A CN 201410298923A CN 104103532 A CN104103532 A CN 104103532A
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- pad
- carried out
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种多基板立体封装芯片方法,其特征在于:该方法将多块有机基板在一块芯片封装内进行集成和互联,每块有机基板采用平面互联的方式或者立体堆叠的方式对裸芯片进行互联,基板之间采用金属键合线进行互联,形成一个立体的多基板系统芯片。本发明解决了单基板的系统芯片的布线资源不足的问题,能够为整个芯片的设计提供充足的布线资源,可以实现一块单芯片实现整个系统的大部分功能,免去了大量的外围电路和元器件,降低了系统设计的难度,提高了系统的信号完整性。
Description
技术领域
本发明属于系统芯片设计封装技术领域,具体是一种多基板立体封装芯片方法。该方法根据裸片的功能和架构划分,将裸片集成在多块有机基板上、采用立体堆叠的方式进行设计和封装,形成多基板的SiP(系统封装芯片)芯片。
背景技术
随着集成电路产业的迅速发展,芯片的特征尺寸越来越小,集成规模越来越大,实现的功能也越来越复杂,广泛的应用于各个行业,成为人类生活中不可或缺的一部分。但是由于业内对于芯片系统功能复杂化、系统集成化要求越来越高,传统的将各个芯片在PCB板级进行集成设计的模式已经无法满足系统小型化和功能集成化的要求,系统芯片的出现在一定程度上解决了上述问题。
系统芯片打破了在封装内封装一块裸芯片的传统,将多块裸芯片采用平面方式或立体堆叠方式集成在一块有机基板之上,裸芯片之间采用键合线或倒扣等方式进行互联,并对其进行封装,形成一个多芯片系统。系统芯片的最大优点是将多块芯片集成在一个封装之内,在很大程度上减少了系统所占用的面积,使原来需要一块PCB电路板实现的功能采用一块系统芯片就能够实现。
在系统芯片的设计过程中,设计师常常遇到基板面积无法满足设计要求的情况,即裸芯片的总面积大于基板面积或者布局后无法满足布线要求。在这种情况下设计人员往往只能采用扩大芯片面积或者裁剪系统功能的方式进行折中,然而这样的处理方式都违背了设计的初衷,甚至不能满足用户的要求。
因此,需要设计一种能够在有限芯片面积下容纳更多裸芯片的系统芯片设计方法和工艺过程,来满足在系统芯片内部集成大量裸芯片的要求。
发明内容
针对现有技术的不足,本发明拟解决的技术问题是:提出一种多基板立体封装芯片方法。该方法制造的芯片可以在较小的面积内集成大量的裸片,有效地增加了芯片的集成度,使芯片具备更加强大的功能。
本发明解决所述技术问题的技术方案是:设计一种多基板立体封装芯片方法。其特征在于:该方法将多块有机基板在一块芯片封装内进行集成和互联,每块有机基板采用平面互联的方式或者立体堆叠的方式对裸芯片进行互联,基板之间采用金属键合线进行互联,形成一个立体的多基板系统芯片;
该方法的具体操作步骤如下:
1).将系统所用到的裸芯片按照功能和面积划分成不同的区域并由此确定有机基板的数量和连接关系;在多块有机基板中,确定一块作为主基板,主要的裸芯片和元器件安放在主基板之上;
2).分别对每块有机基板进行布局设计,确定每块有机基板的PAD的数量和位置,其中主基板的PAD包括连接封装的PAD点和连接其他基板的PAD点,而其他的基板只包括与其他基板相连接的PAD点;
3).对每块基板上的裸芯片进行布线设计,将需要与其他基板连接的引线引出到PAD之上;
4).将各个基板进行立体排列,主基板放在最下方,各个基板之间的高度要保持一致,具体高度由金属键合线的长度确定;各个基板之间的PAD点以金属键合线连接,其中主基板引出脚的PAD与管壳的引脚进行键合;
5).对多基板形成的阵列进行灌胶注塑,形成固化;整个基板固化完成后,对其进行连通性测试,检查各个键合线的电气连接是否正确,有无短路开路现象,如果出现问题,重新进行制作;
6).电气连通性检查通过后,对芯片进行真空封装,并检查芯片的气密性,检查结果合格后,芯片的封装过程完成。
与现有技术相比.本发明的有益效果:
(1)本发明有效解决了系统芯片在面积有限的情况下,集成大量裸芯片较为困难的问题,能够实现系统芯片小型化的同时系统能够更加全面,具备更多的功能。
(2)本发明通过采用多块基板进行堆叠的方式,解决了单基板的系统芯片的布线资源不足的问题,能够为整个芯片的设计提供充足的布线资源,降低了系统设计的难度,提高了系统的信号完整性。
(3)本发明可以实现一块单芯片实现整个系统的大部分功能,免去了大量的外围电路和元器件,降低了设计难度和成本。
附图说明
图1本发明方法一种实施例的主基板基本结构示意图。
图2本发明方法一种实施例的副基板基本结构示意图。
图3本发明方法一种实施例的有机基板堆叠及注塑示意图。
图4本发明方法一种实施例的多基板立体封装芯片工艺流程图。
具体实施方式
下面结合实施例及其附图进一步叙述本发明。
本发明设计的多基板立体封装芯片方法(简称方法,参见图1-4),其特征在于:该方法将多块有机基板在一块芯片封装内进行集成和互联,每块有机基板采用平面互联的方式或者立体堆叠的方式对裸芯片进行互联,基板之间采用金属键合线进行互联,形成一个立体的多基板系统芯片;
该方法的具体操作步骤:
1).将系统所用到的裸芯片按照功能和面积划分成不同的区域并由此确定有机基板的数量和连接关系;在多块有机基板中,确定一块作为主基板,主要的裸芯片和元器件安放在主基板之上;
2).分别对每块有机基板进行布局设计,确定每块有机基板的PAD的数量和位置,其中主基板的PAD包括连接封装的PAD点和连接其他基板的PAD点,而其他的基板只包括与其他基板相连接的PAD点;
3).对每块基板上的裸芯片进行布线设计,将需要与其他基板连接的引线引出到PAD之上;
4).将各个基板进行立体排列,主基板放在最下方,各个基板之间的高度要保持一致,具体高度由金属键合线的长度确定;各个基板之间的PAD点以金属键合线连接,其中主基板引出脚的PAD与管壳的引脚进行键合;
5).对多基板形成的阵列进行灌胶注塑,形成固化,在固化过程中要注意键合线不能够有粘连和断裂的情况发生;基板固化完成后,对整个基板进行连通性测试,检查各个键合线的电气连接是否正确,有无短路开路现象,如果出现问题,重新进行制作;
6).电气连通性检查通过后,对芯片进行真空封装,并检查芯片的气密性,检查结果合格后,芯片的封装过程完成。
下面给出一个具体实施例。
实施例1
本实施例设计一种含有两块基板的立体封装芯片(参见图1-3),该芯片基板包括主基板1、副基板2、一号裸芯片3、二号裸芯片4、三号裸芯片5、四号裸芯片6和五号裸芯片7;所述主基板1靠近边缘的四周有两圈PAD点,分别为外圈PAD点8和内圈PAD点9;所述一号裸芯片3、二号裸芯片4、三号裸芯片5分别安装在主基板1上,与内圈PAD点9通过印制线连接在一起;所述四号裸芯片6和五号裸芯片7分别安装在副基板2上;所述副基板2的边缘有一圈PAD点10,四号裸芯片6和五号裸芯片7需要引出的信号通过印制线与PAD点10相连,PAD点10的与主基板1上的外圈PAD点8以金属键合线连接,使副基板2上需要引出的信号连接到主基板1上的外圈PAD点8上面,外圈PAD点8和内圈PAD点9形成整个芯片需要引出的信号PAD。
将主基板1、副基板2与芯片管壳进行整体封装,在封装时,需要将主基板1放置于副基板2的下方,二者保持一定距离,距离长度由主基板1与副基板2之间的金属键合线长度确定。将主基板1上面的外圈PAD点8、内圈PAD点9的各个PAD点与芯片管壳的对外引脚通过金属键合线进行逐一键合。全部引线键合完毕后经检查外圈PAD点8、内圈PAD点9的各个PAD点与芯片管壳的对外引脚的电气连接正确无误后,在芯片管壳内部对主基板1和副基板2进行注塑固化,对各条金属键合线进行固定。注塑完毕后对芯片管壳内部进行抽取真空处理并且进行密闭处理,芯片制作过程完毕。
该方法适用于采用有机基板设计的SiP系统芯片。该方法相比较传统的系统芯片之采用一块有机基板的设计方式,不同之处在于其设计可用多块有机基板,设计者可根据系统所需要的裸片种类、功能和数量的不同,将裸芯片划分到不同的有机基板之上。本方案采用多块有机基板的目的在于:第一,多块有机基板可以承载更多的裸芯片,使系统芯片具有更多的功能;第二,可以减小单块基板的裸芯片密度,提供更大的布线空间资源;第三,可以根据芯片功能将裸芯片划分在不同基板上,实现了功能模块化。
该方案要求每块有机基板进行互联互通,每块有机基板四周需要具有多个PAD,其作用是将该块有机基板上需要与其他有机基板进行信号通信的信号线通过两个基板的PAD连接起来。每个PAD贯穿于基板,这样做的好处是PAD的正面和背面均能引出键合线。其中主基板有两种PAD,一种PAD是作为与其他基板的信号连接PAD存在,另一种PAD作为与封装管壳的引脚进行电气连接存在。
本方案的多基板采用堆叠方式进行连接,基板之间的空隙采用注塑填充,注塑过程要求在真空环境下进行,保证基板之间的气密性和有效连接;注塑过程需要对键合线进行保护并且实时检测连通性,避免键合线在注塑过程中短路或者断裂。
该种设计方法相比较传统的系统芯片设计方法由于其采用了多块有机基板,可以容纳更多的裸芯片,增大了芯片的布线面积,提高了系统集成度,降低了设计的难度。
本发明未述及之处适用于现有技术。
Claims (1)
1.一种多基板立体封装芯片方法,其特征在于:该方法将多块有机基板在一块芯片封装内进行集成和互联,每块有机基板采用平面互联的方式或者立体堆叠的方式对裸芯片进行互联,基板之间采用金属键合线进行互联,形成一个立体的多基板系统芯片;
该方法的具体操作步骤如下:
1).将系统所用到的裸芯片按照功能和面积划分成不同的区域并由此确定有机基板的数量和连接关系;在多块有机基板中,确定一块作为主基板,主要的裸芯片和元器件安放在主基板之上;
2).分别对每块有机基板进行布局设计,确定每块有机基板的PAD的数量和位置,其中主基板的PAD包括连接封装的PAD点和连接其他基板的PAD点,而其他的基板只包括与其他基板相连接的PAD点;
3).对每块基板上的裸芯片进行布线设计,将需要与其他基板连接的引线引出到PAD之上;
4).将各个基板进行立体排列,主基板放在最下方,各个基板之间的高度要保持一致,具体高度由金属键合线的长度确定;各个基板之间的PAD点以金属键合线连接,其中主基板引出脚的PAD与管壳的引脚进行键合;
5).对多基板形成的阵列进行灌胶注塑,形成固化;整个基板固化完成后,对其进行连通性测试,检查各个键合线的电气连接是否正确,有无短路开路现象,如果出现问题,重新进行制作;
6).电气连通性检查通过后,对芯片进行真空封装,并检查芯片的气密性,检查结果合格后,芯片的封装过程完成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410298923.XA CN104103532A (zh) | 2014-06-26 | 2014-06-26 | 一种多基板立体封装芯片方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410298923.XA CN104103532A (zh) | 2014-06-26 | 2014-06-26 | 一种多基板立体封装芯片方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104103532A true CN104103532A (zh) | 2014-10-15 |
Family
ID=51671564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410298923.XA Pending CN104103532A (zh) | 2014-06-26 | 2014-06-26 | 一种多基板立体封装芯片方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104103532A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105390477A (zh) * | 2015-12-11 | 2016-03-09 | 苏州捷研芯纳米科技有限公司 | 一种多芯片3d二次封装半导体器件及其封装方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1832121A (zh) * | 2005-01-20 | 2006-09-13 | 因芬尼昂技术股份公司 | 利用桥层的多芯片模块的信号再分配 |
US20080254571A1 (en) * | 2007-04-12 | 2008-10-16 | Micron Technology, Inc. | System in package (SIP) with dual laminate interposers |
-
2014
- 2014-06-26 CN CN201410298923.XA patent/CN104103532A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1832121A (zh) * | 2005-01-20 | 2006-09-13 | 因芬尼昂技术股份公司 | 利用桥层的多芯片模块的信号再分配 |
US20080254571A1 (en) * | 2007-04-12 | 2008-10-16 | Micron Technology, Inc. | System in package (SIP) with dual laminate interposers |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105390477A (zh) * | 2015-12-11 | 2016-03-09 | 苏州捷研芯纳米科技有限公司 | 一种多芯片3d二次封装半导体器件及其封装方法 |
CN105390477B (zh) * | 2015-12-11 | 2018-08-17 | 苏州捷研芯纳米科技有限公司 | 一种多芯片3d二次封装半导体器件及其封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2020233319A1 (zh) | 基于系统封装技术的工艺设计方法、系统、介质及设备 | |
Fontanelli | System-in-package technology: Opportunities and challenges | |
CN107960134A (zh) | 半导体装置以及半导体模块 | |
CN105977180A (zh) | 具有测试结构的半导体封装元件及其测试方法 | |
CN103199075A (zh) | 具堆叠芯片的晶圆级半导体封装构造及其制造方法 | |
CN104078435A (zh) | Pop封装结构 | |
CN104103532A (zh) | 一种多基板立体封装芯片方法 | |
CN108459262A (zh) | 一种通用化的SiP芯片测试系统及测试方法 | |
CN104167403B (zh) | 多脚封装的引线框架 | |
US20170141019A1 (en) | Semiconductor device, corresponding methods of production and use and corresponding apparatus | |
US20090057914A1 (en) | Multiple chip semiconductor device | |
EP2330621A1 (en) | Package on package method, structure and associated PCB system | |
CN103348471B (zh) | 半导体芯片、存储设备 | |
CN205723522U (zh) | 一种引线框架 | |
CN205081113U (zh) | 集成电路芯片和系统封装 | |
CN209929295U (zh) | 一种dfn-6l三基岛封装框架 | |
CN203800042U (zh) | 内嵌式封装体结构 | |
CN103354226B (zh) | 堆叠封装器件 | |
CN104321714B (zh) | 至少部分地由晶片制成并且包括至少一个复制的集成电路的至少一个管芯 | |
CN105633058A (zh) | 器件标识结构及其制造方法 | |
CN104103536A (zh) | Pop封装方法 | |
CN203644763U (zh) | 一种容量为512M×8bit的立体封装NAND FLASH存储器 | |
CN206451700U (zh) | 多管脚型功率器件封装装置 | |
CN216354192U (zh) | 一种半导体芯片打线结构 | |
CN102376666B (zh) | 一种球栅阵列封装结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141015 |