CN206451700U - 多管脚型功率器件封装装置 - Google Patents
多管脚型功率器件封装装置 Download PDFInfo
- Publication number
- CN206451700U CN206451700U CN201720055787.0U CN201720055787U CN206451700U CN 206451700 U CN206451700 U CN 206451700U CN 201720055787 U CN201720055787 U CN 201720055787U CN 206451700 U CN206451700 U CN 206451700U
- Authority
- CN
- China
- Prior art keywords
- bar shaped
- pin
- mount structure
- different
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Packages (AREA)
Abstract
本实用新型公开了一种多管脚型功率器件封装装置，包括封装本体和连接在封装本体一侧的第一管脚结构，封装本体包括平板状基岛和设置在基岛内的芯片，所述芯片与第一管脚结构线路连接，第一管脚结构包括至少三条第一条形管脚，封装本体侧边还固定有与芯片线路连接的第二管脚结构，所述的第二管脚结构包括至少三条第二条形管脚，所述相邻两条第二条形管脚的间距与相邻两条第一条形管脚的间距不同，第二条形管脚厚度与第一条形管脚厚度不同。本实用新型结构简单，设计合理，通过不同间距不同厚度的条形管脚的设置，可根据需要选择需要的管脚形式，同一封装上可同时适应多种电路板结构。
Description
技术领域
本实用新型涉及电子元器件技术领域，尤其是一种多管脚型功率器件封装装置。
背景技术
由于社会发展的需要，电子装置变的越来越复杂，要求电子装置必须具有可靠性、速度快、消耗功率小以及质量轻、小型化、成本低等特点。对电子器件来说，体积越小，集成度越高；响应时间越短，计算处理的速度就越快；传送频率就越高，传送的信息量就越大。进行功率处理的，具有处理高电压，大电流能力的半导体器件被称为功率器件。
目前，很多功率器件的封装形式为TO247\TO220\TO2551等，各种封装形式下，管脚结构各不相同，每种封装只能对应一种电路板的结构进行插接使用，并不能适应其他封装形式所对应的电路板结构。
实用新型内容
本实用新型要解决的技术问题是：克服现有技术中之不足，提供一种结构简单，设计合理，可同时适应多种电路板结构的多管脚型功率器件封装装置。
本实用新型解决其技术问题所采用的技术方案是：一种多管脚型功率器件封装装置，包括封装本体和连接在封装本体一侧的第一管脚结构，封装本体包括平板状基岛和设置在基岛内的芯片，所述芯片与第一管脚结构线路连接，第一管脚结构包括至少三条第一条形管脚，封装本体侧边还固定有与芯片线路连接的第二管脚结构，所述的第二管脚结构包括至少三条第二条形管脚，所述相邻两条第二条形管脚的间距与相邻两条第一条形管脚的间距不同，第二条形管脚厚度与第一条形管脚厚度不同。
进一步的，第一管脚结构和第二管脚结构固定在基岛的不同侧边。
进一步的，基岛侧边还固定有与芯片线路连接的第三管脚结构，第三管脚结构包括至少三条第三条形管脚，相邻两条第三条形管脚的间距与相邻两条第一条形管脚、第二条形管脚的间距均不同，第三条形管脚厚度与第一条形管脚、第二条形管脚厚度不同。
本实用新型的有益效果是：本实用新型提供的多管脚型功率器件封装装置，结构简单，设计合理，通过不同间距不同厚度的条形管脚的设置，可根据需要选择需要的管脚形式，同一封装上可同时适应多种电路板结构。
附图说明
下面结合附图和实施方式对本实用新型进一步说明。
图1是本实用新型的结构示意图。
图2是图1的左视图。
图中 1.第一管脚结构 1-1.第一条形管脚 2.基岛 3.第二管脚结构 3-1.第二条形管脚
具体实施方式
现在结合附图对本实用新型作进一步的说明。这些附图均为简化的示意图仅以示意方式说明本实用新型的基本结构，因此其仅显示与本实用新型有关的构成。
如图1和图2所示的一种多管脚型功率器件封装装置，包括封装本体和连接在封装本体一侧的第一管脚结构1，封装本体包括平板状基岛2和设置在基岛2内的芯片，所述芯片与第一管脚结构1线路连接，第一管脚结构1包括至少三条第一条形管脚1-1，封装本体侧边还固定有与芯片线路连接的第二管脚结构3，所述的第二管脚结构3包括至少三条第二条形管脚3-1，所述相邻两条第二条形管脚3-1的间距与相邻两条第一条形管脚1-1的间距不同，第二条形管脚3-1厚度与第一条形管脚1-1厚度不同。第一管脚结构1和第二管脚结构3固定在基岛2的不同侧边。
基岛2侧边还固定有与芯片线路连接的第三管脚结构，第三管脚结构包括至少三条第三条形管脚，相邻两条第三条形管脚的间距与相邻两条第一条形管脚1-1、第二条形管脚3-1的间距均不同，第三条形管脚厚度与第一条形管脚1-1、第二条形管脚3-1厚度不同。
在实际生产中，可将第一管脚结构1根据TO247封装设计，第二管脚结构3根据TO220封装设计。在安装时，根据电路板对应选择管脚插接。如果电路板是对应TO247封装的，则选择第一管脚结构1直接对应插接在电路板上。如果电路板是对应TO220封装的，则选择第二管脚结构3对应插接在电路板上。如此设计的多管脚型功率器件封装装置，相对于传统的一种封装对应一种电路板结构，同一封装具有多种管脚结构，可对应多种电路板结构，扩大了封装装置的适用范围。
上述实施方式只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并加以实施，并不能以此限制本实用新型的保护范围，凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围内。
Claims (3)
1.一种多管脚型功率器件封装装置，包括封装本体和连接在封装本体一侧的第一管脚结构(1)，其特征是：封装本体包括平板状基岛(2)和设置在基岛(2)内的芯片，所述芯片与第一管脚结构(1)线路连接，第一管脚结构(1)包括至少三条第一条形管脚(1-1)，封装本体侧边还固定有与芯片线路连接的第二管脚结构(3)，所述的第二管脚结构(3)包括至少三条第二条形管脚(3-1)，所述相邻两条第二条形管脚(3-1)的间距与相邻两条第一条形管脚(1-1)的间距不同，第二条形管脚(3-1)厚度与第一条形管脚(1-1)厚度不同。
2.根据权利要求1所述的多管脚型功率器件封装装置，其特征是：所述的第一管脚结构(1)和第二管脚结构(3)固定在基岛(2)的不同侧边。
3.根据权利要求1所述的多管脚型功率器件封装装置，其特征是：所述的基岛(2)侧边还固定有与芯片线路连接的第三管脚结构(4)，第三管脚结构(4)包括至少三条第三条形管脚(4-1)，相邻两条第三条形管脚(4-1)的间距与相邻两条第一条形管脚(1-1)、第二条形管脚(3-1)的间距均不同，第三条形管脚(4-1)厚度与第一条形管脚(1-1)、第二条形管脚(3-1)厚度不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720055787.0U CN206451700U (zh) | 2017-01-18 | 2017-01-18 | 多管脚型功率器件封装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720055787.0U CN206451700U (zh) | 2017-01-18 | 2017-01-18 | 多管脚型功率器件封装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206451700U true CN206451700U (zh) | 2017-08-29 |
Family
ID=59671548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720055787.0U Expired - Fee Related CN206451700U (zh) | 2017-01-18 | 2017-01-18 | 多管脚型功率器件封装装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206451700U (zh) |
-
2017
- 2017-01-18 CN CN201720055787.0U patent/CN206451700U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103843136B (zh) | 在ic封装中封装dram和soc | |
| CN108054152A (zh) | 集成电路封装结构 | |
| CN207753003U (zh) | 封装结构 | |
| CN203774293U (zh) | 一种集成电路的3d封装结构 | |
| CN206451700U (zh) | 多管脚型功率器件封装装置 | |
| CN102231371B (zh) | 半导体芯片、存储设备 | |
| CN206098384U (zh) | 双载片台引线框架 | |
| CN201829490U (zh) | 芯片区打孔集成电路引线框架 | |
| CN202067792U (zh) | 半导体芯片、存储设备 | |
| CN207719197U (zh) | 一种hsip14封装引线框架 | |
| CN203800042U (zh) | 内嵌式封装体结构 | |
| CN202434503U (zh) | 一种dip10集成电路器件及引线框、引线框矩阵 | |
| CN103354226B (zh) | 堆叠封装器件 | |
| CN205984972U (zh) | 一种引线框架结构 | |
| CN203040015U (zh) | 一种印刷电路板焊盘 | |
| CN204361080U (zh) | 电路系统及其芯片封装 | |
| CN204271072U (zh) | 引线框架封装结构 | |
| CN105789190B (zh) | 一种集成芯片、集成芯片系统和集成芯片的生产方法 | |
| CN104103532A (zh) | 一种多基板立体封装芯片方法 | |
| CN207542242U (zh) | 一种密集排列的集成电路引线框架结构 | |
| CN103441107A (zh) | 半导体封装件及其制造方法 | |
| CN202957237U (zh) | 一种芯片封装结构 | |
| CN204375734U (zh) | 利用框架封装重布线的打线封装结构 | |
| CN206524318U (zh) | 绝缘型to220封装结构 | |
| CN102376666B (zh) | 一种球栅阵列封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170829 Termination date: 20210118 |