DE69030863T2 - Halbleiterspeicheranordnung - Google Patents
HalbleiterspeicheranordnungInfo
- Publication number
- DE69030863T2 DE69030863T2 DE69030863T DE69030863T DE69030863T2 DE 69030863 T2 DE69030863 T2 DE 69030863T2 DE 69030863 T DE69030863 T DE 69030863T DE 69030863 T DE69030863 T DE 69030863T DE 69030863 T2 DE69030863 T2 DE 69030863T2
- Authority
- DE
- Germany
- Prior art keywords
- power supply
- circuit
- internal circuit
- voltage side
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 230000015654 memory Effects 0.000 claims description 13
- 239000000872 buffer Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000037431 insertion Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/108—Wide data ports
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
- Diese Erfindung betrifft eine Halbleiterspeichervorrichtung, und spezieller eine Halbleiterspeichervorrichtung, welche Signale von einem internen Schaltkreis, beispielsweise einer Speicherzelle, über einen Ausgangsschaltkreis ausgeben kann.
- Um der Nachfrage auf dem Halbleiter-Massenmarkt gerecht zu werden, werden diese Schaltkreise fortwährend verbessert. Dieses wird anhand eines Halbleiterspeichers als Beispiel erläutert. Neben den Hauptspeichereinheiten von Computern sind verschiedene, weit verbreitete Systeme bekannt, beispielsweise Personal Computer, Sender, Fernsehgeräte oder Videorecorder, in welchen Halbleiterspeicher verwendet werden.
- Um die Erfordernisse der Miniaturisierung, Leichtgewichtigkeit und geringer Leistungsaufnahme dieser Systeme zu erfüllen, ist es erforderlich, den Abschnitt, in welchem bisher vier Speicher von 64k x 4 Bit benutzt wurden, durch einen einzelnen Speicher mit 64k x 16 Bit zu ersetzen. Aus diesem Grund wächst die Nachfrage nach Speichern des Multibittyps mit großer Kapazität. In solchen integrierten Halbleiterschaltkreisen wächst an vielen Stellen ein Strom zur Zeit der Ausgabe proportional zur Anzahl der Ausgangsschaltkreise (Ausgangspuffer) an, was in einer starken Schwankung des Spannungsversorgungspotentials und des Massepotentials resultiert (im folgenden Ausgangsrauschen genannt). Demgemäß werden in integrierten Halbleiterschaltkreisen, in welchen Spannungsversorgungsverdrahtungen des Ausgangsschaltkreises und des internen Schaltkreises gemeinsam verwendet werden, der interne Schaltkreis direkt von dem Ausgangsrauschen beeinflußt, so daß die Möglichkeit besteht, daß der Schaltkreis fehlerhaft arbeitet. Eine typische Maßnahme, dieses zu vermeiden, ist es, eine Spannungsversorgungsverdrahtung für den Ausgangsschaltkreis unabhängig vorzusehen, oder ähnliches.
- Fig. 1 ist ein Blockdiagramm eines integrierten Halbleiterschaltkreises (Halbleiterspeicher) des Standes der Technik, worin jeweilige Spannungsversorgungsverdrahtungen für den internen Schaltkreis und den Ausgangsschaltkreis unabhängig vorgesehen sind. Dieses Blockdiagramm zeigt einen äquivalenten Schaltkreis eines in einem Gehäuse montierten Chips. In Fig. 1 sind auf dem Halbleiterchip A ein interner Schaltkreis B einschließlich eines Eingangsschaltkreises, und ein Ausgangsschaltkreis C vorgesehen. Der interne Schaltkreis B schließt zusätzlich zu dem Eingangsschaltkreis andere Schaltkreise des Halbleiterspeichers ein, mit Ausnahme des Ausgangsschaltkreises, beispielsweise ein Speicherzellenfeld einschließlich einer Vielzahl von Speicherzellen, einen Leseverstärker SA, und ähnliches. Gespeicherte Daten in einer ausgewählten Speicherzelle MC werden über den Ausgangsschaltkreis C ausgegeben. Auf dem Chip sind Spannungsversorgungs-Anschlußflächen (Spannungsversorgungsanschlüsse) 5 bis 8 vorgesehen. Diese Anschlußflächen 5 bis 8 sind jeweils mittels Verdrahtungen 1 bis 4 mit den Schaltkreisen B und C verbunden. Die Eingangsseiten dieser Anschlußflächen 5 bis 8 sind über Verdrahtungen 101 bis 104 mit externen Spannungsversorgungen VCC und VSS verbunden. Diese Verdrahtungen 101 bis 104 schließen alle Verdrahtungen von den externen Spannungsversorgungen VCC und VSS bis zu den Anschlußflächen 5 bis 8 ein, schließen beispielsweise innere Leiter des Gehäuses, Bonddrähte und ähnliches ein. Im Betrieb der Vorrichtung wird ein externer Überbrückungskondensator Cpass gewöhnlich zwischen diese Spannungsversorgungen VCC und VSS geschaltet. Außerdem ist ein Kondensator Cchip des Chipkörpers in dem internen Schaltkreis B äquivalent denkbar. Dieser Kondensator Cchip ist ein Kondensator (über das Substrat oder ähnliches) zwischen den Spannungsversorgungen VCC und VSS in dem Chip. In diesem Beispiel sind mit der Ausgangsseite des Ausgangsschaltkreises C verbundene Elemente künstlich mittels einer Ausgangslast Cout und Widerständen R&sub1; und R&sub2; dargestellt, die in Reihe zwischen die Spannungsversorgung VCC und Masse GND geschaltet sind.
- Der integrierte Halbleiterschaltkreis des Standes der Technik, in welchem die Spannungsversorgungsverdrahtung von dem internen Schaltkreis und dem Ausgangsschaltkreis getrennt ist, ist, wie in Fig. 1 gezeigt, konstruiert. Jedoch hat dieser Schaltkreis die im folgenden beschriebenen Nachteile. Wenn nämlich der Ausgangsschaltkreis arbeitet, wird ein interner Strompfad innerhalb des Chips gebildet, weil Ladungen von dem Kondensator Cchip über einen Pfad einschließlich des Pfades 6, der Verdrahtung 2, der Verdrahtung 1 und des Pfades 5 geliefert werden. Aus diesem Grund erscheint der Einfluß des Ausgangsrauschens auf der Spannungsversorgungsverdrahtung für den internen Schaltkreis und wird so auf den internen Schaltkreis B ausgeübt. Dieses Phänomen wird bei Multibitrealisierungen mit hoher Geschwindigkeit verstärkt. Aus diesem Grund ist es selbst dann, wenn die Spannungsversorgungsverdrahtung einfach getrennt wird, wie oben beschrieben, schwierig, Ausgangsrauschen ausreichend zu unterdrücken.
- US-A-4 727 518 zeigt die Einfügung eines Widerstandes in Reihe mit Speicherschaltkreisen, um Spannungsfluktuationen zu dämpfen, so daß kapazitive Teile der Speicherschaltkreise keine Fluktuationen sehen, die wesentlich verschieden sind von denen, die von nicht kapazitiven Teilen der Schaltkreise gesehen werden.
- US-A-3 621 302 zeigt einen Widerstand, der in Reihe geschaltet ist mit Speicherschaltkreisen, um in einem Bereitschaftszustand die Stromaufnahme zu verringern.
- Im Hinblick auf das Vorangehende wurde diese Erfindung getätigt, und ihre Aufgabe ist es, eine Halbleiterspeichervorrichtung vorzusehen, die so konstruiert ist, daß der Einfluß von Rauschen auf den internen Schaltkreis so gering gemacht werden kann wie möglich. Diese Erfindung stellt eine Halbleiterspeichervorrichtung bereit, wie in Anspruch 1 angegeben.
- Es zeigen:
- Fig. 1 ist ein äquivalentes Schaltkreisdiagramm eines Ausführungsbeispiels des Standes der Technik;
- Fig. 2 ist ein äquivalentes Schaltkreisdiagramm eines Ausführungsbeispiels gemäß dieser Erfindung;
- Fig. 3 ist ein äquivalentes Schaltkreisdiagramm eines anderen Ausführungsbeispiels dieser Erfindung; und
- Fig. 4A und 4B sind Diagramme, welche die experimentellen Ergebnisse zur Bestätigung der Wirkungen und/oder Vorteile dieser Erfindung zeigen.
- Fig. 2 zeigt einen äquivalenten Schaltkreis eines Ausführungsbeispiels dieser Erfindung. In Fig. 2 sind dieselben Bezugszeichen wie die in Fig. 1 an Komponenten vergeben, die denen in Fig. 1 jeweils entsprechen. Das in Fig. 2 gezeigte Ausführungsbeispiel unterscheidet sich von dem in Fig. 1 gezeigten Ausführungsbeispiel darin, daß ein Widerstand Rx in Reihe geschaltet ist zwischen die Anschlußfläche 6 und den Schaltkreis B, d.h. in einen Strompfad an den internen Schaltkreis B. Andere Komponenten sind im wesentlichen dieselben wie diejenigen des Schaltkreises der Fig. 1.
- Der Betrieb des Schaltkreises der Fig. 2 wird nun beschrieben. Wie oben erwähnt, ist der Grund dafür, daß das Ausgangsrauschen einen Einfluß auf den internen Schaltkreis B ausübt, daß ein interner Strompfad in dem Chip über den Kondensator Cchip des Chipkörpers gebildet wird. Wenn demgemäß eine Maßnahme ergriffen wird, die die Bildung solch eines internen Strompfades erschwert, kann auch das Ausgangsrauschen nicht mehr ohne weiteres einen Einfluß auf den internen Schaltkreis ausüben. Das Ausführungsbeispiel dieser Erfindung ist so konstruiert, daß es genau in dieser Weise arbeitet. Weil nämlich der Widerstand Rx mit dem internen Strompfad in Reihe geschaltet ist, vergrößert sich die Impedanz dieses Pfades. Im Gegenteil dazu verringert sich die Impedanz eines externen Strompfades einschließlich des externen Überbrückungskondensators Cpass relativ dazu. Aus diesem Grund wird ein Strom größer, der durch den externen Überbrückungskondensator Cpass des Lade-/Entladestroms fließt, während ein Strom, der durch den Kondensator Cchip des Chipkörpers fließt, geringer wird. Somit wird der Einfluß des Ausgangsrauschens auf den internen Schaltkreis B vermindert.
- Die Fig. 4A und 4B zeigen experimentelle Ergebnisse zur Bestätigung der Wirkungen und/oder Vorteile des Ausführungsbeispiels dieser Erfindung. Fig. 4A ist ein Wellenformendiagramm der Ströme Iin und Iout, die in dem internen Kondensator Cchip bzw. dem externen Kondensator Cpass des Chips fließen. Fig. 4B ist ein Wellenformendiagramm von Spannungen (Versorgungsspannungen VCC, VSS) der Anschlußflächen 6 und 7. In diesen Figuren bezeichnen R0 bis R2 Wellenformen in dem Fall, daß der Wert des Widerstandes Rx schrittweise von 0 vergrößert wird, d.h. in zwei Stufen. R0 zeigt eine Wellenform, wenn der Widerstand Rx gleich 0 ist. Dieses repräsentiert die Wellenform im herkömmlichen Fall der Fig. 1, in welchem kein Widerstand Rx vorhanden ist. Es ergibt sich aus Fig. 4A, daß die Einfügung des Widerstandes Rx einen Strom Iin verringert, der in dem internen Strompfad fließt, und einen Strom Iout vergrößert, der in dem externen Strompfad fließt. Daraus, daß die Spannungsänderungen auf der VCC-Leitung und der VSS-Leitung kleiner werden, ergibt sich, daß das angestrebte Ziel durch Andern der Ströme Iin und Iout, die in den internen und externen Pfaden fließen, so, daß sie größer werden bzw. kleiner werden, wie oben angegeben, erreicht wird. Nun wird R0 von VCC und VSS der Fig. 4B betrachtet. Es wird angenommen, daß die Bezugsspannung der Versorgungsspannung VCC 5 V ist. Die beiden Anschlußflächen 6 und 7 (VCC-Leitung, VSS-Leitung) zeigen jeweils starke Rauschamplituden von ungefähr 2 V. In dem Fall, daß die Bezugsspannung 5 V ist, wird deutlich, daß solch eine Verringerung des Pegels von 2 V in einem fehlerhaften Betrieb des Schaltkreises resultieren würde. Wenn die VSS-Leitung 7 betrachtet wird, liegt diese Leitung einmal auf einem niedrigeren Pegel, und dann auf einem um 1 V höheren Pegel. Gemäß dem Anwachsen des Pegels wird auf dem benachbarten Eingangsanschluß eine Eingangsspannung auf hohem Pegel durch eine vergrößerte Spannung auf der VSS-Leitung 7 verringert. Aus diesem Grunde wird ein Spielraum einer Eingangsspannung auf hohem Pegel nicht sichergestellt, was in dem Eingangsschaltkreis zu einem fehlerhaften Betrieb führt.
- Im Gegensatz dazu kann die Wirkung, die von der Tatsache resultiert, daß der Widerstand Rx in den internen Strompfad eingefügt ist, aus R1 und R2 der Fig. 4B gesehen werden. Es ist ersichtlich, daß eine Verringerung des Pegels von R1 und R2 gleich einem Wert weniger als die Hälfte desjenigen im herkömmlichen Fall von R0 ist, und daß ein Anwachsen des Pegels von R1 und R2 gleich einem Wert von weniger als einem Drittel desjenigen im herkömmlichen Fall von R0 ist.
- Fig. 3 zeigt ein weiteres Ausführungsbeispiel dieser Erfindung. Das in Fig. 3 gezeigte Ausführungsbeispiel unterscheidet sich von dem in Fig. 2 gezeigten Ausführungsbeispiel nur in der Art der Spannungsversorgungsverdrahtung in dem Chip A. Im Chip A der Fig. 3 sind die Anschlußflächen 13 und 14 jeweils mit Spannungsversorgungen VCC und VSS verbunden, und der interne Schaltkreis B und der Ausgangsschaltkreis C sind über Verdrahtungen 11A, 11B, 12A und 12B parallel zu diesen Anschlußflächen 13 und 4 geschaltet. Außerdem sind die Anschlußfläche 13 und der interne Schaltkreis B über den Widerstand Rx verbunden. In Fig. 3 bezeichnen die Bezugsziffern 111 und 112 jeweils Verdrahtungen auf der Eingangsseite.
- Auch mit dem Ausführungsbeispiel solch einer Konfiguration können dieselben Wirkungen und/oder Vorteile wie diejenigen der Fig. 2 erreicht werden.
- Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und beschränken nicht den Umfang.
Claims (9)
1. Halbleiterspeichervorrichtung, mit:
einem internen Schaltkreis (B) einschließlich einer
Vielzahl von Speicherzellen (MC), welche darin jeweils
Daten speichern können, um Daten in einer Speicherzelle
(MC), die mittels eines Adreßsignals ausgewählt wird,
als ein erstes Ausgangssignal auszugeben, wobei der
interne Schaltkreis (B) eine Chipkapazität (Cchip)
zwischen seinen Spannungsversorgungsleitungen (VCC, VSS)
aufweist;
einem Ausgangsschaltkreis (C) zum Empfangen des ersten
Ausgangssignals, um aus der Vorrichtung ein dazu
entsprechendes, zweites Ausgangssignal auszugeben;
Spannungsversorgungsanschlüssen (5 bis 8, 13, 14) und
Spannungsversorgungsverdrahtungen (1 bis 4, 11A, 11B,
12A, 12B), die angepaßt sind, Spannung von derselben
externen Spannungsversorgung (VCC, VSS) an den internen
Schaltkreis B und den Ausgangsschaltkreis C zu liefern;
einem Widerstand (Rx) zum Unterdrücken von
Spannungsfluktuationen auf der Spannungsversorgung des
internen Schaltkreises, wobei der Widerstand in den
Spannungsversorgungsverdrahtungen zum Liefern von
Spannung an den internen Schaltkreis (B) gebildet ist,
so daß der interne Schaltkreis (B) ausschließlich über
den Widerstand (Rx) mit Spannung versorgt wird;
wobei die Spannungsversorgungsverdrahtung (1, 11A)
angepaßt ist, Spannung von der externen
Spannungsversorgung direkt an den Ausgangsschaltkreis zu
liefern.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
der Ausgangsschaltkreis (C) einen Pufferschaltkreis
umfaßt.
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
der Spannungsversorgungsanschluß erste separate
Spannungsversorgungsanschlüsse (5, 8) zum Liefern einer
Spannung an den Ausgangsschaltkreis einschließt, sowie
zweite separate Spannungsversorgungsanschlüsse (6, 7)
zum Liefern einer Spannung an den internen Schaltkreis,
wobei die Spannungsversorgungsverdrahtung erste separate
Spannungsversorgungsverdrahtungen (1, 4) zum Verbinden
der ersten Spannungsversorgungsanschlüsse (5, 8) und des
Ausgangsschaltkreises (C) einschließt, sowie zweite
separate Spannungsversorgungsverdrahtungen (2, 3) zum
Verbinden der zweiten Spannungsversorgungsanschlüsse (6,
7) und des internen Schaltkreises (B)
4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
die Spannungsversorgungsverdrahtungen erste
Spannungsversorgungsverdrahtungen (11A, 12A) zum
Verbinden der Spannungsversorgungsanschlüsse (13, 14)
und des Ausgangsschaltkreises (C) einschließen, die
jeweils von den Spannungsversorgungsanschlüssen (13, 14)
abzweigen, und zweite Spannungsversorgungsverdrahtungen
(11B,
12B) zum Verbinden der
Spannungsversorgungsanschlüsse (13, 14) und des internen
Schaltkreises (13).
5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
die Spannungsversorgungsanschlüsse hochspannungsseitige
Spannungsversorgungsanschlüsse (5, 6) einschließen, die
angepaßt sind, mit einer Hochspannungsseite der externen
Spannungsversorgung verbunden zu werden, sowie
niederspannungsseitige Spannungsversorgungsanschlüsse
(7, 8), die angepaßt sind, mit einer
Niederspannungsseite der externen Spannungsversorgung
verbunden zu werden, wobei die
Spannungsversorgungsverdrahtungen hochspannungsseitige
Spannungsversorgungsverdrahtungen (1, 2) einschließen,
um die hochspannungsseitigen
Spannungsversorgungsanschlüsse (5, 6) mit dem
Ausgangsschaltkreis (C) bzw. dem internen Schaltkreis
(B) zu verbinden, sowie niederspannungsseitige
Spannungsversorgungsverdrahtungen (3, 4) zum Verbinden
der niederspannungsseitigen
Spannungsversorgungsanschlüsse (7, 8) mit dem
Ausgangsschaltkreis (C) bzw. dem internen Schaltkreis
(B).
6. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
die Spannungsversorgungsanschlüsse einen
hochspannungsseitigen Spannungsversorgungsanschluß (13)
einschließen, der angepaßt ist, mit einer
Hochspannungsseite der externen Spannungsversorgung
verbunden zu werden, sowie einen niederspannungsseitigen
Spannungsversorgungsanschluß (14), der angepaßt ist, mit
einer Niederspannungsseite der externen
Spannungsversorgung verbunden zu werden, wobei die
Spannungsversorgungverdrahtungen hochspannungsseitige
Spannungsversorgungsverdrahtungen (11A, 11B) zum
Verbinden des hochspannungsseitigen
Spannungsversorgungsanschlusses (13) mit dem
Ausgangsschaltkreis (C) und dem internen Schaltkreis (B)
einschließen, sowie niederspannungsseitige
Spannungsversorgungsverdrahtungen (12A, 12B) zum
Verbinden des niederspannungsseitigen
Spannungsversorgungsanschlusses (14) mit dem
Ausgangsschaltkreis (C) und dem internen Schaltkreis
(B).
7. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
der interne Schaltkreis (B) und der Ausgangsschaltkreis
(C) in demselben Halbleiterchip (A) gebildet sind, wobei
jeder der Spannungsversorgungsanschlüsse (5 bis 18; 13,
14) eine auf dem Chip (A) gebildete, leitfähige
Anschlußfläche umfaßt.
8. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß
der interne Schaltkreis (B) und der Ausgangsschaltkreis
(C) in demselben Halbleiterchip (A) gebildet sind, wobei
die ersten und zweiten Spannungsversorgungsverdrahtungen
(1, 4; 2, 3) auf dem Chip (A) gebildet sind und jeder
der ersten und zweiten Spannungsversorgungsanschlüsse
(5, 8; 6, 7) eine auf dem Chip (A) gebildete, leitfähige
Anschlußfläche umfaßt.
9. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß
der interne Schaltkreis (B) und der Ausgangsschaltkreis
(C) in demselben Halbleiterchip (A) gebildet sind, wobei
die ersten und zweiten Spannungsversorgungsverdrahtungen
(11A,
12A; 11B, 12B) auf dem Chip (A) gebildet sind und
jeder der Spannungsversorgungsanschlüsse (13, 14) eine
auf dem Chip (A) gebildete, leitfähige Anschlußfläche
umfaßt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1292996A JPH0693484B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69030863D1 DE69030863D1 (de) | 1997-07-10 |
DE69030863T2 true DE69030863T2 (de) | 1997-11-06 |
Family
ID=17789127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69030863T Expired - Fee Related DE69030863T2 (de) | 1989-11-10 | 1990-11-09 | Halbleiterspeicheranordnung |
Country Status (5)
Country | Link |
---|---|
US (1) | US5173875A (de) |
EP (1) | EP0427284B1 (de) |
JP (1) | JPH0693484B2 (de) |
KR (1) | KR930010104B1 (de) |
DE (1) | DE69030863T2 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5321658A (en) * | 1990-05-31 | 1994-06-14 | Oki Electric Industry Co., Ltd. | Semiconductor memory device being coupled by auxiliary power lines to a main power line |
KR100231393B1 (ko) * | 1991-04-18 | 1999-11-15 | 나시모토 류조 | 반도체집적회로장치 |
JP3236105B2 (ja) * | 1993-03-17 | 2001-12-10 | 富士通株式会社 | 不揮発性半導体記憶装置及びその動作試験方法 |
KR0170906B1 (ko) * | 1995-11-01 | 1999-03-30 | 김주용 | 반도체 기억장치의 파워라인 커플링 방지 회로 |
JP2002208275A (ja) * | 2001-01-11 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその検査方法 |
KR100562497B1 (ko) * | 2003-01-22 | 2006-03-21 | 삼성전자주식회사 | 디커플링 커패시터를 포함하는 반도체 메모리 장치 |
KR101211683B1 (ko) * | 2008-12-31 | 2012-12-12 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3621302A (en) * | 1969-01-15 | 1971-11-16 | Ibm | Monolithic-integrated semiconductor array having reduced power consumption |
JPS59169166A (ja) * | 1983-03-16 | 1984-09-25 | Hitachi Ltd | 半導体装置 |
US4727518A (en) * | 1984-02-17 | 1988-02-23 | Intel Corporation | Apparatus for limiting minority carrier injection in CMOS memories |
JPH02303153A (ja) * | 1989-05-18 | 1990-12-17 | Seiko Epson Corp | 半導体集積回路 |
US5045726A (en) * | 1990-05-16 | 1991-09-03 | North American Philips Corporation | Low power programming circuit for user programmable digital logic array |
-
1989
- 1989-11-10 JP JP1292996A patent/JPH0693484B2/ja not_active Expired - Lifetime
-
1990
- 1990-11-08 US US07/610,587 patent/US5173875A/en not_active Expired - Lifetime
- 1990-11-09 DE DE69030863T patent/DE69030863T2/de not_active Expired - Fee Related
- 1990-11-09 EP EP90121467A patent/EP0427284B1/de not_active Expired - Lifetime
- 1990-11-10 KR KR1019900018175A patent/KR930010104B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0427284B1 (de) | 1997-06-04 |
KR910010705A (ko) | 1991-06-29 |
KR930010104B1 (ko) | 1993-10-14 |
DE69030863D1 (de) | 1997-07-10 |
US5173875A (en) | 1992-12-22 |
JPH0693484B2 (ja) | 1994-11-16 |
JPH03153066A (ja) | 1991-07-01 |
EP0427284A2 (de) | 1991-05-15 |
EP0427284A3 (en) | 1992-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69534709T2 (de) | Herstellungsverfahren einer Halbleiteranordnung | |
DE60221407T2 (de) | Speichersystem und Speichersubsystem | |
DE10233865B4 (de) | Speichermodul | |
DE68922073T2 (de) | Elektronisches System mit einem Mikroprozessor und Koprozessor, die auf einer Schaltplatte montiert sind. | |
DE10262374B4 (de) | System zur Erzeugung und Verteilung von Versorgungsspannungen in Speichersystemen | |
DE3716518C2 (de) | ||
DE3712178C2 (de) | ||
DE69020384T2 (de) | Integrierte Halbleiterspeicherschaltung mit Möglichkeit zum Maskieren des Schreibens im Speicher. | |
DE10228544A1 (de) | Halbleiterspeichervorrichtung | |
DE3220273A1 (de) | Halbleiterspeichervorrichtung | |
DE4138340C2 (de) | Halbleiterspeichervorrichtung und Verfahren zum Betreiben einer solchen | |
DE2121865A1 (de) | ||
DE4305864A1 (en) | Output buffer digital driver - has overshoot limiting and changes impedance with output voltage | |
DE4005992C2 (de) | Halbleiterspeichervorrichtung mit verringertem Wortleitungskopplungsrauschen | |
DE69023231T2 (de) | IC-Karte mit verbesserter Umschaltung der Stromversorgung. | |
DE69030863T2 (de) | Halbleiterspeicheranordnung | |
DE102008048845A1 (de) | Eine Struktur zur gemeinschaftlichen Nutzung intern erzeugter Spannungen durch Chips bei Mehrchipgehäusen | |
EP0428785A1 (de) | Halbleiterspeicher | |
DE2646653B2 (de) | Leseverstaerker fuer statische speichereinrichtung | |
DE69027085T2 (de) | Halbleiterspeicheranordnung | |
DE60033598T2 (de) | Halbleiterspeichervorrichtung | |
DE60128403T2 (de) | Mittel zur kompensation eines datenabhängigen versorgungsstromes in einer elektronischen schaltung | |
DE69119287T2 (de) | Halbleiterspeicher | |
EP0883129B1 (de) | Elektronische Speichervorrichtung, insbesondere zur Anwendung bei implantierbaren medizinischen Geräten | |
DE69121804T2 (de) | Halbleiterspeicheranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |