JPH02303153A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH02303153A JPH02303153A JP12472489A JP12472489A JPH02303153A JP H02303153 A JPH02303153 A JP H02303153A JP 12472489 A JP12472489 A JP 12472489A JP 12472489 A JP12472489 A JP 12472489A JP H02303153 A JPH02303153 A JP H02303153A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- processing circuit
- digital processing
- circuit
- analog conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体集積回路に関し、特にｌチップ内に、
デジタル処理回路及びデジタル・アナログ変換回路を含
む半導体集積回路に関する。
デジタル処理回路及びデジタル・アナログ変換回路を含
む半導体集積回路に関する。
［従来の技術］
デジタル処理回路及びデジタル・アナログ変換回路を、
１チツプ内に集積する半導体集積回路では、デジタル処
理回路の出すノイズが、アナログ信号に影響を与えてし
まう場合がある。これはデジタル処理回路が動作するこ
とにより、電源電位又は接地電位をゆらし、デジタルア
ナログ変換器の出力であるアナログ信号のオーバーシュ
ートあるいは、アンダーシュートが起ってしまったり。
１チツプ内に集積する半導体集積回路では、デジタル処
理回路の出すノイズが、アナログ信号に影響を与えてし
まう場合がある。これはデジタル処理回路が動作するこ
とにより、電源電位又は接地電位をゆらし、デジタルア
ナログ変換器の出力であるアナログ信号のオーバーシュ
ートあるいは、アンダーシュートが起ってしまったり。
アナログ出力波形の変動を起してしまったりするもので
ある。特に、高速動作を要求される半導体集積回路、又
は高精度なデジタルアナログ変換回路が必要となる半導
体集積回路では、このデジタル処理回路の出すノイズは
大変大きな問題となっていた。
ある。特に、高速動作を要求される半導体集積回路、又
は高精度なデジタルアナログ変換回路が必要となる半導
体集積回路では、このデジタル処理回路の出すノイズは
大変大きな問題となっていた。
［発明が解決しようとする課題１
本発明は、前記のような問題点を解決しようとするもの
であり、その目的とするところは、デジタル処理回路の
出すノイズの、デジタルアナログ変換回路への影響をへ
らし、高速かつ高精度なデジタルアナログ変換回路を、
デジタル処理回路とともに１チツプに集積することを可
能にするところにある。
であり、その目的とするところは、デジタル処理回路の
出すノイズの、デジタルアナログ変換回路への影響をへ
らし、高速かつ高精度なデジタルアナログ変換回路を、
デジタル処理回路とともに１チツプに集積することを可
能にするところにある。
本発明の半導体集積回路は、デジタル処理回路及び前記
デジタル処理回路により制御されるデジタルアナログ変
換回路を、同一半導体基板上に集積する半導体集積回路
において前記デジタル処理回路の電源電位及び接地電位
を半導体集積回路に供給される電源電位及び接地電位に
抵抗素子を介して供給し、前記抵抗素子を同一半導体基
板上に形成することを特徴とする。
デジタル処理回路により制御されるデジタルアナログ変
換回路を、同一半導体基板上に集積する半導体集積回路
において前記デジタル処理回路の電源電位及び接地電位
を半導体集積回路に供給される電源電位及び接地電位に
抵抗素子を介して供給し、前記抵抗素子を同一半導体基
板上に形成することを特徴とする。
〔実 施 例］
以下１本発明について、実施例に基づいて説明する。第
１図は、本発明の実施例を示す図である。ｌが本発明の
実施例である半導体集積回路である。４はデジタル処理
回路であり、６はデジタルアナログ変換回路である。４
のデジタル処理回路と、６のデジタルアナログ変換回路
は、同一半導体基板上に集積されている。４のデジタル
処理回路は６のデジタルアナログ変換回路に、デジタル
データ７、と制御信号８を供給する。６のデジタルデー
タを、デジタルアナログ変換し、９のアナログ信号出力
端子より出力する。２は半導体集積回路の電源端子であ
り、３は半導体集積回路の接地端子である。５は抵抗素
子であり、４のデジタル処理回路、６のデジタルアナロ
グ変換回路と、同一半導体基板上に形成されている。第
１図に示すように、デジタル処理回路への電源電位及び
接地電位は、半導体集積回路に供給される電源電位及び
接地電位に抵抗素子５を介して供給される。
１図は、本発明の実施例を示す図である。ｌが本発明の
実施例である半導体集積回路である。４はデジタル処理
回路であり、６はデジタルアナログ変換回路である。４
のデジタル処理回路と、６のデジタルアナログ変換回路
は、同一半導体基板上に集積されている。４のデジタル
処理回路は６のデジタルアナログ変換回路に、デジタル
データ７、と制御信号８を供給する。６のデジタルデー
タを、デジタルアナログ変換し、９のアナログ信号出力
端子より出力する。２は半導体集積回路の電源端子であ
り、３は半導体集積回路の接地端子である。５は抵抗素
子であり、４のデジタル処理回路、６のデジタルアナロ
グ変換回路と、同一半導体基板上に形成されている。第
１図に示すように、デジタル処理回路への電源電位及び
接地電位は、半導体集積回路に供給される電源電位及び
接地電位に抵抗素子５を介して供給される。
通常半導体集積回路において、電源配線は、アルミなど
の金属が用いられるが、本実施例では、電源配線のアル
ミから、ポリシリコンを介してデジタル処理回路へ電源
を供給することで、５の抵抗素子を、ポリシコンを用い
て形成している。また、５の抵抗素子の抵抗値について
は、デジタル処理回路が動作したときのピーク電流の値
、また、半導体集積回路が、ＣＭＯ３で構成されている
場合は、トランジスタのＶｔｈ （１，きい値電圧）に
より決めてやる必要がある。たとえば、ピーク電流５０
ｍＡ、Ｖｔｈｏ、７Ｖの場合は、ピーク電流が流れたと
き、抵抗素子によりデジタル処理回路の電＃ｉ電位が変
動するが、その変動がＶｔｈを、こえないようにする必
要があり、２〜ｌＯΩ程度が適当な抵抗値である。
の金属が用いられるが、本実施例では、電源配線のアル
ミから、ポリシリコンを介してデジタル処理回路へ電源
を供給することで、５の抵抗素子を、ポリシコンを用い
て形成している。また、５の抵抗素子の抵抗値について
は、デジタル処理回路が動作したときのピーク電流の値
、また、半導体集積回路が、ＣＭＯ３で構成されている
場合は、トランジスタのＶｔｈ （１，きい値電圧）に
より決めてやる必要がある。たとえば、ピーク電流５０
ｍＡ、Ｖｔｈｏ、７Ｖの場合は、ピーク電流が流れたと
き、抵抗素子によりデジタル処理回路の電＃ｉ電位が変
動するが、その変動がＶｔｈを、こえないようにする必
要があり、２〜ｌＯΩ程度が適当な抵抗値である。
このような構成にすることでデジタル処理回路が動作し
たときに流れる瞬時電流のピーク値が、５の抵抗素子が
ない場合より減少し、電源ノイズを減少させることがで
きる。
たときに流れる瞬時電流のピーク値が、５の抵抗素子が
ない場合より減少し、電源ノイズを減少させることがで
きる。
［発明の効果１
以上述べてきたように、本発明によれば、抵抗素子を介
して、デジタル処理回路の電源電位及び接地電位を供給
することでデジタル処理回路が出す電源ノイズを減少さ
せることができ、高速かつ高精度なデジタルアナログ変
換回路を、デジタル処理回路とともに１チツプに集積す
ることが可能になるという効果を有する。
して、デジタル処理回路の電源電位及び接地電位を供給
することでデジタル処理回路が出す電源ノイズを減少さ
せることができ、高速かつ高精度なデジタルアナログ変
換回路を、デジタル処理回路とともに１チツプに集積す
ることが可能になるという効果を有する。
第１図は本発明の実施例を示すブロック図である。
１・・・半導体集積回路
２・・・電源端子
３・・・接地端子
４・・・デジタル処理回路
５・・・抵抗素子
６・・・デジタルアナログ変換回路
７・９・・デジタルデータバス
８・・・制御信号
９・・・アナログ信号出力端子
以上
Claims (1)
- デジタル処理回路及び前記デジタル処理回路により制御
されるデジタルアナログ変換回路を、同一半導体基板上
に集積する半導体集積回路において前記デジタル処理回
路の電源電位及び接地電位を半導体集積回路に供給され
る電源電位及び接地電位に抵抗素子を介して供給し、前
記抵抗素子を、同一半導体基板上に形成することを特徴
とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12472489A JPH02303153A (ja) | 1989-05-18 | 1989-05-18 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12472489A JPH02303153A (ja) | 1989-05-18 | 1989-05-18 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02303153A true JPH02303153A (ja) | 1990-12-17 |
Family
ID=14892538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12472489A Pending JPH02303153A (ja) | 1989-05-18 | 1989-05-18 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02303153A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153066A (ja) * | 1989-11-10 | 1991-07-01 | Toshiba Corp | 半導体集積回路 |
-
1989
- 1989-05-18 JP JP12472489A patent/JPH02303153A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153066A (ja) * | 1989-11-10 | 1991-07-01 | Toshiba Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5570005A (en) | Wide range power supply for integrated circuits | |
| EP0580923B1 (en) | Device comprising an error amplifier, a control portion and a circuit for detecting voltage variations in relation to a set value | |
| JPH03201818A (ja) | 比較回路 | |
| JPH07182055A (ja) | 安定化電源回路 | |
| US4771228A (en) | Output stage current limit circuit | |
| US6137273A (en) | Circuit for supplying a high precision current to an external element | |
| EP0611113B1 (en) | Differential bus drivers | |
| US4081696A (en) | Current squaring circuit | |
| JPH02303153A (ja) | 半導体集積回路 | |
| US6381086B1 (en) | Programmable active damping for high-speed write driver | |
| JP3840319B2 (ja) | 電力線利用の電流通信回路 | |
| JPH02303152A (ja) | 半導体集積回路 | |
| US4691262A (en) | Circuit for protecting a power transistor against a short-circuited load | |
| EP0918272A1 (en) | Bias circuit for a voltage reference circuit | |
| US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
| JPH08223013A (ja) | 電力用トランジスタの過電流保護装置 | |
| JPS60256820A (ja) | 内燃機関用電磁負荷の電流制御装置 | |
| JP2908123B2 (ja) | 半導体装置 | |
| JP3022748B2 (ja) | 活性装置用プリチャージ回路 | |
| JP3042144B2 (ja) | 電源装置 | |
| JPH07128085A (ja) | 制御回路 | |
| JPH11312020A (ja) | レギュレータ回路及びそれの出力電圧の調整方法 | |
| JP3199098B2 (ja) | フイールドバスのインタフエイス回路 | |
| JPS61182308A (ja) | 半導体集積回路 | |
| JPH11312021A (ja) | レギュレータ回路及びそれの出力電圧の調整方法 |