DE68922073T2 - Elektronisches System mit einem Mikroprozessor und Koprozessor, die auf einer Schaltplatte montiert sind. - Google Patents

Elektronisches System mit einem Mikroprozessor und Koprozessor, die auf einer Schaltplatte montiert sind.

Info

Publication number
DE68922073T2
DE68922073T2 DE68922073T DE68922073T DE68922073T2 DE 68922073 T2 DE68922073 T2 DE 68922073T2 DE 68922073 T DE68922073 T DE 68922073T DE 68922073 T DE68922073 T DE 68922073T DE 68922073 T2 DE68922073 T2 DE 68922073T2
Authority
DE
Germany
Prior art keywords
external pins
signal
coprocessor
electronic system
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68922073T
Other languages
English (en)
Other versions
DE68922073D1 (de
Inventor
Atsushi Hasegawa
Masao Naito
Norio Nakagawa
Tatsuo Okahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63300780A external-priority patent/JPH02148860A/ja
Priority claimed from JP63308522A external-priority patent/JP2856324B2/ja
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Application granted granted Critical
Publication of DE68922073D1 publication Critical patent/DE68922073D1/de
Publication of DE68922073T2 publication Critical patent/DE68922073T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Multi Processors (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Combinations Of Printed Boards (AREA)

Description

  • Die Erfindung betrifft ein Halbleiterbauteil und ein elektronisches System, bei dem mehrere Halbleiterbauteile auf einer Montageplatte angeordnet sind.
  • Es wurden CPU-Platten entwickelt, auf denen jeweils ein Mikroprozessor (CPU) und zu diesem gehörende Koprozessoren montiert sind, um ein elektronisches System zu bilden. Ein Beispiel für derartige Koprozessoren ist eine Gleitkommaeinheit.
  • Halbleiterchips, zu denen ein Mikroprozessor und Koprozessoren, wie sie vorstehend genannt wurden, gehören, werden im allgemeinen jeweils von einem Stiftrasterfeld (PGA = pin grid array) aufgenommen. Ein Halbleiterbauteil mit PGA-Aufbau kann zwischen einigen zehn und hunderten externen Stiften aufweisen, die um seinen Umfang herum angeordnet sind. Anders gesagt, kann ein Halbleiterbauteil mit PGA-Aufbau einen Halbleiterchip wie einen Mikroprozessor oder einen Koprozessor aufnehmen, der zahlreiche Signale bearbeitet.
  • Elektronische Systeme dieser Art, die Mikroprozessoren und Koprozessoren enthalten, finden sich veranschaulichend auf den Seiten 123 - 138 von "Nikkei Electronics", Ausgabe vom 13. Juli 1987.
  • Mikroprozessoren und Koprozessoren, wie sie auf der Leiterplatte eines elektronischen Systems anzubringen sind, wie die oben genannten, werden jeweils getrennt konzipiert und entwickelt. D.h., daß die Anordnung der Außenstifte von Halbleiterbauteilen mit PGA-Aufbau nicht standardisiert ist.
  • Aus diesem Grund ist es nicht möglich, auf der Montageplatte für derartige Mikroprozessoren oder Koprozessoren z.B. Leitungen, die Takt- oder Koprozessorsignale zwischen jeweiligen externen Stiften übertragen, linear anzuordnen; diese Leitungen müssen über lange Wege und/oder so angeordnet werden, daß sie andere Signalleiter überqueren. Dies hat zu einer Erhöhung sowohl der Kapazität als auch des Widerstands der Signalleiter geführt, was Verzögerungen bei der Signalübertragung hervorruft. Da eine CPU und deren Koprozessoren synchronisierte gegenseite Datenübertragung ausführen, können Zeitverzögerungen beim Taktsignal, wie sie zwischen der CPU und irgendeinem ihrer Koprozessoren oder zwischen Koprozessoren auftreten, eine Fehlfunktion des Systems verursachen und Hochgeschwindigkeitsbetrieb desselben verhindern. Da das Takt- und die Koprozessorsignale das Bezugssignal bzw. die Signale mit höchster Geschwindigkeit in einem elektronischen System sind, verringert insbesondere jede Verzögerung dieser Signale notwendigerweise das Gesamtfunktionsvermögen des ganzen Systems.
  • Verzögerungen bei den vorstehend genannten Koprozessorsignalen oder den Taktsignalen zerstören die Synchronisierung des vom elektronischen System ausgeführten Betriebs. Dies kann zu einem Systemversagen des elektronischen Systems führen und die elektrische Zuverlässigkeit desselben verringern.
  • Der Anordnung der Außenstifte solcher Halbleiterbauteile mit PGA-Konstruktion, die den vorstehend angegebenen Mikroprozessor und die Koprozessoren aufnehmen, wurde keine spezielle Beachtung geschenkt. D.h., daß die Außenstifte, die die Datenbus- und Adreßbus-Signale über Busleitungen übertragen, mehr oder weniger zufällig um die Außenstifte für Taktsignale herum angeordnet sind. Wenn irgendeines der Datenbus- und Adreßbus-Signale den Signalpegel ändert, leiden die Taktsignale aus störsignalen durch elektromagnetische Induktion in den Außenstiften für diese Signale. Die Störsignale verzerren den Signalverlauf der Taktsignale. Wenn die Taktsignale niederfrequent sind, beeinflussen geringe Verzerrungen des Verlaufs des Taktsignals die funktionsfähigkeit in keiner merklichen Weise. Wenn jedoch bei einem System mit einem taktsynchronisierten Bus ein hochfrequentes Signal verwendet wird, können sogar sehr geringe Verzerrungen des Verlaufs des Taktsignals ein Systemversagen hervorrufen. Z.B. werden bei einem elektronischen System, wie es der Erfinder entwikkelte, Taktsignale mit bis zu 40 MHz verwendet, um höhere Betriebsgeschwindigkeiten und höhere Buszyklus-Wiederholfrequenzen zu realisieren. Taktsignale, die mit so hoher Frequenz arbeiten, um einen betreffenden Mikroprozessor und dessen Koprozessoren zu aktivieren, führen zu häufigem Systemversagen.
  • GB-A-2 040 499 offenbart ein Verfahren zum Herstellen einer elektronischen Schaltungsanordnung, bei dem Halbleiterbauteile so auf einer Schaltungsplatte montiert werden, daß die Außenstifte jedes Bauteils in Zeilen liegen und sich in einer Richtung erstrecken und entsprechende Stifte anderer Bauteile über Verbindungsleitungen angeschlossen sind, die sich in Spaltenrichtung bezogen auf die Zeilen der Stifte erstrecken.
  • Daher ist gemäß der Erfindung ein elektronisches System mit einem Mikroprozessor und einem Koprozessor, die von Stiftrasterfeldern aufgenommen werden und auf einer Schaltungsmontageplatte angeordnet sind, auf der Verbindungsleitungen ausgebildet sind, geschaffen, wobei der Mikroprozessor über mehrere externe Stifte verfügt, die in einem Matrixmuster aus Zeilen und Spalten angeordnet sind und mit jeweiligen der Verbindungsleitungen verbunden sind, wobei die externen Stifte erste externe, Taktsignale und Koprozessorsteuersignale führende Stifte aufweisen; wobei der Koprozessor benachbart zum Mikroprozessor angeordnet ist und über mehrere externe Stifte verfügt, die mit jeweiligen der Verbindungsleitungen verbunden sind und in einem Matrixmuster aus Zeilen und Spalten so angeordnet sind, daß sie parallel zu den Zeilen bzw. Spalten des Mikroprozessors liegen, wobei die externen Stifte des Koprozessors zweite externe, die Taktsignale und die Koprozessorsteuersignale führenden Stifte aufweisen, wobei die ersten und zweiten externen Stifte so angeordnet sind, daß zugehörige der ersten und zweiten externen Stifte über ausgewählte der Verbindungsleitungen miteinander verbunden sind, die linear in Spaltenrichtung verlaufen.
  • Die Erfindung erlaubt so ein Erhöhen der Betriebsgeschwindigkeit eines elektronischen Systems mit einem Mikroprozessor und dessen Koprozessoren, die auf einer Schaltungsplatte angebracht sind.
  • Die Erfindung ermöglicht es auch, das Auftreten von Systemversagen zu verringern und die elektrische Zuverlässigkeit zu verbessern.
  • Die Grundprinzipien von Beispielen der Erfindung werden nun detaillierter erläutert.
  • Bei einem elektronischen System mit einem ersten und einem zweiten Halbleiterbauteil, die als Mikroprozessor bzw. dessen Koprozessor auf einer Schaltungsplatte montiert sind, sind Signal leitungen vorhanden, die im wesentlichen linear auf der Schaltungsplatte verlaufen. Die Signalleitungen sind entweder mit den externen Stiften des ersten Halbleiterbauteils, die Taktsignalen zugeordnet sind, verbunden, oder die Signalleitungen sind mit den externen Stiften des zweiten Halbleiterbauteils verbunden, denen Koprozessorsignale Zugeordnet sind.
  • Beim ersten und zweiten Halbleiterbauteil, die jeweils über in einer Matrix von m Zeilen und n Spalten angeordnete Außenstifte verfügen, wobei die l-te Spalte des ersten Halbleiterbauteils Außenstifte aufweist, denen Takt- oder Koprozessorsignale zugeordnet sind, fallen die entsprechenden Außenstifte des zweiten Halbleiterbauteils in die (l - 1)-te Spalte, die l-te Spalte oder die (l + 1)-te Spalte.
  • In derselben Zeile und derselben Spalte jeweils des ersten und des zweiten Halbleiterbauteils sind Außenstifte für Takt oder Koprozessorsignale angeordnet.
  • Unter den Stiften des ersten und des zweiten Halbleiterbauteils sind diejenigen, die nahe bei den auf der Schaltungsplatte angebrachten Taktsignalleitungen liegen, mit einem unveränderlichen Potential verbunden.
  • Die Außenstifte, die um diejenigen Außenstifte für Taktsignale am ersten und zweiten Halbleiterbauteil liegen, sind ebenfalls mit einem unveränderlichen Potential verbunden.
  • Das erste und das zweite Halbleiterbauteil bestehen jeweils aus einem rechteckigen Halbleiterchip mit mehreren Außenstiften, die dessen Seiten umgeben. Von diesen Außenstiften sind diejenigen auf einer Seite des Halbleiterchips und/oder diejenigen auf der Gegenseite derselben die Außenstifte zum Handhaben von Takt- oder Koprozessorsignalen.
  • Unter Verwendung der skizzierten Maßnahmen und Anordnungen ist es möglich, die Länge der auf der Schaltungsplatte angeordneten Signal leitungen für Takt- oder Koprozessorsignale zu verkürzen, wodurch Verzögerungen bei der Signalübertragung verringert werden und die Betriebsgeschwindigkeit des elektronischen Systems entsprechend verbessert wird.
  • Wenn ein erstes und ein zweites Halbleiterbauteil auf einer Schaltungsplatte montiert werden, ist es möglich, die Außenstifte für Taktsignale um diejenigen für Koprozessorsignale in im wesentlichen linearer Weise auszurichten.
  • Die Umgebungen der Außenstifte für Taktsignale sind elektromagnetisch mittels eines Anschlusses an ein unveränderliches Potential abgeschirmt. Dies verringert das Ausmaß von Störsignalen, wie sie in den Taktsignalen erzeugt werden, wenn der Signalpegel des Datenbussignals umgeschaltet wird. Verringerte Störsignalpegel haben ihrerseits eine Verhinderung von Systemversagen zur Folge, was die elektronische Zuverlässigkeit des elektronischen Systems verbessert.
  • Die Umgebungen der Taktsignalleitungen auf der Schaltungsplatte sind elektromagnetisch durch einen Anschluß an ein unveränderliches Potential abgeschirmt. Dies verringert das Ausmaß von in Taktsignalen erzeugten Störsignalen, wenn der Signalpegel eines Datenbussignals umgeschaltet wird. Verringerte Störsignalpegel haben erneut eine Verhinderung von Systemversagen und unterstützen eine Verbesserung der elektrischen Zuverlässigkeit des elektronischen Systems.
  • Es folgt nun eine Beschreibung eines bevorzugten Ausführungsbeispiels der Erfindung. In den ganzen beigefügten Zeichnungen bezeichnen gleiche Bezugszeichen gleiche oder entsprechende Teile, um das Verständnis des beschriebenen Ausführungsbeispiels zu erleichtern. Wiederholte Teile der Beschreibung sind unter der Annahme weggelassen, daß ihr Inhalt leicht und klar aus dem Zusammenhang gefolgert werden kann.
  • In den Zeichnungen ist folgendes dargestellt:
  • Fig. 1 ist ein schematisches Blockdiagramm für Hauptkomponenten, die ein elektronisches System bilden, das ein bevorzugtes Ausführungsbeispiel der Erfindung ist;
  • Fig. 2 ist ein Blockdiagramm des elektronischen Systems;
  • Fig. 3 ist eine perspektivische Ansicht eines Halbleiterbauteils im elektronischen System;
  • Fig. 4 ist ein Querschnitt durch das Halbleiterbauteil;
  • Fig. 5 ist eine Unteransicht des Halbleiterbauteils;
  • Fig. 6 ist eine schematische Darstellung, die die Funktion von Außenstiften veranschaulicht, die an einen Mikroprozessor angeordnet sind und in Fig. 4 dargestellt sind;
  • Fig. 7 ist eine schematische Ansicht, die Funktionen von Außenstiften veranschaulicht, die an einem Koprozessor angeordnet sind und in Fig. 4 dargestellt sind;
  • Fig. 8 ist ein Belegungsplan für einen Halbleiterchip, der am Halbleiterbauteil angebracht ist; und
  • Fig. 9 und 10 sind Unteransichten verschiedener Haupt-Halbleiterbauteile in im elektronischen System montiertem Zustand.
  • Fig. 2 ist ein Blockdiagramm, das ein elektronisches System skizziert, das ein bevorzugtes Ausführungsbeispiel der Erfindung ist.
  • In dieser Figur ist eine CPU-Schaltungsplatte dargestellt, die ein elektronisches System 20 mit Gleitkommeeinheiten (FPUs) beinhaltet. Auf einer Montagefläche 20D der Schaltungsplatte sind Leitungen 21 angeordnet, die oben und unten in der Figur dargestellt sind. Die Leitungen 21 können das elektronische System 20 an eine externe Einrichtung anschließen. Zwischen den oberen und unteren Leitungen enthält die Montagefläche 20D E/A-Treiberschaltungen 22, einen Taktgenerator (CLK) 23, einen Mikroprozessor (CPU) 24, Koprozessoren (FPU1 - FPU4) 25 bis 28, eine Speicherschaltung 29 und eine Peripherieschaltung 30.
  • Eine E/A-Treiberschaltung liegt nahe an einer oberen oder unteren Leitung 21 und die andere E/A-Treiberschaltung liegt nahe an der anderen Leitung. Jede E/A-Treiberschaltung 22 beinhaltet mehrere Halbleiterbauteile, die jeweils der Veranschaulichung nach aus einem Halbleiterchip bestehen, der in ein DIL-Gehäuse (DIP = dual in-line package) eingegossen ist.
  • Der Taktgenerator (CLK) 23 liegt nahe an der oberen E/A- Treiberschaltung 22. Dieser Generator ist eine Schaltung, die Taktsignale (Systemtaktsignale) erzeugt, die den Zeitpunkt festlegen, zu dem das elektronische System 20 arbeitet.
  • Die Speicherschaltung 29 liegt in der Mitte der Montagefläche 20D des elektronischen Systems 20. Diese Schaltung umfaßt mehrere Halbleiterbauteile (Halbleiterspeicher), die jeweils der Veranschaulichung nach aus einem Halbleiterchip (DRAM, SRAM usw.) bestehen, der in ein DIL-Gehäuse eingegossen ist.
  • Die Peripherieschaltung 30 ist zwischen der Speicherschaltung 29 und der unteren E/A-Treiberschaltung 22 angeordnet. Wie die E/A-Treiberschaltungen 22 und die Speicherschaltung 28 weist die Peripherieschaltung 30 mehrere Halbleiterbauteile auf, die der Veranschaulichung nach jeweils aus einem Halbleiterchip bestehen, der in ein DIL-Gehäuse eingegossen ist.
  • Der Mikroprozessor 24 und die Koprozessoren 25 bis 29 liegen zwischen der Speicherschaltung 29 und der oberen E/A-Treiberschaltung 22 auf der Montagefläche 20D. Bei diesem Ausführungsbeispiel weist das elektronische System 20 einen Mikroprozessor 24 und vier Koprozessoren 25 bis 28 auf. Wie in den Fig. 1 und 2 dargestellt, sind der Mikroprozessor 24 und die Koprozessoren 25 bis 28 quer auf im wesentlichen lineare Weise angeordnet.
  • Wie in den Fig. 3 und 4 dargestellt, bestehen der Mikroprozessor 24 und der Koprozessor 25 jeweils aus einem Halbleiterbauteil mit PGA-Aufbau. Genau gesagt, bestehen der Mikroprozessor 24 und die Koprozessoren 25 jeweils aus einem Halbleiterchip 24B (25B), der in einer Ausnehmung im wesentlichen in der Mitte einer Trägerplatte 24A (25A) ausgebildet ist und der mit einer Dichtungsabdeckung 24C (25C) abgedichtet ist. Der Halbleiterchip 24B (25B) besteht der Darstellung nach aus einem ebenen, rechteckigen Substrat aus einkristallinem Silizium. Die Trägerplatte 24A (25A) besteht der Darstellung nach aus einer ebenen Keramikplatte mit im wesentlichen quadratischer Form (es ist auch Rechteckform möglich). Für diese Trägerplatte 24A (25A) besteht hinsichtlich des Materials keine Beschränkung auf Keramik; die Platte kann auch aus Kunststoff bestehen. Da auf der Oberseite der Trägerplatte 24A (25A) die Ausnehmung vorhanden ist, liegt der Halbleiterchip 24B (25B) auf deren Komponentenseite.
  • Wie in den Fig. 3, 4 und 5 dargestellt, verfügt die Rückseite (Montageseite) der Trägerplatte 24A (25A) über mehrere Außenstifte 24D (25D). Diese Stifte stehen rechtwinklig von der Rückseite der Trägerplatte 24A (25A) vor. Wie in Fig. 5 dargestellt, sind die Außenstifte 24D (25D) regelmäßig entlang der vier Seiten des Halbleiterchips 24B (25B) angeordnet. Genauer gesagt, sind die Außenstifte 24D (25D) in einer Matrix aus m Zeilen und n Spalten an der Rückseite der Trägerplatte 24A (25A) angeordnet. In der Mitte der Trägerplatte liegt ein Bereich, der dazu vorgesehen ist, einen Halbleiterchip aufzunehmen. In diesem Bereich existieren keine Außenstifte.
  • Der Mikroprozessor 24 und der Koprozessor 25 enthalten bei diesem Ausführungsbeispiel jeweils ein Halbleiterbauteil mit PGA-Aufbau mit einer Matrix aus 14 Zeilen und 14 Spalten mit 135 Außenstiften 24D (25D), wobei jedoch keine Beschränkung hierauf besteht. Die Funktionen der Außenstifte 24D (25D) in Fig. 5 für den Mikroprozessor und diejenigen für den Koprozessor sind in den Fig. 6 bzw. 7 dargestellt. In den in den Fig. 6 und 7 dargestellten Zeilen A bis P (14 Zeilen) gibt jeder Überkreuzungspunkt zwischen einer der Zeilen und einer der Spalten die Funktion an, die dem Außenstift 24D (25D) an der entsprechenden Stelle in Fig. 5 entspricht.
  • Im Fall des Mikroprozessors von Fig. 6 sind die Außenstifte 24D auf der rechten Seite des Halbleiterchips 24B jeweils solchen Signalen wie einem Bezugspotential Vss (GND = Masse), einem Spannungsversorgungspotential Vcc und Koprozessorsignalen zugeordnet. Welche Signale welchen Koprozessorsignalen entsprechen, wird später beschrieben. Die Außenstifte 24D auf der linken Seite des Halbleiterchips 24B sind jeweils solchen Signalen wie einem Bezugspotential Vss, einem Spannungsversorgungspotential Vcc und Taktsignalen CLKf und CLK2f zugeordnet. Die Außenstifte 24D an der Ober- und der Unterseite des Halbleiterchips 24B sind einem Datenbussignal D0-D31 und einem Adreßbussignal A0-A29 zugeordnet.
  • Die Signalstifte sorgen für die folgenden Funktionen:
  • 1. A0-29 (Stifte A2-A29) [Ausgabe (drei Zustände): Adreßbus]
  • Ausgabe eines 32-Bit-Adreßbussignals. Dieses Signal zeigt während eines Datenübertragungszyklus eine Adresse an, während eines Interruptbestätigungszyklus einen Interruptpegel an und während einer Koprozessoranweisung-Übertragung eine Koprozessor-ID-Nummer an.
  • 2.
  • [Ausgabe (drei Zustände): Bussteuerung]
  • Ausgabe eines Bytesteuerungssignals. Dieses Signal kennzeichnet den Ort wirksamer Bytedaten auf dem Datenbus.
  • 3. D0-31 [Eingabe/Ausgabe (drei Zustände): Datenbus]
  • Eingabe und Ausgabe eines 32-Bit-Datenbussignals.
  • 4. [Ausgabe (drei Zustände): Bussteuerung]
  • Ausgabe eines Adreßabtastsignals. Dieses Signal zeigt an, daß eine wirksame Adresse auf den Adreßbus ausgegeben wurde.
  • 5. [Ausgabe: Bussteuerung]
  • Ausgabe eines Buszyklus-Startsignals, das den Start eines Buszyklus anzeigt. Dieses Signal dauert einen Maschinenzyklus an.
  • 6. [Ausgabe (drei Zustände): Bussteuerung]
  • Gibt ein Datenabtastsignal aus, das anzeigt, daß sich wirksame Daten auf dem Datenbus befinden.
  • 7. R/ [Ausgabe (drei Zustände): Bussteuerung]
  • Gibt ein Lese/Schreib-Datensignal aus, das die Richtung einer Datenübertragung anzeigt.
  • 8. [Eingabe: Bussteuerung]
  • Eingabe eines Datenübertragungs-Abschlußsignals, das von einer externen Vorrichtung ausgegeben wird. Bei einem Datenlesevorgang zeigt das Signal an, daß die externe Vorrichtung wirksame Daten auf den Bus gegeben hat. Bei einem Datenschreibvorgang zeigt das Signal an, daß die externe Vorrichtung Daten empfangen hat.
  • 9. (Eingabe: Bussteüerung)
  • Eingabe eines asynchronen Datenübertragung-Abschlußsignals, das von einer externen Vorrichtung ausgegeben wird. Bei einem Datenlesevorgang zeigt das Signal an, daß die externe Vorrichtung wirksame Daten auf den Bus gegeben hat. Bei einem Datenlesevorgang zeigt das Signal an, daß die externe Vorrichtung Daten empfangen hat. Dieses asynchrone Signal ist nicht zu verwenden, wenn FPUs verwendet werden.
  • 10. RNG [Ausgabe: Bussteuerung]
  • Ausgabe eines Rufsignals, das ein statisches Signal ist. Das MSB (entsprechend den Rufpegeln 0 und 1) im Feld RNG des PSW wird ausgegeben.
  • 11. [Ausgabe: Buszuteilung]
  • Gibt ein globales Busanforderungssignal aus. Dieses Signal zeigt an, daß der Mikroprozessor das Recht zur Benutzung des gesamten Busses anfordert. Das Signal wird ausgegeben, wenn ein Interrupt mit dem Interruptpegel 0 aufgetreten ist.
  • 12. [Eingabe: Buszuteilung]
  • Eingabe eines Halteanforderungssignals, wie es von einer externen Vorrichtung ausgegeben wird, die das Busbenutzungsrecht anf ordert.
  • 13. [Ausgabe: Buszuteilung]
  • Ausgabe eines Haltebestätigungssignals, das anzeigt, daß das Busbenutzungsrecht auf eine externe Vorrichtung übertragen ist.
  • 14.
  • [Eingabe: Systemsteuerung]
  • Eingabe eines Rücksetzsignals, das den internen Status des Prozessors rückgesetzt.
  • 15. [Eingabe/Ausgabe (offener Drain): Systemsteuerung)
  • Eingabe und Ausgabe eines Haltesignals. Wenn dieses Signal eingegeben wird, kann der aktuelle Buszyklus beendet werden, ohne daß anschließend in einen neuen Buszyklus eingetreten wird. Das Signal wird im Fall eines Systemfehlers ausgegeben.
  • 16.
  • [Eingabe: Systemsteuerung]
  • Gibt ein Signal für potentialungebundenen Zustand aus. Wenn dieses Signal eingegeben wird, bringt es die Außenstifte des Mikroprozessors ohne Bedingung in hochimpedanten Zustand. Das Signal arbeitet unabhängig von anderen Signalen.
  • 17.
  • [Eingabe: Interrupt, Cachesteuerung]
  • Gibt ein internes Cachefreigabesignal ein, wie von einer externen Vorrichtung ausgegeben. Dieses Signal zeigt an, daß die externe Vorrichtung das Freigeben des internen Cachespeichers anfordert. Wenn die Anforderung bedient wird, wird der gesamte eingebaute Cachespeicher der CPU freigegeben.
  • 18. [Eingabe/Ausgabe (offener Drain): Cachesteuerung]
  • Eingabe und Ausgabe eines Cachezugriff-Sperrsignals. Während dieses Signal eingegeben wird, können keine Daten in den internen Cache aufgenommen werden. Während das Signal ausgegeben wird, wird das Bit NC (non-cachable) in der Seitentabelle beim Zugriff auf die Seite aktiviert, die eingestellt wurde, oder es erfolgt Aktivierung bei Ausgabe eines Signals LOC.
  • 19. IRL0-2 [Eingabe: Systemsteuerung]
  • Eingabe eines Tnterruptanforderungssignals. Es handelt sich um eine Interruptanforderung zur Verwendung auf jedem von acht Rängen, wie durch drei Signalleitungen codiert. Der Rang 0, der höchste Rang, ist nicht für Interruptbetrieb maskiert.
  • 20. [Eingabe: Systemsteuerung]
  • Eingabe eines Busstatussignals, wie es von einer externen Vorrichtung ausgegeben wird. Wenn das Signal auf hohen Pegel gebracht wird, zeigt es an, daß sich die externe Vorrichtung in einem normalen Buszyklus befindet. Wenn es auf niedrigen Pegel gebracht wird, zeigt das Signal an, daß etwas falsch abläuft. Der Grund für den Fehler wird durch ein Signal DTC mitgeteilt, das um ein halbes Taktsignal später folgt.
  • 21. DCT [Eingabe: Systemsteuerung]
  • Eingabe eines Signals, das den Typ einer abgeschlossenen Datenübertragung anzeigt, wie von einer externen Vorrichtung ausgegeben. Das Signal wird von der externen Vorrichtung dazu verwendet, die Ergebnisse von Neuversuchen und Buszugriffsfehlern während der Busübertragung anzuzeigen.
  • 22. [Ausgabe (drei Zustände): Prozeßsteuerung]
  • Ausgabe eines Bussperrsignals, das anzeigt, daß mehrere zusammenhängende Buszyklen nicht unterteilt werden können. Dieses Signal wird während eines einen Lesevorgang modifizierende Schreibzyklus verwendet. Das Signal wird ausgegeben, wenn eine Anweisung BSETI, BCLRI oder CSI ausgegeben wird.
  • 23. BAT0-2 [Ausgabe (drei Zustände): Prozessorsteuerung]
  • Ausgabe eines Zugriffstypsignals, das den Typ des aktuellen Buszyklus anzeigt.
  • 24. CPST0-2 [Eingabe: Prozessorsteuerung]
  • Eingabe eines Koprozessorstatus-Signals, das den Status des Koprozessors zu einem bestimmten Zeitpunkt anzeigt.
  • 25. [Ausgabe: Prozessorsteuerung]
  • Ausgabe eines Koprozessordaten-Freigabesignals. Das Signal gibt an, daß Daten im nächsten Buszyklus auf den Datenbus zu geben sind.
  • 26. [Eingabe: Prozessorsteuerung]
  • Eingabe eines Signals, das anzeigt, daß die Datenübertragung von einem Koprozessor abgeschlossen ist. Bei einem Datenlesevorgang zeigt das Signal an, daß der Koprozessor wirksame Daten auf den Bus gegeben hat. Bei einem Datenschreibvorgang zeigt das Signal an, daß der Koprozessor Daten aufgenommen hat.
  • 27. CLKf, 2f [Eingabe: Takt]
  • Eingabe eines Systemtaktsignals. Bei einer Version mit 20 MHz wird ein Taktsignal von 20 MHz mittels des Signals CLKf eingegeben und ein Taktsignal von 40 MHz wird unter Verwendung von CLK2f aufgenommen.
  • In Fig. 6 ist eln Koprozessorsignal durch eln Diagonalpunktmuster gekennzeichnet und ein Datenbussignal D0-D31 ist durch ein Muster mit mehreren Schrägstrichen gekennzeichnet.
  • Wie in den Fig. 5 und 7 dargestellt, weist die rechte Seite des Koprozessor-Halbleiterchips 25B hauptsächlich Außenstifte auf, die das Bezugspotential (GND) Vss das Spannungsversorgungspotential Vcc, Koprozessorsignale und das Haltebestätigungssignal empfangen. Zu den Koprozessorsignalen gehören ein Adreßbussignal A27-A29, ein Bytesteuersignal - , ein Busstartsignal , ein Lese/Schreib-Signal R/ , ein Signal BAT0-BAT2 für den Typ des Buszugriffs, ein Koprozessordaten-Freigabesignal , ein Signal , das anzeigt, daß die Übertragung von Koprozessordaten abgeschlossen ist, ein Datenübertragungs-Abschlußsignal und ein Koprozessorstatus-Signal CPST0-CPST2. In Fig. 7 ist jedes Koprozessorsignal durch ein Punktmuster ( ) gekennzeichnet. NC repräsentiert einen unbenutzten Außenstift 25D (freier Stift).
  • Das Adreßbussignal A27-A29, eines der Koprozessorsignale, ist ein Eingabesignal das einen ID-Datenwert zuin Auswählen eines der Koprozessoren 25 bis 28 angibt. Ab jetzt sei angenommen, daß der Koprozessor 25 durch dieses Signal ausgewählt wurde.
  • Das Bytesteuerungssignal - ist ein Signal, das den Ort wirksamer Daten auf dem Datenbussignal D0-D31 in Bytes angibt.
  • Das Busstartsignal zeigt den Start eines Buszyklus an.
  • Das Lese/Schreib-Signal R/ ist ein Signal, das die Richtung der Datenübertragung anzeigt, d.h., ob der Mikroprozessor 24 Daten aus einem externen Speicher liest oder Daten in diesen einschreibt.
  • Das Buszugriffstyp-Signal BAT0-BAT2 ist ein vom Mikroprozessor 24 ausgegebenes Signal, das den Typ des aktuellen Zugriffs anzeigt.
  • Das Koprozessordaten-Freigabesignal ist ein Signal, das einen Buszyklus des Mikroprozessors 24 einen Buszyklus nach der Durchsetzung startet. Dieses Signal wird vom Mikroprozessor als Bestätigungssignal für den Ausgabezeitpunkt geliefert. Das Wiederversuchssignal
  • ist ein Signal, das einen Wiederversuch anfordert, nachdem während des laufenden Buszyklus ein Fehler aufgetreten ist.
  • Das Signal , das den Abschluß der Übertragung von Koprozessordaten anzeigt, ist ein Signal, das das Ende der Datenübertragung über den Datenbus zwischen dem Mikroprozessor 24 und dem Koprozessor 25 anzeigt.
  • Das Datenübertragung-Abschlußsignal ist ein Signal, das das Ende der Datenübertragung über den Datenbus zwischen dem Mikroprozessor 24 und der Speicherschaltung 29 oder zwischen dem Koprozessor 25 und der Speicherschaltung 29 anzeigt.
  • Das Busfehlersignal ist ein Signal, das einen Fehler anzeigt, wie er während des aktuellen Buszyklus auftrat.
  • Das Koprozessorstatus-Signal CPST0-CPST2 ist ein Signal, das den internen Betriebsstatus des Koprozessors 25 anzeigt.
  • Das Haltebestätigungssignal ist ein Signal, das anzeigt, daß der Mikroprozessor sein Busbenutzungsrecht freigegeben hat und in einen Haltezustand eingetreten ist.
  • Das Bezugspotential Vss ist das Massepotential für jede Schaltung im System, die veranschaulichend mit null Volt bezeichnet ist. Das Versorgungsspannungspotential Vcc ist das Betriebspotential für jede Schaltung im System, die mit 5 Volt veranschaulicht ist. Sowohl das Bezugspotential VSS als auch das Versorgungsspannungspotential Vcc sind auf jeweils konstante Potentialniveaus festgelegt.
  • Die linke Seite des Halbleiterchips 25B in Fig. 7 weist die externen Stifte 25D auf, denen Signale wie das Bezugspotential Vss, das Versorgungsspannungspotential Vcc und Taktsignale CLKf und zugeführt werden.
  • Ein Koprozessor-ID-Signal CPID0-CPID2 liefert eine Kennung an die Koprozessoren 25 bis 28 im elektronischen System 20.
  • Jedes der Taktsignale CLKf und ist ein Bezugssignal, das die zeitliche Steuerung für den internen Betrieb des Systems angibt.
  • Die linke Seite des Halbleiterchips 25B weist auch die externen Stifte 25D auf, die das Rücksetzsignal
  • ein oberes Datensignal UD, ein unteres Datensignal LD, ein Inter-
  • ruptanforderungssignal und ein Signal SIZ16 für den Umfang 16 handhaben.
  • Das Signal
  • ist ein Signal, das jegliche Verarbeitung beendet und alle Register im System initialisiert.
  • Der Mikroprozessor 24 weist bei diesem Ausführungsbeispiel ein aus 32 Bits bestehendes Datenbussignal auf. Das obere Datensignal UP und das untere Datensignal LD sind jeweils Adreßsignal, wie sie nur dann verwendet werden, wenn das Bussignal nur für 16 Bits eingestellt ist. Das obere Datensignal UD ist ein Umschaltsignal, das dafür sorgt, daß die oberen 16 Bits des Datenbussignals ausgegeben werden. Das untere Datensignal LD ist ein Umschaltsignal, das bewirkt, daß die unteren 16 Bits des Datenbussignals ausgegeben werden.
  • Das Signal SIZ16 zum Bestimmen der Größe 16 ist ein Eingabesignal, das angibt, ob das Datensignal aus 32 oder 16 Bits aufzubauen ist.
  • Die Koprozessor- und Taktsignal-Außenstifte 25D des Koprozessors liegen an denselben Stellen oder in denselben Spalten oder benachbarten Spalten wie die Koprozessor- und Taktsignal-Außenstifte des Mikroprozessors. Z.B. ist das Bytesteuerungssignal - , eines der Koprozessorsignale, den entsprechenden Außenstiften bei C4, B4, A4 und C5 sowohl des Mikroprozessors als auch des Koprozessors zugeordnet. Das Koprozessordaten-Freigabesignal , ein anderes Koprozessorsignal, ist derselben Spalte 9 zugeordnet, obwohl es nicht an der entsprechenden Position liegt. Das Buszugriffstyp-Signal BAT2, noch ein anderes Koprozessorsignal, ist den benachbarten Spalten 6 und 7 zugeordnet.
  • Auf diese Weise sind die Außenstifte 24D und 25D für die Takt- und Koprozessorsignale des Mikroprozessors und des Koprozessors (Signale, die für den Mikroprozessor und dessen Koprozessor gemeinsam vorliegen) an denselben Stellen auf entsprechenden Spalten oder benachbarten Spalten im Gehäuse angeordnet. Diese Anordnung ermöglicht es dort, wo der Mikroprozessor und sein Koprozessor linear auf der Schaltungsplatte angeordnet sind, ihre entsprechenden Außenstifte 24D und 25D linear zu verbinden. Die veranschaulichte lineare Verbindung verringert Verzögerungen der Taktsignale, wie sie zwischen dem Mikroprozessor und seinem Koprozessor oder zwischen mehreren Koprozessoren ausgetauscht werden.
  • Entlang der Ober- und Unterseite des Halbleiterchips 25B sind dem Prinzip nach diejenigen Außenstifte 25D angeordnet, die solche Signale wie das Bezugspotential Vss, das Versorgungsspannungspotential Vcc und das Datenbussignal D0-D31 empfangen. Das Datenbussignal D0-D31 ist ein 32-Bit-Eingabe/Ausgabe-Datensignal. Daten werden zwischen den Datenbussignal(D0-D31)-Stiften des Koprozessors 25 einerseits und denjenigen des Mikroprozessors 24 oder einer externen Vorrichtung, beispielsweise eines Speichers, andererseits ausgetauscht. Unter den externen Stiften D0-D31 für das Datenbussignal liegen solche an, die die Bits D0-D15 gegeben werden, entlang der Oberseite des Halbleiterchips 25B, und diejenigen, an die die Bits D16-D31 gegeben werden, liegen entlang der Unterseite des Halbleiterchips 25B. D.h., daß die Außenstifte 25D, an die das Datenbussignal angelegt wird, in zwei Gruppen unterteilt sind: die eine adressiert die oberen 16 Bits und die anderen bearbeitet die unteren 16 Bits, wobei sie jeweils an der Ober- und Unterseite jedes Chips liegen. In Fig. 7 ist ein Datenbussignal D0-D31 durch ein Muster mit mehreren Schrägstrichen (/////) gekennzeichnet.
  • Wie in Fig. 8 dargestellt, sind die Seiten des Halbleiterchips 25B des Koprozessors 25 mit Bondkontaktflecken BP versehen, wobei Schaltungen innerhalb der Seiten angeordnet sind. Der Halbleiterchip 25B weist u.a. eine E/A-Controllerschaltung 251, eine Betriebsschaltung 252, eine Betriebssteuerschaltung 253 und einen Multiplexer 254 auf.
  • Die Bondkontaktflecke entlang dem Umfang des Halbleiterchips 25B entsprechen hinsichtlich ihrer Orte den in den Fig. 5 und 7 dargestellten Außenstiften 25D. Die Anordnung der Bondkontaktflecke ist im wesentlichen dieselbe wie die der Außenstifte. D.h., daß entlang der rechten Seite des Halbleiterchips 25B in Fig. 8 im wesentlichen diejenigen Bondkontaktflecke BP angeordnet sind, die den Koprozessorsignalen zugeordnet sind, gerade so, wie dies für die Außenstifte 25D entlang der rechten Seite der Trägerplatte 25A in den Fig. 5 und 7 gilt. Auf entsprechende Weise verfügt die linke Seite des Halbleiterchips 25B im wesentlichen über externe Verlängerungselektroden BP, die den Außenstiften 25D auf der linken Seite der Trägerplatte 25A für solche Signale wie die Taktsignale CLKf und zugeordnet sind. Entlang der Unterseite des Halbleiterchips 25B sind auch dem Prinzip nach die externen Verlängerungselektroden BP angeordnet, die den Außenstiften 25D für das Datenbussignal D0-D15 entlang der Unterseite der Trägerplatte 25A zugeordnet sind. Die Oberseite des Halbleiterchips 25B verfügt auch dem Prinzip nach über externe Verlängerungselektroden, die den Außenstiften 25D für das Datenbussignal D16-D31 entlang der Oberseite der Trägerplatte 25A zugeordnet sind. Die externen Verlängerungselektroden BP für das Datenbussignal D0-D31 sind in zwei Gruppen unterteilt, wie dies für die Außenstifte 25D gilt, so daß sie getrennt entlang der Ober- und Unterseite des Halbleiterchips 25B angeordnet sind, um Signalverzögerungen dadurch zu minimieren, daß Verbindung über den kürzesten Weg zu den Außenstiften 25D erfolgt.
  • Bei der vorstehend beschriebenen Anordnung wird jede zweite externe Verlängerungselektrode für das Datenbussignal D0-D31 auf beiden Seiten durch Außenstifte flankiert, an die ein unveränderliches Potential (Vcc oder Vss) angelegt wird. Dieser Aufbau verhindert die Erzeugung von Störsignalen, wie sie Potentialschwankungen über die Spannungsversorgungsverdrahtung (Vcc oder Vss) während des Datenbusbetriebs zuzuschreiben sind.
  • Unter den externen Verlängerungselektroden BP werden diejenigen, die in der Mitte der linken Seite des Halbleiterchips 25B liegen und an die das Taktsignal CLKf angelegt wird, jeweils auf beiden Seiten durch die externen Verlängerungselektroden BP (mit im wesentlicher quadratischer Form) flankiert, an die das unveränderliche Potential Vcc oder Vss angelegt wird. Die flankierenden externen Verlängerungselektroden BP sind mit einer Spannungsversorgungsleitung 255 oder 256 verbunden, die zwischen den Elektroden und den darin enthaltenen Schaltungen liegen. Die Spannungsversorgungsleitung 255 besteht beispielsweise aus Aluminium und sie ist mit dem Versorgungsspannungspotential Vcc verbunden. Die Spannungsversorgungsleitung 256 besteht beispielsweise ebenfalls aus Aluminium und ist mit dem Bezugspotential Vcc verbunden. Für das Hinzufügen der externen Verlängerungselektroden BP, an die das unveränderliche Potential zur Störsignalverhinderung angelegt wird, besteht keine Beschränkung auf die Elektroden, an die das Taktsignal CLKf angelegt wird; Elektroden mit unveränderlichem Potential flankieren auch jede der externen Verlängerungselektroden BP, die die Koprozessorsignale im Halbleiterchip 25B bei diesem Ausführungsbeispiel handhaben.
  • Wie durch Fig. 4 veranschaulicht, sind die äußeren Verlängerungselektroden BP, die entlang den Seiten des Halbleiterchips 25B liegen, über Bonddrähte 25F, Zuleitungsdrähte 25E und (nicht dargestellte) Durchgangslochdrähte mit den Außenstiften 25D verbunden.
  • Der Koprozessor dieses Ausführungsbeispiels würde vorteilhafterweise auf einem Mikroprozessorchip montiert werden. Statt dessen können diejenigen Funktionen, die wegen Beschränkungen der aktuellen Herstelltechnologie oder wegen Erfordernissen des Integrationsgrads schwierig in einen einzelnen Mikroprozessorchip einzufügen sind, getrennt in einem diskreten LSI-Chip realisiert werden, der mit einer speziellen Steuerungslogik arbeitet. Dieser LSI-Chip bildet einen Koprozessor, der eng mit dem Mikroprozessor gekoppelt ist und beim Ausführen der Anweisungen des letzteren eine wichtige Rolle spielt.
  • Da die Koprozessoren 26 bis 28 im wesentlichen denselben Aufbau wie der Koprozessor 25 haben, werden Beschreibungen hinsichtlich der Außenstiftanordnung und anderer zugehöriger Gesichtspunkte in bezug auf diese Koprozessoren nicht wiederholt.
  • Wie in den Fig. 1, 2, 9 und 10 dargestellt, sind der Mikroprozessor 24 und die Koprozessoren 25 bis 28 jeweils auf der Montagefläche 20D des elektronischen Systems 20 angebracht. Fig. 9 zeigt hauptsächlich den Koprozessor und die Taktsignalleitungen, und Fig. 10 zeigt diese Signal leitungen und die Busleitungen zusammen.
  • In der Praxis sind die Koprozessorsignal-Außenstifte 24D und diejenigen 25D bis 28D des Mikroprozessors 24 bzw. des Koprozessors 25 bis 28 so angeordnet, daß sie in dieselbe Spalte oder benachbarte Spalten fallen. Dies, da der Mikroprozessor 24 und die Koprozessoren 25 bis 28 auf im wesentlichen lineare Weise auf der Montagefläche 20D liegen. Wie in den Fig. 9 und 10 dargestellt, sind die Koprozessorsignal-Außenstifte 24D und diejenigen 25D bis 28D des Mikroprozessors 24 bzw. der Koprozessoren 25 bis 28 elektrisch über Koprozessorsignal-Leitungen 20A angeschlossen, die sich linear auf der Montagefläche 20D erstrecken. Auf entsprechende Weise sind die Taktsignal(CLKf)-Außenstifte 24D und diejenigen 25D bis 28F elektrisch über Taktsignalleitungen 20B angeschlossen, die sich linear erstrecken. Die Koprozessorsignal-Leitungen 28A und die Taktsignal-Leitungen 20B sind jeweils eine Leitung, die ein Hochgeschwindigkeitssignal überträgt, das festlegt, wie schnell das elektronische System 20 arbeiten kann. Diese Signalleitungen können auf im wesentlichen lineare Weise ausgebildet sein, wie in den Fig. 9 und 10 veranschaulicht. Insbesondere können sich die Taktsignal(CLKf, )-Leitungen 20B erstrecken, ohne einander zu überkreuzen.
  • Indessen sind die Außenstifte, an die die Datenbussignale D0-D31 des Mikroprozessors 24 und der Koprozessoren 25 bis 28 angelegt werden, elektrisch über Busleitungen (Signalleitungen) 20C angeschlossen, wie in den Fig. 1 und 10 dargestellt. Die Busleitungen 20C können sich auf beiden Seiten der Koprozessorsignal-Leitungen 20A und der Taktsignal-Leitungen 20B erstrecken, mit bestimmten Abständen von diesen. Da die Außenstifte (25D usw.), an die das Datenbussignal D0-D31 angelegt wird, entlang der Ober- und Unterseite jedes der Halbleiterchips 24B bis 28B angeordnet sind, können sich die Busleitungen 20C entlang der Ober- und Unterseite des Mikroprozessors 24 und jedes der Koprozessoren 25 bis 28 erstrecken. Alternativ können die Busleitungen 20C entlang der Unterkante des Mikroprozessors 24 und jeder der Koprozessoren 25 bis 28 oder in einem Außenbereich dazu liegen.
  • Die Montagefläche 20D beinhaltet beispielsweise eine sechslagige Leiterschicht. Die Koprozessorsignal-Leitungen 20A, die Taktsignal-Leitungen 20B und die Bus leitungen 20C sind jeweils in einer der sechs Lagen realisiert, die die Signalleiterschicht aufbauen.
  • Im elektronischen System 20 sind das als Mikroprozessor 24 arbeitende erste Halbleiterbauteil (PGA) und das als Koprozessor 25 (und/oder 26 bis 28) arbeitende zweite Halbleiterbauteil (PGA) auf der Montagefläche 20D angebracht. Bei diesem Aufbau liegen entweder die Taktsignal-Leitungen 20B, die mit den entsprechenden Taktsignal-Außenstiften (25D usw.) des ersten und zweiten Halbleiterchips verbunden sind, oder die Koprozessorsignal-Leitungen 20A, die mit den entsprechenden Koprozessorsignal-Außenstiften derselben Chips verbunden sind, auf im wesentlichen lineare Weise auf der Montagefläche 20D, wie in den Fig. 9 und 10 dargestellt. Diese Anordnung verringert Signalverzögerungen durch Verkürzen der Taktsignal-Leitungen 20B oder der Koprozessorsignal-Leitungen 20A auf der Montagefläche 20D. Die Verringerungen von Signalverzögerungen setzen sich ihrerseits in höhere Betriebsgeschwindigkeiten des elektronischen Systems 20 um.
  • Das erste und das zweite Halbleiterbauteil weisen mehrere Außenstifte (25D usw.) auf, die auf der Trägerplatte (25A usw.) entlang den Seiten ihrer jeweiligen Halbleiterchips (25B usw.) liegen. Entlang einer Seite jedes Chips oder gegenüberliegend hierzu sind die Koprozessor- oder Taktsignal- Außenstifte angeordnet. Dies ermöglicht es, diese Außenstifte auf im wesentlichen lineare Weise auf der Montagefläche 20D anzuordnen.
  • Der Austausch des Datenbussignals D0-D31 und anderer Steuersignale zwischen dem ersten und dem zweiten Halbleiterbauteil wird über die Busleitungen 20C vollzogen. Wie in den Fig. 1 und 10 dargestellt, sind diese Busleitungen 20C entlang der Koprozessorsignal-Leitungen 20A und der Taktsignal- Leitungen 20B getrennt von diesen auf der Montagefläche 20D angeordnet. Diese Anordnung verringert das Ausmaß von Übersprechen, wie es zwischen den Koprozessorsignal-Leitungen 20A und den Taktsignal-Leitungen 20B auftritt, wodurch Systemversagen des elektronischen Systems 20 minimiert wird und dessen elektrische Zuverlässigkeit gefördert wird.
  • Wie in den Fig. 7 und 9 dargestellt, sind die Außenstifte (25D usw.), die um die Taktsignal-Außenstifte (25D usw.) am ersten und zweiten Halbleiterbauteil herum liegen mit dem unveränderlichen Potential Vcc oder mit Masse verbunden. Diese Anordnung bewirkt, daß das unveränderliche Potential die Umgebungen der Taktsignal-Außenstifte elektromagnetisch abschirmt. Dies verringert das Ausmaß von Störsignalen, wie sie in den Taktsignalen CLKf und während eines Signalpegelwechsels im Datenbussignal D0-D31 erzeugt werden. Verringerte Störsignalpegel tragen ihrerseits deutlich dazu bei, ein Systemversagen des elektronischen Systems 20 zu verhindern und dessen elektrische Zuverlässigkeit zu verbessern.
  • Wie in Fig. 8 dargestellt, ist mit den Bondkontaktflecken BP, die um diejenigen (BP) herum angeordnet sind, an die die Taktsignal CLKf und an jedem der Halbleiterchips (25D usw.) des ersten und zweiten Halbleiterbauteils angelegt werden, mit einem unveränderlichen Potential verbunden. Wie bei den vorstehend genannten Anordnungen ermöglicht es dies, das Ausmaß von Störsignalen zu verringern, wie sie in den Taktsignalen CLKf und erzeugt werden. Verringerte Störsignalpegel tragen deutlich dazu bei, ein Systemversagen des elektronischen Systems 20 zu verhindern und dessen elektrische Zuverlässigkeit zu verbessern.
  • Wie in den Fig. 7 und 9 dargestellt, sind von den Außenstiften (25D usw.) der Koprozessoren 25 bis 28 diejenigen, die sich nahe den Taktsignal-Leitungen 20B auf der Montagefläche 20D erstrecken, mit einem unveränderlichen Potential verbunden. D.h., daß die rechte Seite jedes Koprozessors im Gegensatz zur linken Seite jedes der Koprozessoren 25 bis 28 mit Außenstiften (25D usw.), an die das Taktsignal CLKf angelegt wird, Außenstifte aufweist, an die ein unveränderliches Potential angelegt ist. Wie bei den vorstehend genannten Anordnungen verringert auch dies das Ausmaß von Störsignalen, wie sie in den Taktsignalen CLKf und über die Taktsignal-Leitungen 28B auf der Montagefläche erzeugt werden. Verringerte Störsignalpegel tragen deutlich dazu bei, ein Systemversagen des elektronischen Systems 20 zu verhindern und dessen elektrische Zuverlässigkeit zu erhöhen.
  • Wie in den Fig. 9 und 10 veranschaulicht, sind beim elektronischen System 20 mit den auf der Montagefläche 20D angeordneten Koprozessoren 25 bis 28 diejenigen Taktsignal-Leitungen 20B der Koprozessoren, die mit den die Taktsignale CLKf und empfangenden Außenstiften (25D usw.) verbunden sind, zu beiden Seiten der Taktsignal-Außenstifte in derselben Richtung im wesentlichen parallel zu diesen angeordnet. Diese Anordnung vermindert das Ausmaß von Übersprechen, wie es zwischen den Taktsignal-Leitungen 20B entsteht, an die die Taktsignale CLKf und angelegt werden. Verringerte Übersprechungspegel verbessern ihrerseits die elektrische Zuverlässigkeit des elektronischen Systems 20.
  • Es ist zu beachten, daß die Erfindung zwar in Verbindung mit einem speziellen Ausführungsbeispiel beschrieben wurde, daß es jedoch offensichtlich ist, daß dem Fachmann angesichts der vorstehenden Beschreibung viele Alternativen, Modifizierungen und Änderungen erkennbar sind. Demgemäß ist es beabsichtigt, daß die Erfindung all diese Alternativen, Modifizierungen und Änderungen umfaßt.
  • Beispielsweise können gemäß der Erfindung im elektronischen System 20 anstelle von FPUs Koprozessoren wie eine Speicherverwaltungseinheit (MMU) und eine Dezimalverarbeitungseinheit (DPU) enthalten sein.
  • Auch können der Mikroprozessor 24 und die Koprozessoren 25 bis 28 gemäß der Erfindung jeweils durch ein Halbleiterbauteil mit PLCC(plastic leaded chip carrier = Chip-Kunststoffträger mit Zuleitungen)-, QFP(quad flag package = Quadrat- Flachbaustein)- oder LCC (leadless chip carrier = zuleitungsfreier Chipträger)-Aufbau ersetzt sein. Anders gesagt, ist zum Realisieren der Erfindung das geeignet, was als vierseitiges Gehäuse mit zahlreichen Außenstiften bezeichnet wird.
  • Gemäß der Erfindung ist die Anzahl des Mikroprozessors und seiner Koprozessoren beim elektronischen System 20 nicht auf die beim bevorzugten Ausführungsbeispiel beschränkt; die Anzahl kann bei alternativen Ausführungsformen verändert sein.
  • Der Hauptvorteil der in dieser Beschreibung offenbarten Erfindung ist u.a. ein doppelter Doppelpunkt, die Betriebsgeschwindigkeit des elektronischen Systems ist erhöht und seine elektrische Zuverlässigkeit ist verbessert.

Claims (16)

1. Elektronisches System mit einem Mikroprozessor (CPU) und einem Koprozessor (FPU1), die mit Stiftrasterfeldern versehen sind und auf einer Schaltungsmontageplatte angeordnet sind, auf der Verbindungsleitungen ausgebildet sind, wobei der Mikroprozessor (CPU) über mehrere externe Stifte (24D) verfügt, die in einem Matrixmuster aus Zeilen und Spalten angeordnet sind und mit jeweiligen der Verbindungsleitungen verbunden sind, wobei die externen Stifte (24D) erste externe, Taktsignale (CLK) und Koprozessorsteuersignale führende Stifte aufweisen; wobei der Koprozessor (FPU1) benachbart zum Mikroprozessor (CPU) angeordnet ist und über mehrere externe Stifte (25D) verfügt, die mit jeweiligen der Verbindungsleitungen verbunden sind und in einem Matrixmuster aus Zeilen und Spalten so angeordnet sind, daß sie parallel zu den Zeilen bzw. Spalten des Mikroprozessors liegen, wobei die externen Stifte des Koprozessors (25D) zweite externe, die Taktsignale (CLK) und die Koprozessorsteuersignale führenden Stifte aufweisen, wobei die ersten und zweiten externen Stifte so angeordnet sind, daß zugehörige der ersten und zweiten externen Stifte über ausgewählte der Verbindungsleitungen miteinander verbunden sind, die linear in Spaltenrichtung verlaufen.
2. Elektronisches System nach Anspruch 1, bei dem der Mikroprozessor (CPU) und der Koprozessor (FPU1) jeweils über m Zeilen und n Spalten externer Stifte verfügen, wobei die zweiten externen Stifte in der (l - 1)-ten, der l-ten und der (l + 1)-ten Spalte liegen, wenn die ersten externen Stifte in der l-ten Spalte liegen.
3. Elektronisches System nach Anspruch 2, bei dem die zweiten externen Stifte in der l-ten Spalte liegen.
4. Elektronisches System nach Anspruch 3, bei dem die zweiten externen Stifte in der k-ten Zeile liegen, wenn die ersten externen Stifte in der k-ten Zeile liegen.
5. Elektronisches System nach einem der vorstehenden Ansprüche mit:
- einem weiteren Halbleiter-Bauteil mit mehreren externen Stiften in einem Matrixmuster aus Zeilen und Spalten, die parallel zu den Zeilen bzw. Spalten des Mikroprozessors sind, und das dritte externe Stifte enthält, die das Taktsignal und das Koprozessorsteuersignal führen; und
- weiteren leitenden Leitungen, die die zweiten und dritten externen Stifte elektrisch miteinander verbinden, wobei die leitenden Leitungen und die weiteren leitenden Leitungen linear in Spaltenrichtung verlaufen.
6. Elektronisches System nach Anspruch 5, abhängig von einem der Ansprüche 2 bis 4, bei dem das weitere Halbleiter- Bauelement m Zeilen auf n Spalten externer Stifte aufweist, wobei die zweiten und dritten externen Stifte in der (l - 1)-ten, der l-ten und der (l + 1)-ten Spalte angeordnet sind, wenn die ersten externen Stifte in der l-ten Spalte angeordnet sind.
7. Elektronisches System nach Anspruch 6, bei dem die zweiten und dritten externen Stifte in der l-ten Spalte angeordnet sind.
8. Elektronisches System nach Anspruch 7, bei dem die zweiten und dritten externen Stifte in der k-ten Zeile angeordnet sind, wenn die ersten externen Stifte in der k-ten Zeile angeordnet sind.
9. Elektronisches System nach einem der vorstehenden Ansprüche, bei dem die externen Stifte (24D) des Mikroprozessors (CPU) ferner vierte externe Stifte aufweisen, die mit einem festgelegten Potential verbunden sind, wobei die vierten externen Stifte dicht bei derjenigen leitenden Leitung angeordnet sind, die mit dem ersten externen Stift verbunden ist, der das Taktsignal führt.
10. Elektronisches System nach Anspruch 9, bei dem das festgelegte Potential entweder ein Bezugspotential oder ein Spannungsversorgungspotential ist.
11. Elektronisches System nach einem der vorstehenden Ansprüche, bei dem die externen Stifte (25D) des Koprozessors (FPU1), die dicht bei den die Taktsignale führenden leitenden Leitungen angeordnet sind, mit einem festgelegten Potential verbunden sind.
12. Elektronisches System nach Anspruch 11, bei dem das festgelegte Potential entweder ein Bezugspotential oder ein Spannungsversorgungspotential ist.
13. Elektronisches System nach einem der Ansprüche 1 bis 8, bei dem die externen Stifte (24D) des Mikroprozessors (CPU) ferner vierte externe Stifte enthalten, die mit einem festgelegten Potential verbunden sind, wobei die vierten externen Stifte um die das Taktsignal führenden ersten externen Stifte herum angeordnet sind.
14. Elektronisches System nach Anspruch 13, bei dem das festgelegte Potential entweder ein Bezugspotential oder ein Spannungsversorgungspotential ist.
15. Elektronisches System nach einem der Ansprüche 1 bis 8, bei dem die externen Stifte (25D) des Koprozessors (FPU1) ferner fünfte externe Stifte aufweisen, die mit einem festgelegten Potential verbunden sind, wobei die fünften externen Stifte um die die Taktsignale führenden zweiten externen Stifte herum angeordnet sind.
16. Elektronisches System nach Anspruch 15, bei dem das festgelegte Potential entweder ein Bezugspotential oder ein Spannungsversorgungspotential ist.
DE68922073T 1988-11-30 1989-11-23 Elektronisches System mit einem Mikroprozessor und Koprozessor, die auf einer Schaltplatte montiert sind. Expired - Fee Related DE68922073T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63300780A JPH02148860A (ja) 1988-11-30 1988-11-30 半導体装置
JP63308522A JP2856324B2 (ja) 1988-12-05 1988-12-05 電子装置

Publications (2)

Publication Number Publication Date
DE68922073D1 DE68922073D1 (de) 1995-05-11
DE68922073T2 true DE68922073T2 (de) 1995-08-10

Family

ID=26562457

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68922073T Expired - Fee Related DE68922073T2 (de) 1988-11-30 1989-11-23 Elektronisches System mit einem Mikroprozessor und Koprozessor, die auf einer Schaltplatte montiert sind.

Country Status (3)

Country Link
US (1) US4994902A (de)
EP (2) EP0602338A1 (de)
DE (1) DE68922073T2 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748562B2 (ja) * 1988-07-13 1998-05-06 セイコーエプソン株式会社 画像処理装置
US5293072A (en) * 1990-06-25 1994-03-08 Fujitsu Limited Semiconductor device having spherical terminals attached to the lead frame embedded within the package body
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
JP2876773B2 (ja) * 1990-10-22 1999-03-31 セイコーエプソン株式会社 プログラム命令語長可変型計算装置及びデータ処理装置
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
JP3412942B2 (ja) * 1995-01-11 2003-06-03 株式会社東芝 半導体装置
JP3362545B2 (ja) * 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
US5777383A (en) * 1996-05-09 1998-07-07 Lsi Logic Corporation Semiconductor chip package with interconnect layers and routing and testing methods
JP3177464B2 (ja) * 1996-12-12 2001-06-18 株式会社日立製作所 入出力回路セル及び半導体集積回路装置
KR100306881B1 (ko) * 1998-04-02 2001-10-29 박종섭 동기 반도체 메모리를 위한 인터페이스
US6049136A (en) * 1998-06-03 2000-04-11 Hewlett-Packard Company Integrated circuit having unique lead configuration
DE19904363B4 (de) * 1999-02-03 2007-10-04 Siemens Ag Schaltungsanordnung zum Entstören von integrierten Schaltkreisen
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
GB2377080B (en) * 2001-09-11 2003-05-07 Sendo Int Ltd Integrated circuit package and printed circuit board arrangement
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US7073048B2 (en) * 2002-02-04 2006-07-04 Silicon Lease, L.L.C. Cascaded microcomputer array and method
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP2005123362A (ja) * 2003-10-16 2005-05-12 Hitachi Ltd 接続用取付基板及びディスクアレイ制御装置の接続用取付基板
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
TWI236122B (en) * 2004-02-27 2005-07-11 Via Tech Inc A low thermal expansion build-up layer packaging and a method to package a die using the same
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
USD719537S1 (en) * 2013-05-08 2014-12-16 Mitsubishi Electric Corporation Semiconductor device
US9955605B2 (en) * 2016-03-30 2018-04-24 Intel Corporation Hardware interface with space-efficient cell pattern

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2040499A (en) * 1979-01-08 1980-08-28 Notley P J Methods of Manufacturing Electrical-circuit Layouts and Items for Use Therein
DE3210998A1 (de) * 1982-03-25 1983-10-06 Hartmann Karlheinz Elektronic Leiterplatte
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
US4631572A (en) * 1983-09-27 1986-12-23 Trw Inc. Multiple path signal distribution to large scale integration chips
DE3539040A1 (de) * 1985-11-04 1987-05-07 Telefonbau & Normalzeit Gmbh Leiterbahnanordnung und schaltungsanordnung fuer mit integrierten schaltkreisen bestueckte leiterplatten
DE3542208A1 (de) * 1985-11-29 1987-06-04 Diehl Gmbh & Co Leiterbahnen-anordnung
KR900008995B1 (ko) * 1986-12-19 1990-12-17 페어차일드 세미콘덕터 코포레이션 고주파 반도체 소자용 세라믹 패키지
IT211826Z2 (it) * 1987-09-15 1989-05-25 Microset Srl Scheda madre a circuito stampato per bus di microprocessori.
US4784970A (en) * 1987-11-18 1988-11-15 Grumman Aerospace Corporation Process for making a double wafer moated signal processor
US4794092A (en) * 1987-11-18 1988-12-27 Grumman Aerospace Corporation Single wafer moated process

Also Published As

Publication number Publication date
EP0371696A3 (de) 1991-07-24
EP0371696A2 (de) 1990-06-06
US4994902A (en) 1991-02-19
EP0602338A1 (de) 1994-06-22
DE68922073D1 (de) 1995-05-11
EP0371696B1 (de) 1995-04-05

Similar Documents

Publication Publication Date Title
DE68922073T2 (de) Elektronisches System mit einem Mikroprozessor und Koprozessor, die auf einer Schaltplatte montiert sind.
DE19721967C2 (de) Speicherbaustein
DE69525808T2 (de) Halbleiteranordnung mit Speicherchip und Speicherperipherieschaltungschip und Herstellungsverfahren
DE60016220T2 (de) Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung
DE69326189T2 (de) Speichermodul auf einer Linie zusammengestellt
DE69131674T2 (de) Rechneranordnung mit wählbarem Cache-Speichersubsystem
DE60308183T2 (de) Pufferanordnung für speicher
DE69133565T3 (de) System mit einer Vielzahl von DRAMS und einem Bus
DE69133311T2 (de) Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
DE60123762T2 (de) Elektronikmodul mit trägermontierten ic-gehäusen in 3d-anordnung
DE68909111T2 (de) Elektronisches Modul, das Substratelemente enthält.
DE102004004880B4 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse
DE69226845T2 (de) Speichermodul mit Verbindungsstruktur für elektrische Signale mit hoher Geschwindigkeit
DE10156272B4 (de) Multi-Chip-Speichervorrichtung und Speichermodul mit einer unabhängigen Steuerung der Speicherchips
DE69521685T2 (de) Modulare bauweise für rechner mit hoher bandbreite
DE69233297T2 (de) Packung für elektronische Schaltung
DE69620650T2 (de) Hochkapazitätsdimmspeicher mit Daten- und Zustandsspeicher
DE69418511T2 (de) Halbleiterspeichermodul
DE69524652T2 (de) Verfahren und Anordnung zum Einsetzen eines sehr dichten 16- und 32- Mbyte-SIMM-Speicher in einem Computer
DE102004062194A1 (de) Integrierte Halbleiterschaltungs-Vorrichtung
DE3852131T2 (de) Speicherkarte.
DE102007021307A1 (de) Speichermodul und Verfahren zur Herstellung und zur Verwendung
EP1205938B1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE102006017947B4 (de) Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren
DE68926886T2 (de) Designmethode für auf einem Träger angeordnete VLSI-Chips und resultierender Modul

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee