JP2005506690A - 積層パッケージ - Google Patents

積層パッケージ Download PDF

Info

Publication number
JP2005506690A
JP2005506690A JP2003535240A JP2003535240A JP2005506690A JP 2005506690 A JP2005506690 A JP 2005506690A JP 2003535240 A JP2003535240 A JP 2003535240A JP 2003535240 A JP2003535240 A JP 2003535240A JP 2005506690 A JP2005506690 A JP 2005506690A
Authority
JP
Japan
Prior art keywords
unit
chip
terminals
units
panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003535240A
Other languages
English (en)
Other versions
JP2005506690A5 (ja
Inventor
プリューグハウプト,エル・エリオット
ギブソン,デイヴィッド
キム,ヤン
ミッチェル,クレイグ・エス
Original Assignee
テッセラ,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テッセラ,インコーポレイテッド filed Critical テッセラ,インコーポレイテッド
Publication of JP2005506690A publication Critical patent/JP2005506690A/ja
Publication of JP2005506690A5 publication Critical patent/JP2005506690A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0652Bump or bump-like direct electrical connections from substrate to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06527Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06572Auxiliary carrier between devices, the carrier having an electrical connection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06582Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586Housing with external bump or bump-like connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1433Application-specific integrated circuit [ASIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

積層チップアセンブリが、誘電体層(20)上に実装されたチップ(58)と、誘電体層の周辺領域に端子(22)が配置されたチップのコンタクトを相互接続する誘電体層上のトレース(38)とを有する個々のユニット(56)を含む。トレース(38a、38e)の少なくともいくつかが、チップセレクトコンタクトをチップセレクト端子に接続するマルチブランチトレースである。ユニットは、上下に積層され、異なるユニットの対応する端子が、はんだボール(78)または他の伝導性部品によって互いに接続されて、垂直方向バスを形成する。積層前に、個々のユニットのマルチブランチトレースは、個々のブランチ(50)を破断することによって、選択的に切断されて、異なるユニットにあるチップのチップセレクトコンタクトを異なるチップセレクト端子に接続した状態にすることにより、これらのチップを異なる垂直方向バスに接続する。個々のユニットは、薄いものであることが望ましく、互いに直接に隣接して、積層体内のチップからの熱伝達が良好な高さの低いアセンブリが得られる。

Description

【技術分野】
【0001】
本発明は、電子回路の作製に用いることができる。
【背景技術】
【0002】
半導体チップは、典型的に、比較的に大きな前面および背面と小さなエッジ表面とを備えた、薄く平坦なものである。チップは、前面上にコンタクトを有する。チップは、典型的に、外部回路との接続に適した端子を有するパッケージングされたチップとして与えられる。パッケージングされたチップは、典型的に、平坦な本体の形のものである。通常、パッケージングされたチップは、回路基板の表面上にアレイ状に配設される。回路基板は、回路基板の表面に平行な水平方向に延びる、通常、「トレース」と呼ばれる導電体を有するとともに、トレースに接続されたコンタクトパッドまたは他の導電性部品を有する。パッケージングされたチップには、回路基板の表面に対面する端子担持面が実装され、各パッケージングされたチップ上の端子は、回路基板のコンタクトパッドに電気的に接続される。
【0003】
典型的に、このようにして、メモリチップが実装される。パッケージングされていないメモリチップは、典型的に、多数のデータコンタクトと、1以上のセレクトコンタクトとを有する。チップは、1以上のセレクトコンタクトに適切な信号が適用されなければ、データ端子に現れるデータまたはコマンドを無視するように取り決められる。従来のパッケージングされたメモリチップは、データコンタクトに接続されたデータ端子を有し、セレクトコンタクトに接続されたセレクト端子を有する。従来のシステムにおいて、多数の同一のパッケージングされたメモリチップは、さまざまなパッケージングされたチップの対応するデータ端子を共通するトレースに接続し、さまざまなチップのセレクト端子を固有の導体に接続してアレイ状に接続することができることによって、各導体が、1つのチップおよび1つだけのチップに関連付けられる。共通するトレース上のデータを供給し、データが書き込まれる特定のチップに関連する固有のトレース上の選択信号を適用することによって、個々のチップにデータを書き込むことができる。残りのチップは、データを無視することになる。特定のチップからデータを読み出すためには、逆のプロセスが用いられる。このような回路は、従来の水平方向チップアレイを用いて、アレイ状のチップのすべてに対して同一のチップパッケージを用いることにより、容易に組み立てることができる。
【0004】
従来の構成において、回路基板の理論上の最小面積は、個々のチップパッケージの端子担持表面のすべてを総計した面積に等しい。実際には、回路基板は、この理論上の最小値よりわずかに大きいはずである。回路基板上のトレースは、典型的に、大きな長さとインピーダンスとを有するため、トレースに沿って信号を伝播させるためには、かなりの時間が必要である。これは、回路の動作速度を制限してしまう。
【0005】
これらの欠点を解消するために、さまざまなアプローチが提案されてきている。このようなアプローチのうちの1つは、共通するパッケージにおいて、複数のチップを上下に「積層(stack)」することである。パッケージ自体は、回路基板のコンタクトパッドに接続された垂直方向に延びる導体を有する。パッケージ内の個々のチップは、これらの垂直方向に延びる導体に接続される。チップの厚みが水平方向の寸法よりも実質的に小さいため、回路基板上のトレースよりも内部導体を短くすることができ、このことは、従来の構成では、同数のチップを接続するために要求されている。例えば、積層パッケージの例が、米国特許第5,861,666号公報と、米国特許第5,198,888号公報と、米国特許第4,956,694号公報と、米国特許第6,072,233号公報と、米国特許第6,268,649号公報とに示されている。これらの特許のいくつかの実施形態において示されている積層パッケージは、その各々が単一チップとユニット端子を有するパッケージ部品とを含む個々のユニットを備えることによって作製される。各ユニット内において、チップのコンタクトはユニット端子に接続される。ユニットは上下に積層される。各ユニットのユニット端子は、他のユニットの対応するユニット端子に接続される。接続されたユニット端子は、バスとも呼ばれる積層パッケージの垂直方向導体を形成する。
【0006】
しかしながら、個々の選択接続を有する回路を積層パッケージが備えると、複雑性がさらに増してしまう。垂直方向導体が、さまざまなユニットの端子を介して延びているため、チップのコンタクトと積層体にある各ユニットのユニット端子との間の相互接続は、特有の垂直方向導体への接続を与えるために異なるものであるべきである。例えば、選択信号を伝えるための4つの垂直方向バスを有する4チップ積層体において、最下部ユニットが、バス番号1の部分を形成するユニット端子に接続されたチップのセレクトコンタクトを有し、次のユニットが、バス番号2を形成する端子に接続されたチップの対応するセレクトコンタクトを有し、以下のユニットも同様に有する場合がある。このようにユニットをカスタマイズする必要があると、製造プロセスの複雑性が増してしまう。例えば、米国特許第4,956,694号公報には、各ユニットに中間端子セットを備えたチップキャリヤを有するユニットが記載されている。これらの中間端子は、チップ上のコンタクトに接続され、ユニットの端子にも接続される。相互接続はワイヤボンドによって作られる。ワイヤボンドのパターンはユニットごとに異なる。この構成では、本質的に、比較的に大きなチップキャリヤが必要であるため、コストおよびパッケージの容積(bulk)が増大する。さらに、製造業者は、多数の異なるワイヤボンドユニットを取り扱い、ストックしなければならない。Suganoらの米国特許第5,198,888号公報では、さまざまなユニットにおいて個別化されたチップキャリヤが使用されている。これらのチップキャリヤは、セレクトコンタクトと関連する端子とに対して異なる相互接続パターンを規定するいくつかのリードを有する。この場合においても、製造プロセスのコストおよび複雑性が増大する。米国特許第6,268,649号公報および米国特許第6,072,233号公報でも、同様にカスタマイズされたユニットが使用されている。積層パッケージにおいてカスタマイズされたユニットを与えることに関連するコストの削減および複雑性の低減が望まれる。
【0007】
また、小型の積層パッケージを提供し、積層体内のチップから外部環境、例えば、回路基板やパッケージの上部にある熱スプレッダへの熱伝達が良好な積層パッケージを提供することが望まれる。さらに、容易に入手可能な機器と容易に製造可能な構成部品とを用いて、このようなパッケージを提供することが望まれる。
【発明の開示】
【0008】
本発明の1つの態様により、複数のユニットを組み込んだ半導体チップアセンブリが提供される。各ユニットは、少なくとも1つのセレクトコンタクトと複数の他のコンタクトとを有する半導体チップを含むことが望ましく、複数のチップセレクト端子と複数の他の端子とともに、パネル上またはパネルに延びるトレースを有する回路パネルも含む。トレースは、チップのコンタクトと端子との間に電気的に接続される。チップの各チップセレクトコンタクトに電気的に接続されたトレースは、チップのセレクトコンタクトに接続された共通のセクション(section)と、回路パネル上のチップセレクト端子の異なるものに接続された複数のブランチとを含むマルチブランチトレース(multi-branch trace)であることが望ましい。アセンブリにおいて、望ましくは、少なくとも1つのブランチであるが、このような各マルチブランチトレースのブランスのすべてより少ないブランチに切断部があることにより、セレクトコンタクトは、パネル上のチップセレクト端子のすべてより少ないものに接続され、最も好ましくは、各チップセレクトコンタクトは、ユニットのパネルの1つのみのチップセレクト端子に接続される。ユニットは、重なり合ったユニットの積層体になるよう互いに上下に設けられる。アセンブリは垂直方向導体をさらに含み、垂直方向導体の各々は、互いに積層体内のユニットの対応する端子を接続して、複数の垂直方向バスを形成する。マルチブランチトレースと切断されたブランチとにより与えられる個々のユニット内での選択的な接続により、異なるユニットにあるチップのチップセレクトコンタクトは、垂直方向バスの異なるものに電気的に接続される。この構成により、個々のチップに伝達されなければならないチップセレクト信号と他の信号との選択的なルート決定が得られる。各チップ上の残りのコンタクトは、他のユニットにあるチップ上の対応するコンタクトと並列接続されるため、さまざまなチップの残りのコンタクトに信号を並列して伝達することができる。これにより、要求される選択的なルート決定が得られる。
【0009】
最も好ましくは、積層体にある異なるユニットのチップとトレースと端子とは、異なるユニットの異なるチップセレクトコンタクトが、このようなユニットの回路パネル上の異なる端子に接続されるように切断されたマルチブランチトレースの異なるブランチをユニットの異なるものが有することを除いて同一のものである。最も好ましくは、各ユニットの回路パネルは、約100μmの厚みより薄いことが望ましい誘電体層を含む。ユニットの隣接するいくつかの機構または要素(features)の間隔に対応する垂直方向の間隔距離は、約250μm以下であり、好ましくは、各ユニットのチップの厚みよりも大きい約200μmである。したがって、アセンブリの全高(overall height)は比較的に低い。
【0010】
各回路パネルにある誘電体層が切断孔または開口を有していてもよく、マルチブランチトレースのブランチにある切断部がこのような切断孔に形成されていてもよい。典型的には、プロセスの後段階において、ユニットの製造時またはブランチの切断時に、切断孔を誘電体層に形成することができる。ある構成において、各ユニットの回路パネルはエッジを有し、切断孔は1つ以上のエッジから内向きに延びるノッチの形で与えられる。このようなユニットの端子は、回路パネルのエッジに隣接して設けられた外側の列を含んでいてもよく、マルチブランチトレースのブランチは、端子の外側の列へ外向きに延びるか、またはそれを越える部分を有していてもよい。この場合には、ノッチが端子の外側の列を越えて内向きに延びる必要がないため、マルチブランチリードの切断部を容易に形成することができる。
【0011】
本発明のさらなる態様により、半導体チップアセンブリの製造方法が提供される。本発明のこの態様による方法は、複数のユニットを与えるステップを含む。この場合も、各ユニットは、少なくとも1つのチップセレクトコンタクトと複数の他のコンタクトとを有する少なくとも1つの半導体チップを含むことが望ましく、チップセレクト端子と他の端子と端子に接続されたパネル上またはパネル内に延びるトレースとを有する回路パネルを含む。上述したように、各パネルの少なくとも1つのトレースは、共通のセクションと、チップセレクト端子の異なるものに接続された複数のブランチとを含むマルチブランチトレースであることが望ましく、各ユニットにある少なくとも1つのチップのコンタクトは、チップセレクトコンタクトが、マルチブランチトレースの共通するセクションに接続されるように、そのユニットにある回路パネルのトレースに接続される。本発明のこの態様による方法は、各ユニットにあるマルチブランチトレースの共通するセクションが、そのユニットのチップセレクト端子のすべてより少ないものに接続されるように、マルチブランチトレースのブランチを選択的に切断するステップを含むことが望ましい。この方法は、ユニットを積層し、異なるユニットの端子を互いに相互接続して、垂直方向バスを形成するステップを含むことが好ましい。
【0012】
選択的に切断するステップは、異なるユニットにあるチップのチップセレクト端子が、垂直方向バスの異なるものに接続されるように実行されることが望ましい。マルチブランチトレースを選択的に切断するステップの前に、ユニットは互いに実質的に同一のものであることが最も好ましい。ユニットの形成中または形成後の任意の時にマルチブランチトレースを選択的に切断するステップを実行することができる。ある構成において、ユニットを与えるステップは、サーモソニックボンディングツールなどのツールを用いてチップをトレースに接続することを含み、ブランチを選択的に切断するステップは、同一の処理動作の一環として、同じツールをブランチに関与させることにより実行される。
【0013】
別の構成において、ブランチを選択的に切断するステップは、例えば、積層ステップの直前のように、後に実行される。したがって、相互に交換可能な部品として取り扱われストックされうる実質的に同一の部品としてユニットが与えられてもよい。この場合も、さまざまなユニットの誘電体層は、誘電体層を通って延びる切断開口を含んでもよく、マルチブランチトレースのブランチは、切断ステップの前に、これらの切断開口にわたって延びてもよい。ブランチを選択的に切断するステップは、これらの切断開口でブランチを破断することを含みうる。この代わりに、例えば、各マルチブランチトレースの小さな領域とこれらの領域の下にある誘電体層の部分とを除去することによって、例えば、トレースのブランチを破断しながら回路パネルをパンチングして切断開口を形成することによって、ブランチが破断されると同時に切断開口が形成されていてもよい。
【0014】
ユニットは、互いに実質的に同一のものであり、ブランチを切断するステップを含むステップまで互いに交換可能な部品としての取り扱いが可能であるため、商業上でのユニットの取り扱いおよびストック(stock)が実質的に単純化される。例えば、ユニットは、ベア半導体チップを取り扱い、ベア半導体チップを個々のユニットの回路パネルに実装するようにされたチップパッキング工場で製造できる。積層動作は、パッキングされたチップを回路基板に表面実装するように適応されたツールおよび機器を有する回路基板スタッフィング工場において実行することができる。実際、積層動作は、アセンブリを回路基板に実装すると同時に実行することができる。例えば、ユニットは積層可能であり、さまざまなユニットを接合するはんだボールは、積層体の底部ユニットを回路基板に接合するはんだボールがリフロー接合されると同時に、リフロー接合することができる。
【0015】
本発明のさらなる態様により、上述したように積層プロセスおよびアセンブリにおいて使用可能で交換可能な半仕上げユニット(semi-finished unit)である仕掛りあるいは製造過程中の集合体(in-process collection)が提供される。
【0016】
本発明のさらなる態様において、追加の半導体チップアセンブリが提供される。本発明のこの態様によるチップアセンブリが、複数のユニットをさらに含み、各ユニットは、前面上にコンタクトを有する半導体チップを含み、中央部分および周辺領域を有する回路パネルを含む。パネルは、第1および第2の表面と、中央領域において第1および第2の表面間に延びる、少なくとも1つのボンドウィンドウを有する誘電体層とを含む。パネルは周辺領域に複数の端子をさらに含み、端子は第1および第2の両方の表面に露出される。好ましくは、誘電体層は周辺領域において第1および第2の表面間に延びる複数の端子孔を有し、端子は端子孔と整列されたパッドとを有する。チップは、チップの前面が中央領域においてパネルの表面の方へ対面するように設けられ、チップのコンタクトは、少なくとも1つのボンドウィンドウにおいてパネル上のトレースに接続される。1つのユニットにあるチップの背面が次に隣接するユニットにある誘電体層の表面の方へ対面するように、ユニットは積層体に互いに重ね合わされる。いくつかのユニットが、トレースが占める中央領域の少なくとも一部分において互いに支えあっていることが最も好ましい。複数の導電性集合体(conductive mass)が、ユニットの端子間に設けられ、隣接するユニットの端子を互いに接続する。
【0017】
1つの構成において、各ユニットのトレースはそのユニットにある誘電体層の第1の表面に沿って延びており、各ユニットにあるチップの前面はそのユニットにある誘電体層の第2の表面の方に対面する。このタイプのチップアセンブリにおいて、ユニットの少なくともいくつかがこのようなユニットのトレース上にある熱伝達層を含むことが望ましく、これらのユニットは熱伝達層(heat transfer layer)を介して互いに支えあう。したがって、このような各ユニットの熱伝達層は、次の隣接ユニットにあるチップの背面と隣接することが望ましい。これらのユニットの熱伝達層は、これらのユニットの誘電体層にあるボンドウィンドウにわたって延びていることが望ましく、少なくとも、ボンドウィンドウにわたって延びている領域において実質的に平坦である。このようなユニットは、ボンドウィンドウを少なくとも部分的に充填するカプセル封入材をさらに含むことが望ましい。製造中、カプセル封入材が誘電体層を越えて突出しないようにするためにカプセル封入材を閉じ込めるマスキング層として熱伝達層が作用してもよい。以下にさらに記載するように、平坦な熱伝達層により、ユニットが互いに密接して係合して、隣接するユニット間の熱的接触を良好にすることができるようになる。これらの機構は、アセンブリの高さを低くすることに貢献し、アセンブリ内のチップからの放熱を効果的に促進させる。
【0018】
本発明のさらなる態様によるアセンブリにおいて熱伝達層が存在してもよいし省略されてもよいが、カプセル封入材は、誘電体層の第1の表面と実質的に同一平面上にあるか、このような表面に対して窪みが作られた表面を規定する。熱伝達層が省略される場合には、各ユニットの誘電体層は、次の隣接ユニットにあるチップの背面上に直接に支持されていてもよい。
【0019】
本発明の上記および他の目的と特徴と利点とは、添付の図面を参照しながら、以下に示す好適な実施形態の詳細な記載からさらに容易に明らかになるであろう。
【発明を実施するための最良の形態】
【0020】
本発明の1つの実施形態によるパッケージは、各々が回路パネルの形をした複数のパッケージ部品20を用いる。このような各回路パネルは、例えば、約25〜100μmの厚みであり、最も好ましくは25〜75μmの厚みである、強化または非強化ポリイミドやBT樹脂等の層のような薄い可撓性の誘電体テープの形をした誘電体層を含みうる。この代わりに、各パネルは、例えば、FR−4またはFR−5基板等の繊維ガラス強化エポキシなどの誘電体を含みうる。パネルは、パネルのエッジ24に隣接したパネルの周辺領域内の列に設けられた多数の端子22を有する。図示した実施形態において、端子列が、すべての4つのエッジに沿って設けられる。しかしながら、端子は、エッジのすべてより少ないものに隣接して設けられ、例えば、パネルの2つの対向するエッジに隣接した2つの列に設けられることができる。各端子22は、(図1に示す表面のように)パネルの第1の表面上の銅または他の適切な金属材料からなる平坦で比較的に薄いディスクの形をしたものでありうる。図2に最良に示すように、パネルは、端子22に位置合わせされ貫通して達する穴28をさらに有する。このような穴の各々は、パネルの第1の表面26とそれに対向する第2の表面30との間に広がっている。
【0021】
各パネル20は、パネルの中央に隣接して延びる細長いボンドウィンドウ32をさらに有する。パネルは、多数のリード36をさらに有する。各リードは、パネルの第1の表面32に沿って延びるトレース38と、ボンドウィンドウにわたってトレースから突出するトレースと一体形成された接続セクション40とを含む。図1に示すような組み立てられていない状態において、各接続セクションは、ボンドウィンドウの反対のトレース38の側から突出するアンカセクション44に、折り曲げ可能な部品42によって接続される。トレースとアンカ部分とは、ボンドウィンドウの長さに沿って延びる列に配設される。異なるトレースが、ボンドウィンドウの対向する側に延びるため、接続セクション40のいくつかが一方側からボンドウィンドウに突出するのに対して、その他は反対側からボンドウィンドウに突出する。トレースとそれらの接続セクションとの構成は、実質的に、米国特許第5,489,749号公報に示すようなものであってもよく、これを引用することにより本明細書の一部をなすものとする。
【0022】
端子22は、第1のセレクト端子セット22A〜22Dと、第2のセレクト端子セット22E〜22Hとともに、本願明細書において、例えば、端子22Jおよび22K等の非セレクト端子と呼ばれる他の端子を含む。各トレース38は、接続セクション40に隣接し、そこに接続された共通のセクション46を含む。トレースのいくつかは、非セレクト端子に接続される。これらのトレースは、関連する端子、例えば、端子22Jおよび22Kまで延びる共通のセクション46を有するため、このような各トレースの共通セクション46は非セレクト端子に直接接続される。
【0023】
セレクト端子に関連付けされたこれらのトレース38は、マルチブランチトレース50である。このような各マルチブランチトレースは、共通のセクション46に接続され、関連付けられたセレクト端子の1つに接続された複数のブランチを有する。例えば、トレース38Aは、セレクト端子22Aに接続されたブランチ50Aと、セレクト端子22Bに接続されたブランチ50Bと、セレクト端子22Cに接続されたブランチ50Cと、セレクト端子22Dに接続されたブランチ50Dとを含む。トレース38Aは、共通のセクション46Aに対して交差して延び、共通のセクションとさまざまなブランチ50A〜50Dとを相互接続する分配セクション52Aをさらに含む。また、端子22E〜22Hと関連付けられたトレース38Eは、マルチブランチトレースであり、同様のブランチ50E〜50Hのセットおよび分配セクション52Eを有し、ブランチ50E〜50Hのすべては、トレースの共通のセクション46Eとその接続セクション40Eとに接続される。パネル20の誘電体は、各マルチブランチトレース38のブランチ50に位置合わせされた切断孔54を有するため、このような各ブランチは、切断孔にわたって延びる。切断孔は、セレクト端子22A、22Bなどに隣接して設けられる。
【0024】
トレースおよび接続セクションを含む端子およびリードは、パネルの第1の表面上の金属要素(metallic feature)の単一層として形成される。これらの金属要素の厚みは、約30μm未満であることが望ましく、典型的には、約5〜25μm、例えば、約20μmである。任意選択的に、薄い接着層(図示せず)が、誘電体層20と金属層との間に設けられていてもよい。また、この接着層も、実行可能な限り薄いものでなければならず、約15μm以下のものが望ましい。端子およびトレースは、テープ自動ボンディングテープなどの製造において使用される従来のプロセスによって、例えば、銅または他の金属層と、パネルを形成する誘電体材料とを含むラミネートをエッチングして金属層の一部分を除去することによって形成することができる。この代わりに、端子およびトレースは、無電解メッキおよび/または電気メッキなどの堆積プロセスによって形成することができる。ボンドウィンドウと端子に関連付けられた穴と切断孔とは、誘電体材料をエッチングするか、または除去することによって形成されていてもよい。
【0025】
積層チップアセンブリは、複数のユニット56を含む(図2)。特に明記しない限り、各ユニット56は、積層体にある他の各ユニット56と同一のものである。このような各ユニットは、図1を参照して上述したようなパネルまたはチップキャリヤ20と、そのパネルに関連付けられたチップ58とを含む。このような各チップは、前面またはコンタクト支持表面60および背面62を有する。各チップの前面60は、チップの中央に隣接した列に配設されたコンタクト64を有する。また、チップは、前面および背面62の境界を定めるエッジ66を有する。(前面60と背面62との間の寸法である)チップの厚みtは、典型的には、チップの他の寸法よりも実質的に小さい。例えば、典型的なチップは、厚みが約100〜500ミクロンであり、(前面および背面の平面での)水平方向の寸法が約0.5cm以上でありうる。チップの前面60は、関連付けされたパネル20の第2の表面30の方へ対面する。
【0026】
チップと各ユニットのパネルとの間に、接着層68が設けられる。接着層68は、ボンドウィンドウに位置合わせされた孔を規定する。組み立て時にチップとパネルとの間に液体またはジェル材料を適用することによって、または、層間に小さな弾性部品アレイなどの多孔層を与え、例えば、米国特許第5,659,952号公報および米国特許第5,834,339号公報のいくつかの実施形態において教示されたような層に流動可能な材料を注入することによって、接着層68を与えることができ、引用することにより本明細書の一部をなすものとする。しかしながら、1つ以上の固体パッドまたは半固体パッドが、最終製品の所望の接着層と実質的に同じ水平方向の広がりをもつように、接着層が与えられる。これらのパッドは、組み立て中に、チップとパネルとの間に配置される。例えば、チップがパネルと並置される前に、パネルまたはチップに対してパッドを予め組み立ててもよい。このような固体パッドまたは半固体パッドは、チップおよびパネルに対して非常に正確に配置することができる。これにより、パッドエッジの公称位置と端子との間に小さな隙間しかない場合であっても、パッドが端子22を覆わないようにされる。このようなパッドは、未硬化層または部分的な硬化層と、例えば、米国特許第6,0303,856号に記載されるような他の接着促進機構を含んでよく、この内容全体を引用することにより本願明細書の一部をなすものとする。この代わりにまたはさらに、片面または両面上の流動可能な接着薄層をパッドに設けることができ、この層は、米国特許第5,548,091号公報に記載されるように非均一の層であってもよく、この内容全体を引用することにより本願明細書の一部をなすものとし、これによって、組み立て中に、層におけるガスの取り込みが防止される。接着層68は、例えば、厚みが約10〜125μmであり、最も好ましくは、約25〜75μmであるように、実現可能な限り薄いものであることが望ましい。
【0027】
各ユニットのチップ58は関連付けられたパネルの中央領域に位置合わせされるため、コンタクト64の列はパネルのボンドウィンドウ32に位置合わせされる。各リードの接続セクション40は、チップのコンタクト64に接続される。このプロセスの間に、各リードの接続セクションは、リードの折り曲げ可能なセクション42を破断することによって、リードのアンカセクション44から取り外される。このプロセスは、前述した米国特許第5,489,749号公報に記載されているように実行することができ、熱、サーモソニック、または超音波ボンディングツール等のツール(図示せず)を、各接続セクションに位置合わせされたパネルのボンドウィンドウへと進めることによって、ツールが接続セクションを獲得してそれを適切なコンタクトに係合させることができるように実行されてよい。各リード(図1)にあるトレース38の共通のセクション46は、接続セクション40によって、チップ上のコンタクトに接続される。コンタクトおよび接続セクションの構成は、マルチブランチトレース38Aおよび38Eの共通セクション46Aおよび46Eが、チップ上のセレクトコンタクト、すなわち、積層体にある他のチップのすべてにある対応するコンタクトと並列接続されないチップのコンタクトに接続される。他のトレースの共通セクションは、非セレクトコンタクト、すなわち、積層体にある他のチップの対応するコンタクトと並列接続されるチップのコンタクトに接続される。
【0028】
各ユニット56は、パネルの周辺領域にあるトレースおよび端子の上にあるはんだマスク層70(図2)をさらに含む。はんだマスク層は、端子22に位置合わせされた孔を有する。従来のプロセスによって、コンフォーマル(conformal)なコーティングまたはシートとしてはんだマスク層を適用することができる。各ユニットは、トレース38上にある熱伝達層76と、チップ58に位置合わせされたパネルの中央領域にあるパネルの第1の表面26とをさらに含む。以下にさらに記載するように、熱伝達層は、積層体の次の隣接ユニットにあるチップの背面との密接な接触を確立することにある。熱伝達性充填材がロードされたジェルまたはグリースなどの材料から、または、組み立て中、変形可能な状態にすることが可能な材料、例えば、熱可塑性材料や未硬化または部分的硬化エポキシまたは他の反応性樹脂から、熱伝達層を形成してもよい。望ましくは、熱伝達層は、誘電体材料であり、したがって、互いのさまざまなトレースを電気的に短絡しない。熱伝達層をはんだマスク層と一体形成してもよいため、チップ58に位置合わせされたはんだマスク層の中央部分が熱伝達層を形成する。
【0029】
熱伝達層をはんだマスク層と一体形成したとしても、熱伝達層をはんだマスク層と別々に形成したとしても、例えば、その厚みは、約40μm以下、望ましくは約30μm以下であるように、実行可能な限り薄いことが望ましい。トレースの上にあるコーティングの領域における約5〜20μmの厚みと、トレース間に位置する領域にある約10〜40μmの厚みのコンフォーマルなコーティングとして、一体形のはんだマスク層および熱伝達層が与えられていてもよい。このようなコーティングは、わずか約5〜20μmの厚みをユニットの全厚に追加する。図2に示すように、熱伝達層またははんだマスク層の中央部分は、誘電体層の孔32にまたがっている。熱伝達層またははんだマスク層の中央部分は、実質的に平坦であることが好ましく、誘電体層20から実質的に隆起しない。
【0030】
カプセル封入材33を孔32に設けることができ、カプセル封入材33がリードの接続セクション40を取り囲む。カプセル封入材は、接着層68から分離されていてもよく、米国特許第6,232,152号公報(以下、「’152特許」とよぶ)および米国特許第5,834,339号公報(以下、「’339特許」とよぶ)に開示された技術を用いて導入されていてもよく、その内容全体を引用することにより本願明細書の一部をなすものとする。’152特許および’339特許に教示されたいくつかの好適な実施形態に開示されているように、チップを誘電体層(接着層68)に付着する層はチップの1つまたは片方のエッジまで延びるチャネルを規定することができ、チップのエッジでこのチャネル内にカプセル封入材を導入することができる。この代わりに、上述したように、チップと誘電体層との間に導入された流動可能な材料によって、全体的または部分的に接着層が形成される場合には、流動可能な材料によってカプセル封入材を形成することができる。いずれかのプロセスにおいて、熱伝達層76(または、内側熱伝達およびはんだマスク層)が誘電体層のボンドウィンドウを被覆するため、カプセル封入材は、誘電体層の第1の表面76を越えて突出することができない。
【0031】
各ユニットの組み立て中に、マルチブランチトレースの共通セクションから、それらの特定のブランチに関連付けされた端子を切断するように、各マルチブランチトレースのいくつかのブランチが破断される。各マルチブランチトレースの1つのブランチを除くすべてが破断されて、各マルチブランチトレースの共通セクションに接続されたセレクト端子を1つのみ残すことが好ましい。破断されるブランチに関連付けられた切断孔54へとツールを進めることによって、ブランチを破断することができる。ツールは、リードの接続セクション上にボンディング動作を実行するために使用されるものと同じものであってもよい。破断動作を行うために、切断孔に位置合わせされた狭いセクション(図示せず)のようなブランチの残りよりも弱い折り曲げ可能なセクションをブランチに与えてもよい。破断プロセス中に、破断されるブランチに隣接した端子22はブランチのアンカ(anchor)として作用することによって破断する傾向があり、ブランチはパネル20の誘電体から取り外されるよって破断する傾向がある。ブランチの破断された端部は、チップの任意の部分に接続されない。接着層68は切断孔に整列された孔を含まないことが好ましく、ブランチの破断された端部は接着層に埋め込まれた状態になる。この代わりに、ブランチの破断された端部は、チップの表面上の誘電体保護層(図示せず)に接触していてもよい。
【0032】
異なるユニットが、破断ステップの後、端子に接続されたブランチの異なるものを有する。例えば、図2に示す4ユニットアセンブリにおいて、最上ユニット56Aは、セット22A〜22Dの端子22Aにのみ接続されたマルチブランチトレース38Aの共通セクション46Aを有し、セット22E〜22Hの端子22Eにのみ接続されたトレース38Eの共通セクション46Eを有していてもよい。次のユニット56Bにおいて、共通セクション46Aが端子22Bにのみ接続されるのに対して、共通セクション46Eが端子22Fに接続される。次のユニット56Cは、端子22Cおよび22Gのそれぞれに接続されたセクション46Aおよび46Eを有するのに対して、最下ユニット56Dは、端子22Dおよび22Hに接続された同一の共通セクションを有する。
【0033】
ユニットは、図2に示すように、上下に積層されたものである。各端子22は、はんだボール78を介して次の隣接ユニットの対応する端子に接続される。はんだボール78は、さまざまなユニットの対応する端子を垂直方向の伝導性バスに接合する伝導性部品として作用する。例えば、各ユニットの端子22J(図1)が、他のユニットの対応する端子22Jと同一の垂直バス上に接続される。各はんだボールは、はんだマスク層74にある孔を通る1つのユニットの端子と、そのユニットにあるパネル20の誘電体層にある孔28を通る他のユニットの端子と接触する。最下ユニット56D以外の各ユニット上の熱伝達層76(または、組み合わせられた熱伝達およびはんだマスク層、このような組み合わせ層が用いられる場合に)は、積層体にある次の下側のユニットにあるチップの背面62と密接に接触する。組み立て中に、はんだボールは、部分的または完全に溶解されるか、「リフロー接合」される。パネルのはんだマスク層74および誘電体層によって、リフロー動作中に、トレース38の長さに沿ったはんだの広がりが防止される。密接な接触を確保するために、組み立てプロセス中に熱伝達層76を一時的に軟化させてもよい。この代わりに、硬化性エポキシのように、最初は軟らかくまたは流動可能な材料から熱伝達層が形成される場合には、次の下側のアセンブリのチップと密接に接触させた後に、組み立て中に熱伝達層を硬化させてもよい。
【0034】
積層体の組み立て前に、個々のユニットは、端子の位置に対応するコンタクトを有するテストソケットにおいてテストすることができる。典型的に、はんだボールは、各ユニットの端子に接合されることにより、パネルの第1の表面26から突出し、ユニットが適所にあるはんだボールを用いてテストされる。例えば、テストソケットは、はんだボールを係合するようにされた開口を有していてもよい。ユニットのすべてが同一のパターンの端子およびはんだボールを有するため、単一のテストソケットは、ユニットのすべてをテストするために使用することができる。
【0035】
その結果として得られるパッケージを、従来の表面実装技術を用いて、回路基板に組み立てることができる。特に、最下ユニット56Dのはんだボール78を、図2に示す回路基板82のコンタクトパッド80にリフローおよび接合することができる。したがって、各垂直方向バスが、回路基板の個々のコンタクトパッド80と電気的に接触した状態に配置される。最下ユニット56Dの熱伝達層76は、例えば、大きな熱パッド84等の回路基板82の機構と接触した状態にされていてもよい。金属板86が、パッケージの一部として設けられていてもよく、またはパッケージの組み立て前に回路基板に取り付けられていてもよい。この金属板は、熱層76と回路基板との間の熱導体として作用する。パッケージの一部として金属板86が設けられる場合には、はんだボールがコンタクトパッドに接合されるときに金属板がパッド84にリフロー接合されるように、金属板またはパッドがはんだ層(図示せず)を保持してもよい。この代わりに、最下ユニットの熱伝達層76は、回路基板自体の機構と直接接触できる程度の厚みのものであってもよい。さらなる変形例において、最下ユニットの熱伝達層が省略されていてもよい。
【0036】
完成したパッケージには多数の利点がある。上述したように、異なるユニットにあるチップのセレクトコンタクトは、異なるセレクト端子に接続されることにより、異なる垂直方向バスに接続される。これらのバスに関連付けられた回路基板のコンタクトパッドに選択信号をルート決定することによって、1つのみのユニットのチップにあるセレクトコンタクトに選択信号を適用することができる。相互接続されたはんだパッドによって形成された垂直方向バスは、非常に短く、低電気インピーダンスを備える。また、トレースは、比較的に低いインピーダンスの経路を与える。典型的なトレースは、約5ナノヘンリー以下のインダクタンスを有する。さらに、回路基板のコンタクトパッドと任意の所与のチップのコンタクトとの間の信号伝播遅延は、回路基板のコンタクトパッドとパッケージにある任意の他のチップのコンタクトとの間の信号伝播遅延とほぼ同じである。ユニットは、片側のみに伝導性の機構を有する「単一金属(single-metal)」回路パネルを用いて、経済的に作製することができる。パッケージ全体の高さは、個々のチップの厚みによって部分的に決定される高さを有する。一例にすぎないが、各々が約125ミクロンの厚みのチップを有する4つのユニットを組み込んだ1つのパッケージの全高は、約1.5mmである。
【0037】
パッケージの全厚が小さい理由は、積層体にある隣接するチップ間の間隔を決定するチップ以外の部品の厚みが部分的に小さいことによる。上述したように、このようなユニットのチップに位置合わせされた各ユニットの中央領域内に、ユニットは、接着層68とリードまたはトレース38と熱伝達層またははんだマスク層とを含み、任意選択的に誘電体層とリードを形成する金属との間のさらなる接着層のみを含むことが望ましい。隣接するユニットの対応する機構間の距離d、例えば、ユニット56Aにおける誘電体層20の第2の表面30と、ユニット56Bにおける誘電体層の対応する表面との間の距離dは、これらの層間に配置されたチップ58Bの厚みtと、各ユニットの中央部分を構成する前述した層の総計厚みとを合計したものに等しい。最も好ましくは、隣接するユニット間の距離dは、チップの厚みtと約250μm以下、より好ましくは約200μm以下の厚みを合計したものに等しい。最小の高さを備えるようにさまざまな層が選択される場合には、さらに小さな距離dを達成することができる。
【0038】
熱伝達層または組み合わせたはんだマスク層および熱伝達層が実質的に平坦であるため、チップの背面と良好に密接した接触が可能となる。これにより、全高を低くすることと、ユニット間の熱伝達を良好にすることとの両方が達成される。積層体の中央にあるユニットのチップに広がる熱は、積層体の上部または底部を介して、積層体の上部または底部から、環境への熱伝達、例えば、回路基板82または周囲大気に隣接するユニットへの熱伝達によって消失させることができる。良好な熱伝達を確保して最小の全高を与えるために、各ユニットの中央領域が、積層およびリフロー動作中に、次の隣接するユニットにあるチップと密接して接触するようにされる。また、はんだボールの表面張力効果によって与えられる自己整合作用を用いて、積層およびリフロープロセス中に、水平方向に互いにユニットが位置合わせされることを確保することも望まれる。はんだボールの高さが、リフロー接合前に約10〜15μmの公称間隔(nominal clearance)を備えるように選択された場合には、リフロー接合されると、はんだボールが互いにユニットを最初に位置合わせし、加えて、はんだがユニットを互いに隣接させるように崩壊することになる。この代わりにまたは加えて、確実に隣接するようにリフロー中にユニットを押圧してもよく、適切な取り付けまたはロボットシステム、例えば、ロボット視覚構成部品(robotic vision component)を装備したシステムを用いて、ユニットを互いに位置合わせしてもよい。
【0039】
上述した組み立て方法の一変形例において、ユニットは、マルチブランチトレースのブランチ50を破断することなく作製することができる。これらのユニットは、互いにおよび回路基板との組み立て前に交換可能な部品として取り扱いおよびストック(stock)が可能である。ブランチは、望ましくは、組み立て直前に、別々の動作により破断される。したがって、ブランチを選択的に切断するステップは、望ましくは、ユニットを積層するステップとして同じ生産工場または施設において実行される。別々のブランチ破断動作は、リードの接続セクションを接合するのに必要とされる同じ程度の精度を要求せず、したがって、より低い精度の設備によって実行することができる。さらに、組み立てまでの全供給チェーンを通して1つのみのタイプのユニットを取り扱ってストックすることができることによって、取り扱いおよび分配が単純化される。したがって、ブランチを破断する前に、同一のチップとトレースと端子とを有するユニットは、互いに交換可能であり、交換可能な半仕上げ品の集合体として大量に提供することができる。本願明細書において使用する場合、「同一」という用語は、任意の製造された物品に必ず生じる各ユニットのばらつきにかかわらず、チップとトレースと端子との公称の構成をさす。
【0040】
積層およびブランチ破断の動作は、望ましくは、パッケージングされた半導体チップと、モジュールと、他の構成部品とを回路基板に取り付けるようにされた生産工場において実行され、当業界において「基板充填(board stuffing)」と一般に呼ばれている動作である。表面実装技術を用いる基板充填工場は、構成部品を取り扱い、回路基板に配置するための設備と、はんだを溶融するか、または構成部品と回路基板のコンタクトとの間の接合材料を活性化させるために、構成部品が載せられた回路基板を一時的に加熱するためのリフロー設備とを一般に装備している。積層動作は、回路パネルに部品を取り付けるために使用される実質的に同じ技術および手順を用いて、実行することができる。ブランチを破断する最初の追加動作のみしか要求されない。
【0041】
さらなる別の変形例において、積層動作は、基板への積層体の組み立てと同時に実行することができる。すなわち、個々のユニットは、回路基板上に上下に積層され、基板上の適所に一時的に保持されて、例えば、一時的なクランプ取り付け、重力、ユニット間の接着、端子の融剤、またはこれらのいくつかの組み合わせによって保持することができる。このような組み立て状況において、最下ユニット56dに関連付けられたはんだボールまたは伝導性部品78は、回路基板のコンタクトパッドの上にあり、外側ユニットのはんだボールは、積層体にある次の下側のユニットの端子の上にある。積層後、全積層体および回路パネルは、最下はんだボールを回路基板のコンタクトパッドに融合し、他のユニットのはんだボールを隣接するユニットの端子に融合できるリフロー動作を受ける。このリフロー動作は、他の構成部品を基板に取り付けるために使用されるリフロー動作とともに実行されうる。
【0042】
図3に示す本発明のさらなる実施形態によるパッケージでは図1および図2の実施形態に類似しているが、異なる点は、ユニット156が各ユニットに組み込まれたチップ158がユニットの最下部の方へ配置されるのに対して、各ユニットの回路パネルまたはパッケージ部品120がそのユニットのチップの上方に配置されるように逆転していることである。また、各ユニットに関連付けられたはんだボール178は、パネルの第1またはチップと離れた側126上ではなく、パネルの第2またはチップに面した側130上に配置される。別の方法で述べると、この構成において、はんだボールは、チップと同じパネルの側に配置される。この構成によって、完成したアセンブリの全高さが低くなる。
【0043】
最上ユニットの熱伝達層176Aを接触させて、最上ユニット156Aに熱スプレッダ190が取り付けられる。金属または他の熱伝導性材料から熱スプレッダ190を形成することができ、熱を周囲へと逃がすためのリブやフィン(図示せず)等の機構を熱スプレッダ190に組み込むことができる。また、熱スプレッダは、スプレッダと回路基板との間の熱伝達を促進するために、回路基板182の方へパッケージのエッジに隣接して下向きに延びる壁を有してもよい。最上ユニット156Aの第1またはチップから離れた表面126上に設けられた熱伝達層176は、このようなユニットにあるパネル120の表面およびトレース156と密接に適合する。上述したように、この層は、最上ユニットのトレースとスプレッダとの間に電気的絶縁を維持するための誘電体層でありうる。この代わりにまたは加えて、最上ユニットのはんだマスク層174は、トレースに電気的絶縁を与えるために、トレースにわたってパネルの中央領域内に広がっていてもよい。他のユニットのパネルの中央領域にわたって、同様の熱伝導層176が与えられる。この場合にも、はんだマスク層または他の誘電体層は、熱伝導層が導電性のものであれば、トレースを絶縁するために使用することができる。図1および図2に関して上述したように、これらの熱伝導層は、積層体におけるさまざまなユニット間の密接な接触および熱伝達を促進する。これによって、積層体の内側ユニットからの熱放出が高められる。
【0044】
チップと同じテープ側上に、はんだボール178が設けられる場合には、はんだボールは、2001年8月22日に出願され、同時係属中の本願と同一の譲受人に譲渡された米国特許出願第60/314,042号(以下、「’042特許出願」とよぶ)と、同日の優先日を主張したPCT国際特許出願第PCT/US02/26805号とに開示されているような補強層(図示せず)によって、すべてまたは部分的に取り囲まれてよく、これらの内容全体を引用することにより本願明細書の一部をなすものとする。’042特許出願に開示されているように、流動可能な材料、例えば、チップとユニットのパネル間に注入された接着層168を形成するエポキシまたはカプセル封入材等のエポキシまたはカプセル封入材によって、補強層を形成することができる。補強層は、組み立て中に取り扱いやすいように、補強層がパネルを強化する場合には、パネルの周辺に向かって延びて、はんだボールを取り囲むことが望ましい。この層は、チップによって示される領域を越えて中央領域の外側に配置されるため、積層体の高さを増加させることはない。
【0045】
最下ユニット156Dにあるチップの背面162は、回路基板182の方に対面する。背面162は、回路基板に物理的に取り付けられて、チップの背面と基板との間に設けられた熱層192によって、回路基板とさらに密接な熱伝達状態になるよう配置されていてもよい。伝導性の充填剤を有するジェルもしくはグリースなどの熱伝導性材料から、または、最下ユニットのはんだボールがリフロー接合されて、端子を回路基板のコンタクトパッド180に取り付けるときにリフロー接合されるはんだから、このような熱伝達層を形成してもよい。
【0046】
図4および図5の実施形態は、図1および図2を参照して上述した実施形態に類似しているが、異なる点は、最下ユニットのパネルまたはチップキャリヤ320に、追加の「ダミー」端子323が設けられていることである。この場合にも、端子およびトレースのすべては、単一の金属層の部品として設けられている。ダミー端子323は、最下ユニット356Dにあるパネル320Dの中央領域にわたって延びるアレイに配置される。また、このパネルは、図1を参照して上述したセレクト端子および非セレクト端子に対応する周辺端子322を有する。はんだボール378が他の端子上に設けられるのと同様に、はんだボール379がダミー端子上に設けられる。これらのはんだボールは、パッケージが回路基板上に実装されるときに、最下ユニットと回路基板との間の熱導体として働く。図4に最良に示すように、ダミー端子323は、例えば、323Bに示すようなトレースから切断されていてもよい。この構成において、トレース338は、ダミー端子の周りにルーティングされる。この代わりにまたは加えて、参照番号323Cに示すように、ダミー端子をトレースに接続することができる。これによって、ダミー端子が占める領域を通るトレースのルーティングが可能になるため、パネル上のトレースのレイアウトが単純化される。
【0047】
図6および図7に示す実施形態において、最下ユニット456Dを除くすべてのユニット456のパネル420は、図1および図2を参照して上述したパネルと同一のものである。最下ユニットのパネル420Dは、パネルの第2またはチップに対面する側上の金属要素層(layer of metallic feature)430と、第1またはチップと離れた側上の別の金属要素層とを有する、いわゆる、「2金属(two metal)」パネルである。チップに対面する側430上の金属要素層は、積層体にある他のパネルの端子422およびトレース438に対応する、周辺端子425およびトレース439を含む。これらの端子およびトレースは、上述した端子およびトレースと本質的に同一の端子およびトレースを含む。パネルの第1またはチップと離れた側426上の金属要素層は、パネルの中央領域上に延びる直線グリッドに配置された基板接続端子423のアレイを含む。また、この金属層は、基板接続端子423からビア(via)425へと延びる追加のトレース433を含む。ビア425は、パネルを通って延びる孔と、これらの孔を通って延びるビアライナ(via liner)などの金属構造(metallic structure)とを含む。さらなるトレース433が、ビア内の金属要素によって、トレース439に接続される。回路基板にパッケージが実装されると、基板接続端子423は、回路基板のコンタクトパッドに接続されるので、トレース439および周辺端子425を回路基板に接続する。これによって、周辺端子425および他のパネルの対応する端子422から形成された垂直バスと回路基板のコンタクトパッドとが接続される。このアプローチの一変形例において、マルチブランチトレースの各ブランチ450に別のビア425を設けて、別の相互接続トレース433と基板接続端子423とにリンクしてもよい。
【0048】
図8および図9の実施形態は、ユニット556のすべてにおいて、図1および図2を参照して上述したパネルと同一のパネル520を用いる。しかしながら、端子522D、556Dは、回路パネルに直接接続されず、したがって、このユニットの端子には、下向きに突出するはんだボールが設けられない。さらなる回路パネルまたはトランスレータ501は、パネル520Dのチップから離れた表面または第1の表面の上にある。トランスレータは、図6および図7を参照して上述した基板接続端子423のパターンに類似したグリッドのようなパターンに配置された基板接続端子523を有する。また、トランスレータは、さまざまなユニットのパネル上にある端子522のパターンに対応したパターンにある周辺端子527と、接続端子523および周辺端子527を相互接続する接続端子533とを有する。トランスレータの周辺端子が周辺端子522Dと整列されるように、トランスレータは最下ユニットのパネルに並置される。したがって、さまざまなパネル520上の整列された周辺端子の各セットによって規定された各垂直方向バスが、トランスレータの1つの周辺端子527に接続されるので、回路基板上の1つのコンタクトパッドと電気的に接続される。この構成により、単一の金属部品のみを有する回路基板上に実装するための標準的またはグリッドのような端子パターンを有する構造を作製することができるようになる。次の下側のユニットのはんだボール578がリフロー接合されるときに、最下ユニットの端子522Dをトランスレータの周辺端子527にはんだ接合してもよい。一変形例において、トランスレータは、さまざまなユニット上のセレクト端子と関連付けられたバスに最終的に接続される周辺端子527A〜527Dに関連付けられた別の基板接続端子523への別の接続を含みうる。これにより、セレクト端子に接続された各バスが、回路基板上の固有のコンタクトパッドに接続されることになる。
【0049】
さらなる変形例において、トランスレータ自体は、1つ以上の半導体チップを含みうる。例えば、トランスレータは、2002年9月6日またはその前後に出願され、発明者としてKyong−Mo Bangが挙げられた「Components,Methods and Assemblies For Stacked Packages」という発明の名称の本願と同一の譲受人に譲渡された同時係属中の米国仮特許出願第60/408,644号(以下、「’644出願」とよぶ)のいくつかの好適な実施形態に記載されたタイプの「最下ユニット」であってもよく、この内容全体を引用することにより本願明細書の一部をなすものとする。’644出願にさらに記載されているように、このような最下ユニットは、最下ユニット半導体チップを含み、さらなるマイクロ電子デバイスを受け取るようにされた最上接続をさらに含む。回路基板充填工場においてこのような最下ユニットを回路基板に実装することができ、本願明細書に記載されるように積層アセンブリなどの追加のマイクロ電子デバイスを最下ユニットの最上接続に実装することができる。一例にすぎないが、最下ユニットチップはマイクロプロセッサまたは他のチップでありうるのに対して、最下ユニットに実装された積層アセンブリにあるチップは最下ユニットチップと使用中に協働するメモリチップでありうる。
【0050】
図10に示すパッケージは図3に示すパッケージに類似しているが、異なる点は、パネル620のトレース638がチップ658上のコンタクト664に接合するための一体形成された接続セクションを有さないことである。その代わりに、トレースは、ボンドウィンドウ632に隣接したボンディングパッド637で終端する。これらのボンディングパッドとチップのコンタクト664との間には、ワイヤボンド639が設けられる。また、図10のパッケージは、4つのユニットではなく2つのユニットしか含まない。前述した構造の任意のものに対して、より多くの数および奇数の数のユニットを使用することもできる。また、ワイヤ接合されたユニットは逆向きに用いられることができる、すなわち、図1および図2を参照して上述したように、各ユニットのチップはユニットのパネルの上方に配置される。そして、カプセル封入材601がワイヤボンドを被覆する。ユニットの残りの上にある熱伝導性の層678とエンドキャップを一体にすることができる。
【0051】
さらなる変形例(図11)において、マルチブランチトレース639は、チップコンタクト664へ接続するようにされた共通のセクション646を有する。したがって、共通セクションは、コンタクトへのワイヤボンド接続とともに使用するためのボンディングパッド637を有するか、または、コンタクトに直接接合することができる接続セクションを有してもよい。トレースのブランチ650は、最初に作製されるとき、共通セクション646からさまざまなセレクト端子622への破断されていない連続経路に延びていない。むしろ、各ブランチは、ギャップ651とともに最初に作製される。例えば、1つのブランチのギャップ651にわたって短いワイヤボンド653を適用することによって、これらのギャップを選択的に塞ぐことができる。追加のワイヤボンドがさらなる複雑性およびインピーダンスを導入して周囲のパネルの平面の上方にあってもよいので、この実施形態はあまり好ましくない。望ましくは、(図11の破線で示す)チップ658によって占められる領域の外側にある回路パネルの周辺領域にブランチのギャップが配置されることによって、ギャップにわたって延びるワイヤボンド653は、チップによって占められる領域の外側にあるようにする。したがって、1つのユニットにある突出ワイヤボンドとこのような突出ワイヤボンドにわたって任意に適用されうるカプセル封入材とが、このユニットにあるチップと並んで垂直方向にまたは次の隣接するユニットにチップに沿って突出してもよいため、積層アセンブリの全高を増加させることがない。
【0052】
本発明のさらなる実施形態によるユニット(図12)は、上述した部品に一般的に類似し、上側に配置され多数のリード738に接続された多数の端子722を有する回路パネルまたは誘電体部品720を含む。端子は、回路パネルの第1のエッジ724に隣接して延びる端子722A〜722Fを組み込む第1の外側の列723を含む。この端子の列は、内側の境界を規定する。端子722は、例えば、エッジ724からさらに離れて配置された端子722Gおよび722Hなどの追加の端子とともに、回路パネルの他の部品上の他の端子(図示せず)とを含みうる。第1の外側の列723は、回路パネルの第1のエッジ724から最も離れた端子のエッジにある内側の境界725と、中心線726と、エッジ724に最も近いエッジにある外側の境界731とを規定する。
【0053】
端子722Cおよび722Dは、チップセレクトコンタクト764へ接続するようにされた共通セクション746Cとともに、共通セクションに接続されたブランチ750Cおよび750Dを有するマルチブランチリード738Cに関連付けられたチップセレクト端子のセットを形成する。ブランチ750Cは、共通セクションをチップセレクト端子722Cに接続するのに対して、ブランチ750Dは、共通セクション746Cを別のチップセレクト端子722Dに接続する。図13に最良に示すように、ブランチ750Cおよび750Dは、回路パネル720の第1のエッジ724の付近まで延びる。望ましくは、ブランチは、約1mm以内、好ましくは第1のエッジ724の約0.5mm以内であり、最も望ましくは第1のエッジの約200ミクロン以内まで延びる。ブランチ750Cおよび750Dは、端子723の第1の外側の列の内側境界725から外向きに配置され、この列の外側境界731付近にあるこの列の中央線727から外向きに配置される。回路パネル720は、第1のエッジ724から内向きに延びるノッチの形をした切断開口754Cおよび754Dを有する。
【0054】
図14に最良に示すように、回路パネル720は、回路パネルの最下または内側表面を規定する構造的な誘電体層726と、リードおよび端子ひいてはブランチ750Cを含む単一の金属要素層と、はんだマスク層774とを含む。ベース誘電体層726およびはんだマスク層774は、ブランチ750Cが切断開口をまたがるように、切断開口またはノッチ754において切断される。ノッチ754Cおよび754Dは、エッジ724からブランチ750Cおよび750Dの方へわずかにそれらを越えて内向きに延びる。ブランチがエッジの付近に配置されるため、ノッチは、エッジから回路パネル内まで遠くに延びている必要はない。望ましくは、ノッチは、パネル内に、約1.5mm未満、より望ましくは約1.0mm未満になるよう延びる。ブランチ750Dおよび切断開口またはノッチ754Dに、同じ構造が設けられる。
【0055】
このようにして、ツールをノッチ内へと挿入し、例えば、(図12および図13の)パンチ702をノッチ内へと挿入することによって、ブランチ750は、選択的に破断することができる。回路パネルの平面に垂直な方向または平面に平行な方向にパンチを移動させてもよい。パンチに密接に適合するような形状の開口を有する整合ダイを回路パネルの下方に設けることができ、ダイと係合するようにノッチを通って下方にパンチを移動して、プロセスにおいてブランチリードを破断させてもよい。したがって、リード738Cの共通セクション746Cが、端子722Cおよび722Dのいずれかまたは両方に選択的に接続されるか、またはいずれにも接続されないように、ブランチ750Cまたは750Dを選択的に遮ることができる。さらなるマルチブランチリード738E(図12)は、チップセレクト端子722Eおよび722Fの同様の対と関連付けられ、ブランチの同様の構造およびブランチに関連付けられた同様のノッチを有する。また、図12に示すように、例えば、リード738A等のリードのいくつかが、2つ以上の端子722Aおよび722Hに関連付けられ、これらの端子に永久的に接続される。また、リード738Aは、回路パネル720上の著しく大きな領域を覆う広く平坦な構造である。さらに、端子のいくつかはリードに接続されない。例えば、端子の対称的なパターン、ひいては仕上げアセンブリにある垂直方向導体の対称的な構造を与えるように、このような接続されていない端子を設けてもよい。また、さまざまなユニットに加えて、アセンブリは、積層体の最上部、または、実際には、積層体内の任意の場所に配置された追加の電気的部品を含みうる。接続されていない端子によって形成される追加の垂直方向導体は、これらの部品まで延びる追加の導体として作用することができる。
【0056】
図15に部分的に示すユニットは、第1のエッジ824と、エッジ824に沿って、このようなエッジに平行に延びる外側端子823の第1の列とを有するとともに、第1の外側の列の内側に配置された端子の追加の列821とを有する回路パネル820を有する。マルチブランチリード838は、共通セクション846と、セレクト端子822A、822B、822C、および822Dにそれぞれ延びるブランチ850A、850B、850C、および850Dとを有する。ブランチ850は、中間セクション851によって共通セクション846に接続される。このような1つの中間セクションはブランチ850Aおよび850Bと共通セクション846に接続されるのに対し、他の中間セクションはブランチ850Cおよび850Dを共通セクションに接続される。この場合も、ブランチ850は、端子の第1の外側の列823の中央線827を越えて外向きにすべてまたは部分的に延びる。しかしながら、最初に製造されるとき、および、チップとともに半仕上げユニットにおいて接続されるときには、回路パネルは切断開口を有していない。その代わりに、(図15の破線で示す)ノッチ854を形成し、このようなノッチ形成中にブランチを破断することによって、ブランチ850が選択的に切断される。例えば、ブランチが切断される予定のノッチ854を形成するが他の位置にノッチを形成しないように、パンチによって選択的に回路パネルが切断されてもよい。例えば、図15に示すパターンにノッチ854が形成されれば、ブランチ850Bは切断されていない状態に維持され、したがって、セレクト端子822Bはリード838の共通部分846に接続された状態であるが、残りのセレクト端子は切断されることになる。上述したように、積層前に、そして最も望ましくは、例えば、回路基板スタッフィング工場において積層が実行される場所と同じ工場において、この動作が実行されることが望ましい。
【0057】
図16に示すように、大きなシートの部分として、多数のユニットを与えることができる。したがって、個々のユニットの回路パネルを形成する誘電体層の1つ以上は、シートまたはテープ802の全体を通って延びる連続的または半連続的な誘電体層の部分を形成する。シートまたはテープには、スプロケット孔804などの従来の位置合わせ機構を設けてもよい。明確に示すために、図16に、個々のユニット820を形成する回路パネルの境界を描いているが、この段階では、隣接するユニット間に物理的な境界画定がないことを認識されたい。ユニットをシート802に接続したまま、個々のユニットの回路パネルに半導体チップを組み立てることによって、上述したようにユニットが組み立てられる。この段階では、ユニットのすべては互いに実質的に同一である。これらの同一のユニットのアセンブリは、シートの形での取り扱いおよびストックが可能である。個々のユニットは、望ましくは、積層動作の直前に、シートから切り離される。切断動作中に、そのユニットのノッチの所望のパターンに対応するパターンで(図15の)ノッチ854が各ユニットに形成される。異なるユニットに形成されたノッチは、異なるパターンで形成される。例えば、各ユニットを隣接するユニットから切断するように矩形状のブレード部分808を有し、個々のノッチを切断し、個々のブランチ850(図15)を切り離すようにされた歯810をダイ806は有する。歯810は、図15に示すパターンにブランチを切り離すようにされる。したがって、ブランチ850Aを切り離すように歯810Aが設けられ、ブランチ850Cおよび850Dを切り離すように、同様の歯810Cおよび810Dが設けられる。しかしながら、ブランチ805Bに対応する場所812には、歯が設けられないため、このブランチは切り離されない。テープから他のユニットを切断するために使用されるダイは、異なる歯パターンを有する。テープからユニットを切り離すと同時に、使用されるブランチを切り離すために、他の構成を使用することができる。個々のユニットをテープから切断するために、さらに、ブランチを切り離すために、例えば、水噴射、レーザ、または他の切断デバイスを使用してもよい。上述した他の実施形態にも、同様の構成を使用することができる。例えば、ブランチに関連付けられた予め形成された切断開口を有する構造において、ユニットをシートから切り離すために使用されるツールは、このような切断開口内に通り、ブランチを切り離すようにされた突出を有してよい。さらなる代替において、さまざまなユニットが、望ましくは、個々のユニットをシートから切り離す直前に、さまざまなユニットをシートに接続されたまま実行することができる。任意選択的に、細長いテープの形でシートが与えられてもよい。
【0058】
さらなる別の変形例において、回路パネル920は、このようなエッジから外向きに延びる突出部925を有するエッジ924を有する。マルチブランチリード938は、突出部に外向きに延びるブランチ950を有する。個々のブランチは、1つ以上の突出部を切り離すことによって、例えば、ブランチ950aを切断するように突出部925Aを切り離すことによって切断することができる。この動作は、突出部が取り付けられた状態にあるレセスを有するダイまたはブレードを用いて実行することができる。完成した積層アセンブリにおいて、残りの突出部925は、図19の参照番号925’に示すように、回路パネルの平面から屈曲することができるため、突出部は、アセンブリの水平方向の広がりを実質的に増すことがない。
【0059】
上述した特徴の多数の変形例および組み合わせは、本発明から逸脱することなく利用することができる。例えば、さまざまな回路パネルは、グラウンドまたはパワープレーンなどの追加の機構または追加のトレース層を含みうる。各パネルのトレースおよび他の伝導性機構は、チップから離れた第1の側ではなく、パネルの第2またはチップに面した側上に配置することができる。例えば、図20に示すように、誘電体層1020は、誘電体層1020の第2またはチップに面した側1030上にトレース1038を有する。はんだマスク層1076に加えて、第2の側1030上のトレースにわたって追加のはんだマスク層1002を設けてもよく、これは、ユニットの熱伝達または熱層としても作用する。この場合には、開口内1034内のカプセル封入材は、誘電体層の第1の表面1026と同一平面上か、またはこのような表面に対してくぼみが作られた表面1035を有するため、第1の表面は実質的に平坦である。一変形例において、第1の表面上のはんだマスク層1076を、カプセル封入材を導入した後に除去してもよい。この場合には、誘電体層1020は、ユニットの熱または熱伝達層として作用し、積層体における次の下側のチップと隣接する。さらなる変形例において、誘電体層の第2またはチップに面する側上にあるはんだマスク層1002を、省略して、接着層1068と一体にしてもよい。また、各ユニットは2つ以上のチップを含みうる。さまざまなユニットに含まれたチップは、メモリチップや、例えば、DRAM、フラッシュ、ROM、PROM、またはEEPROMチップでありうる。また、本発明は、例えば、プロセッサまたは特定用途向けの集積回路(ASIC)等のほかのチップをパッケージングする際に用いることもできる。また、「セレクト」端子は、メモリアレイに一般に使用される「チップセレクト」などの信号を伝達する必要はなく、すなわち、積層体内の1以上の特定のチップにルート決定されることが望ましい任意の信号を伝達することができる。熱拡張による応力を緩和するために、各ユニットのユニット端子がそのユニットのチップに対して動かせるよう接着層とリードとパネルとを配設させてもよい。また、熱伝達層によって、隣接するユニットが相対的に移動可能であってもよい。さらに、積層アセンブリは、実質的に上述したようなユニットに加えて、1つ以上の非同一ユニットを含みうる。例えば、積層体の異なるユニットは、異なるチップを含みうる。さらなる別の変形例において、各ユニットはある方向に配置されたチップを有する構造において上述した機構が使用可能であり、チップの背面はこのようなユニットの誘電体層に隣接し、コンタクト担持前面は誘電体層から離れて対面する。このような実施形態において、コンタクトは、ワイヤボンドまたは他の導体によってトレースに接続することができる。このような実施形態において、各チップの前面または前面の上にあるカプセル封入材の層が、次の隣接するユニットの誘電体層に隣接していてもよい。
【0060】
上述した実施形態において、さまざまなユニットを互いに接続し、垂直方向の導体を形成する伝導性部品は、従来のはんだボールである。この代わりに、他の伝導性部品を用いてもよい。例えば、いわゆる「ソリッドコアはんだボール(solid core solder ball)」を使用することができる。ソリッドコアはんだボールは、融点が比較的に高い材料から形成されたコアと、融点温度がコアの融点温度よりも低いはんだとを含む。さらなる他の伝導性部品を、伝導性ポリマー組成の集合体から形成することができる。
【0061】
上述した特徴の上記および他の変形例および組み合わせを利用できるため、好適な実施形態の上述した記載は、本発明を限定するものではなく、例示するものとして解されるべきものである。
【図面の簡単な説明】
【0062】
【図1】本発明の1つの実施形態において使用される回路パネルの平面図である。
【図2】図1の回路パネルを用いた積層パッケージの立面図である。
【図3】回路基板と組み合わせた本発明のさらなる実施形態による積層パッケージの断面図である。
【図4】図1に類似しているが、本発明のさらなる実施形態による回路パネルを示す図である。
【図5】図2に類似しているが、図4の回路パネルを用いた積層パッケージを示す図である。
【図6】本発明のさらなる別の実施形態において使用される回路パネルの平面図である。
【図7】図6の回路パネルを用いて作製された積層パッケージの断面図である。
【図8】本発明のさらなる実施形態において使用されるトランスレーションパネルの平面図である。
【図9】図8のトランスレーションパネルを用いたパッケージの断面図である。
【図10】本発明のさらなる実施形態による積層パッケージの断面図である。
【図11】本発明の別の実施形態によるパッケージ部品の一部分の部分図である。
【図12】本発明のさらなる実施形態によるパッケージの部分平面図である。
【図13】図12に示すユニットを拡大した部分平面図である。
【図14】図13の線14−14に沿って切り取った部分断面立面図である。
【図15】本発明のさらなる別の実施形態による回路パネルの部分平面図である。
【図16】図15の回路パネルを用いて形成された複数のユニットを含む仕掛りあるいは製造過程中の集合体の部分斜視図である。
【図17】図15および図16の回路パネルおよびユニットとともに使用可能な切断ツールの立面図である。
【図18】本発明のさらなる別の実施形態による回路パネルの部分平面図である。
【図19】図18の回路パネルから形成されたアセンブリの部分立面図である。
【図20】本発明のさらなる別の実施形態によるユニットの部分断面図である。

Claims (44)

  1. (a)複数のユニットと、
    各ユニットは、(i)少なくとも1つのチップセレクトコンタクトおよび複数の他のコンタクトを有する半導体チップと、(ii)複数のチップセレクト端子と、複数の他の端子と、前記チップのコンタクトと前記端子との間に電気的に接続されて、回路パネル上または回路パネル中に延びるトレースとを有する回路パネルと
    を含み、
    ここで、各チップセレクトコンタクトに電気的に接続された前記トレースが、前記セレクトコンタクトに接続された共通セクションと前記チップセレクト端子の異なる端子に接続された複数のブランチとを含むマルチブランチトレースであり、前記各マルチブランチトレースの、全ブランチよりも少ない少なくとも1つのブランチに切断部があることによって、前記チップセレクト端子のすべてよりも少ない端子に前記セレクトコンタクトが接続され、
    ここで、前記ユニットが、重ね合わされたユニットの積層体になるよう互いに上下に配置されており、
    (b)複数の垂直方向バスを形成するように、前記積層体において前記ユニットの端子を相互接続する垂直方向導体と
    を含み、
    異なるユニットの前記チップセレクト端子が、前記垂直方向バスに接続され、前記マルチブランチトレースにある前記切断部が、異なるユニットの前記チップセレクトコンタクトが前記垂直方向バスの異なるバスに電気的に接続されるように配設される半導体チップアセンブリ。
  2. 前記各ユニットにおいて、前記各マルチブランチトレースの1つを除くすべてのブランチに切断部があることによって、各チップセレクトコンタクトが、前記ユニットの1つのみの前記チップセレクト端子に接続されるものである請求項1に記載の半導体アセンブリ。
  3. 異なるユニットの前記チップとトレースと端子とは互いに同一のものであるが、前記ユニットの異なるユニットが、異なるユニットの前記チップセレクトコンタクトが前記ユニットの前記回路パネル上の異なる端子に接続されるように切断された異なるブランチを有する点において異なっている請求項1に記載の半導体アセンブリ。
  4. 異なるユニットの対応する端子が上下に配置される請求項3に記載の半導体アセンブリ。
  5. 前記積層体にある前記同一のユニットが最下ユニットを含み、該最下ユニットの前記端子が外部基板への相互接続用に露出される請求項3に記載の半導体アセンブリ。
  6. 前記積層体にある前記同一ユニットが最下ユニットを含み、前記アセンブリが前記最下ユニットの下にあるトランスレータをさらに含み、前記トランスレータが前記垂直バスに接続されたコンタクトパッドと該コンタクトパッドに接続された端子とを有し、前記トランスレータの前記端子が外部基板への接続用に露出される請求項3に記載の半導体アセンブリ。
  7. 前記積層体にある前記同一ユニットが最下ユニットを含み、前記アセンブリが前記最下ユニットの下にある追加のユニットをさらに含み、前記追加ユニットが半導体チップと外部基板への接続用に露出された端子を有する回路パネルとを含み、前記追加ユニットの前記端子が前記積層体にある前記同一ユニットの前記端子とは異なるパターンに配置され、前記追加ユニットの前記端子の少なくともいくつかが前記垂直方向バスに電気的に接続され、前記追加ユニットの前記端子の少なくともいくつかが前記追加ユニットの前記チップに電気的に接続される請求項2に記載の半導体アセンブリ。
  8. 前記各ユニットの前記回路パネルが、前記トレースと前記端子とを構成する電気的に伝導性の材料の層を1つだけ含む請求項1に記載の半導体アセンブリ。
  9. 前記各ユニットの前記回路パネルが、厚みが約100μm未満の誘電体層を含む請求項8に記載の半導体アセンブリ。
  10. 前記1つのユニットの前記チップが前記ユニットの誘電体層と前記ユニットの隣接するユニットの誘電体層との間に配置され、前記誘電体層の対応する表面間の垂直方向の距離が前記ユニットにある前記半導体チップの厚みよりも大きい250μm以下である請求項9に記載の半導体アセンブリ。
  11. 前記ユニットの隣接するユニットにある対応する機構間の垂直方向の間隔距離が、各チップの厚みよりも大きい250μm以下である請求項10に記載の半導体アセンブリ。
  12. 前記各ユニットの前記回路パネルが少なくとも1つの切断孔がある誘電体層を含み、前記切断部が前記切断孔に形成されるものである請求項1に記載の半導体アセンブリ。
  13. 前記各ユニットの前記回路パネルが、エッジと、前記エッジの1つ以上から内向きに延びる1つ以上のノッチとを有し、前記切断部が前記ノッチに形成されるものである請求項1に記載の半導体アセンブリ。
  14. 前記各ユニットの前記端子が、前記回路パネルの第1のエッジに隣接して配置された端子の第1の外側の列を含み、前記端子の第1の外側の列が、前記第1のエッジから離れた第1の内側境界を画定し、前記ブランチの少なくともいくつかが、前記第1の内側境界を越えて外向きに延びた外側部分を有し、前記ノッチの少なくとも1つが、少なくとも1つの前記外側部分に少なくとも1つの切断部を画定するものである請求項13に記載の半導体アセンブリ。
  15. 前記各ユニットの前記端子が、前記ユニットの前記回路パネルの第1のエッジに隣接して配置された端子の第1の外側の列を含み、前記第1のエッジが、前記第1のエッジの残りから外向きに延びる少なくとも1つの突出部を有し、前記ブランチの少なくとも1つが、前記突出部へと延びる請求項13に記載の半導体アセンブリ。
  16. 前記各ユニットの前記回路パネルが実質的に平坦であり、前記各回路パネルの前記突出部が前記回路パネルの平面から垂直方向に突出するものである請求項15に記載の半導体チップアセンブリ。
  17. 半導体チップアセンブリの製造方法であって、
    (a)少なくとも1つのチップセレクトコンタクトおよび複数の他のコンタクトを有する少なくとも1つの半導体チップと、複数のチップセレクト端子、複数の他の端子、および前記端子に接続された回路パネル上または回路パネル内に延びるトレースを有する回路パネルとを各々が含む複数のユニットを積層するステップであって、前記各パネルの少なくとも1つのトレースが、複数のチップセレクト端子に関連付けられたマルチブランチトレースであり、該マルチブランチトレースの各々が、共通セクションと、前記チップセレクト端子の異なる端子に接続された複数のブランチとを含み、各ユニットにある前記少なくとも1つのチップの前記コンタクトを前記ユニットにある前記回路パネルのトレースに接続することによって、前記マルチブランチトレースの共通セクションに各チップセレクトコンタクトを接続するステップと、
    (b)各マルチブランチトレースの前記共通セクションが、前記マルチブランチトレースに関連付けられた前記チップセレクト端子のすべてより少ない端子に接続されるように、前記マルチブランチトレースの前記ブランチを選択的に切断するステップと、
    (c)垂直方向バスを形成するように、異なるユニットの端子を互いに相互接続するステップとを含み、異なるユニットにあるチップの前記チップセレクト端子が前記垂直方向バスの異なるバスに接続されるように、前記選択的に切断するステップおよび前記相互接続するステップが実行されるものである半導体チップアセンブリの製造方法。
  18. 前記回路パネルが、前記選択的に切断するステップの前に互いに同一のものである請求項17に記載の方法。
  19. 前記積層ステップが、異なるユニットにある回路パネルの対応する端子を互いに位置合わせすることを含む請求項18に記載の方法。
  20. 前記選択的に切断するステップが、前記各マルチブランチトレースの前記共通セクションが前記トレースを担持する前記回路パネルの1つのセレクト端子だけに接続されるように実行されるものである請求項17に記載の方法。
  21. 前記ユニットを形成するステップをさらに含み、前記ユニットを形成する前記ステップが、ツールを用いて前記トレースに前記チップを接続することを含み、前記選択的に切断するステップが、前記ツールを前記マルチブランチトレースの前記ブランチと係合することによって実行されるものである請求項17に記載の方法。
  22. チップを回路パネルに接続することによって、前記ユニットを形成するステップをさらに含み、前記選択的に切断するステップが、前記ユニットを形成する前記ステップの後に実行されるものである請求項17に記載の方法。
  23. 前記選択的に切断するステップが、前記積層ステップと同じ施設において実行される請求項17に記載の方法。
  24. 前記選択的に切断するステップの前に、前記ユニットが、同一のチップと、同一の端子と、前記チップのコンタクトと端子との間の同一の接続とを含む請求項17に記載の方法。
  25. 前記選択的に切断するステップの前に、相互に交換可能な部品として、前記ユニットを取り扱いストックするステップをさらに含む請求項24に記載の方法。
  26. 複数のユニットの前記回路パネルが連続的または半連続的なシートの部分であるように前記ユニットを与えるステップと、前記シートから前記回路パネルを切り離すステップとをさらに含み、前記選択的に切断するステップが前記切り離しステップと同時に実行されるものである請求項17に記載の方法。
  27. 前記選択的に切断するステップの前に、前記回路パネルが前記回路パネルを通って延びる切断開口を有し、前記マルチブランチトレースの前記ブランチが前記切断開口にわたって延び、前記選択的に切断するステップが前記切断開口においてマルチブランチトレースのブランチを破断することを含む請求項17に記載の方法。
  28. 前記選択的に切断するステップが、前記マルチブランチトレースの領域を除去すると同時に、前記切り離し領域の下にある前記回路パネルの部分を除去することによって、マルチブランチトレースのブランチを切り離すことを含む請求項17に記載の方法。
  29. 前記除去ステップが、エッジにおいて前記回路のパネルの部分を除去することを含む請求項28に記載の方法。
  30. (a)複数のユニットを含み、各ユニットが、
    (i)前面上にコンタクトを有する半導体チップと、
    (ii)中央領域および周辺領域を有する回路パネルとを含み、前記パネルが、第1および第2の表面を有する誘電体層と、前記中央領域にある前記第1および第2の表面間に延びる少なくとも1つのボンドウィンドウと、前記周辺領域にある前記第1および第2の表面間に延びる複数の端子孔とを含み、前記各パネルが、該端子孔に位置合わせあされた複数の端子パッドと前記パネルに沿って水平方向に延びる複数のトレースとを規定する単一の金属化層を含み、前記チップが、前記中央領域にある前記パネルの表面の方へ前記チップの前記前面を対面させて配置され、前記チップの前記コンタクトが、前記少なくとも1つのボンドウィンドウにおいて前記パネルの前記トレースに接続され、
    前記ユニットが、1つのユニットにおけるチップの背面が次の隣接するユニットにある誘電体層の表面に対面するように、積層体に互いに重なり合わされ、前記ユニットが前記トレースによって占められた前記中央領域の少なくとも部分に互いに担持され、前記ユニットの前記端子が互いに整列され、
    (b)前記ユニットの端子と、前記パネルの前記端子孔を通って隣接するユニットの接続端子との間に配置された複数の伝導性集合体を含むものである半導体チップアセンブリ。
  31. 各ユニットにある前記トレースが、前記ユニットにある前記誘電体層の前記第1の表面に沿って延び、各ユニットにある前記チップの前記前面が、前記ユニットにある前記誘電体層の前記第2の表面に対面するものである請求項30に記載の半導体チップアセンブリ。
  32. 前記ユニットの少なくともいくつかが、前記ユニットの前記トレースの上にある熱伝達層を含み、前記ユニットが、前記熱伝達層を通して互いに担持されるものである請求項31に記載の半導体チップアセンブリ。
  33. 前記熱伝達層の少なくともいくつかが、前記ボンドウィンドウにわたって延び、前記ボンドウィンドウにわたって前記領域において実質的に平坦である請求項32に記載の半導体チップアセンブリ。
  34. 前記ボンドウィンドウを少なくとも部分的に充填するカプセル封入材をさらに含む請求項33に記載の半導体チップアセンブリ。
  35. 前記回路パネルの各々が前記トレースと一体形成された複数のリードを含み、前記リードが前記回路パネルの前記少なくとも1つのボンドウィンドウ内へと延びる請求項30に記載の半導体チップアセンブリ。
  36. (a)複数のユニットと、
    ここで、各ユニットは、
    (i)前面上にコンタクトを有する半導体チップと、
    (ii)中央領域および周辺領域を有する回路パネルと、ここで、前記パネルは、第1および第2の表面を有する誘電体層と、前記中央領域にある前記第1および第2の表面間に延びる少なくとも1つのボンドウィンドウと、前記周辺領域にある前記第1および第2の表面間で露出された複数の端子パッドと、前記パネルに沿って水平方向に延びる複数のトレースとを含み、前記チップは、前記中央領域にある前記誘電体層の前記第2の表面の方へ前記チップの前記前面を対面させて配置され、前記チップの前記コンタクトは、前記少なくとも1つのボンドウィンドウにおいて前記パネルの前記トレースに接続されており、
    (iii)前記少なくとも1つのボンドウィンドウにあるカプセル封入材と、ここで、該カプセル封入材が、前記誘電体層の前記第1の表面と実質的に同一平面上にある表面を規定しており、
    を含み、
    前記ユニットは、1つのユニットにおけるチップの背面が次の隣接するユニットにある誘電体層の表面に対面するように、積層体に互いに重なり合わされ、前記ユニットは、前記トレースによって占められた前記中央領域の少なくとも部分に互いに担持され、前記ユニットの前記端子は、互いに整列されており、
    (b)前記ユニットの端子と、互いに隣接するユニットの接続端子との間に配置された複数の導電性集合体と
    を含んでなる半導体チップアセンブリ。
  37. 前記各誘電体層の厚みが、約100μm未満である請求項36に記載の半導体チップアセンブリ。
  38. 前記1つのユニットの前記チップが、前記ユニットの誘電体層と前記ユニットの隣接するユニットの誘電体層との間に配置され、前記誘電体層の対応する表面間の垂直方向の距離が、前記ユニットにおける前記半導体チップの厚みより大きい250μm以下である請求項36に記載の半導体チップアセンブリ。
  39. 前記ユニットの隣接するユニットにある対応する機構間の垂直方向の間隔距離が、各チップの厚みより大きい250μm以下である請求項36に記載の半導体チップアセンブリ。
  40. 前記各ユニットが、前記少なくとも1つのボンドウィンドウおよび前記ユニットの前記カプセル封入材の上にある実質的に平坦な熱伝達層をさらに含む請求項36に記載の半導体チップアセンブリ。
  41. 交換可能な半仕上げユニットの製造過程集合体であって、前記各ユニットが、少なくとも1つのチップセレクトコンタクトおよび複数の他のコンタクトを有する少なくとも1つの半導体チップと、複数のチップセレクト端子、複数の他の端子、および前記端子に接続された回路パネル上または回路パネル内に延びるトレースを有する回路パネルとを含み、前記各パネルの少なくとも1つのトレースが、共通セクションと前記チップセレクト端子の異なる端子に接続された複数のブランチとを有するマルチブランチトレースであり、各ユニットにある前記少なくとも1つのチップの前記コンタクトが、前記ユニットにある前記回路パネルのトレースに接続されることによって、各チップセレクトコンタクトが、マルチブランチトレースの前記共通セクションに接続され、前記ユニットが、同一のチップ、同一の端子、および前記チップのコンタクトと端子との間の同一の接続を含み、前記個々のユニットが、前記ユニットの対応する端子を互いに接続させて、上下に積層するようにされた製造過程集合体。
  42. 複数の前記ユニットの前記回路パネルが、共通のシートの部分である請求項41に記載のユニットの製造過程集合体。
  43. 前記シートが、前記トレースおよび前記端子を画定する金属性の層を1つだけ含む請求項41に記載のユニットの製造過程集合体。
  44. 前記各回路パネルが、厚みが100μm未満の誘電体層を含む請求項43に記載のユニットの製造過程集合体。
JP2003535240A 2001-10-09 2002-10-09 積層パッケージ Withdrawn JP2005506690A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US32803801P 2001-10-09 2001-10-09
PCT/US2002/032251 WO2003032370A2 (en) 2001-10-09 2002-10-09 Stacked packages

Publications (2)

Publication Number Publication Date
JP2005506690A true JP2005506690A (ja) 2005-03-03
JP2005506690A5 JP2005506690A5 (ja) 2006-01-05

Family

ID=23279231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003535240A Withdrawn JP2005506690A (ja) 2001-10-09 2002-10-09 積層パッケージ

Country Status (5)

Country Link
US (2) US6897565B2 (ja)
JP (1) JP2005506690A (ja)
AU (1) AU2002337834A1 (ja)
DE (1) DE10297316T5 (ja)
WO (1) WO2003032370A2 (ja)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356958B1 (en) 1999-02-08 2002-03-12 Mou-Shiung Lin Integrated circuit module has common function known good integrated circuit die with multiple selectable functions
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20040245617A1 (en) * 2003-05-06 2004-12-09 Tessera, Inc. Dense multichip module
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7183643B2 (en) * 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
US6998703B2 (en) * 2003-12-04 2006-02-14 Palo Alto Research Center Inc. Thin package for stacking integrated circuits
WO2005065207A2 (en) * 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US7126829B1 (en) 2004-02-09 2006-10-24 Pericom Semiconductor Corp. Adapter board for stacking Ball-Grid-Array (BGA) chips
DE102004009056B4 (de) * 2004-02-23 2010-04-22 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
JP3972209B2 (ja) * 2004-05-26 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US20050280134A1 (en) * 2004-06-18 2005-12-22 Tessera, Inc. Multi-frequency noise suppression capacitor set
TWI245397B (en) * 2004-06-29 2005-12-11 Advanced Semiconductor Eng Leadframe with a chip pad for double side stacking and method for manufacturing the same
US7616452B2 (en) * 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
WO2006052616A1 (en) 2004-11-03 2006-05-18 Tessera, Inc. Stacked packaging improvements
US7183638B2 (en) * 2004-12-30 2007-02-27 Intel Corporation Embedded heat spreader
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7446396B2 (en) * 2005-02-10 2008-11-04 Stats Chippac Ltd. Stacked integrated circuit leadframe package system
WO2006118720A2 (en) * 2005-03-31 2006-11-09 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate and having exposed substrate surfaces on upper and lower sides
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US20060286717A1 (en) * 2005-05-06 2006-12-21 Tessera, Inc. Stacked microelectronic assemblies having basal compliant layers
US7429785B2 (en) 2005-10-19 2008-09-30 Littelfuse, Inc. Stacked integrated circuit chip assembly
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20070176297A1 (en) * 2006-01-31 2007-08-02 Tessera, Inc. Reworkable stacked chip assembly
DE102006033702B3 (de) 2006-07-20 2007-12-20 Infineon Technologies Ag Herstellungsverfahren für eine elektronische Schaltung in einer Package-on-Package-Konfiguration und elektronisches Bauelement in einer solchen Konfiguration
US7732912B2 (en) * 2006-08-11 2010-06-08 Tessera, Inc. Semiconductor chip packages and assemblies with chip carrier units
US7648856B2 (en) * 2006-08-28 2010-01-19 Micron Technology, Inc. Methods for attaching microfeature dies to external devices
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US7683468B2 (en) * 2006-12-21 2010-03-23 Tessera, Inc. Enabling uniformity of stacking process through bumpers
US7820483B2 (en) * 2007-02-02 2010-10-26 International Business Machines Corporation Injection molded soldering process and arrangement for three-dimensional structures
KR100895818B1 (ko) * 2007-09-10 2009-05-08 주식회사 하이닉스반도체 반도체 패키지
WO2009045371A2 (en) 2007-09-28 2009-04-09 Tessera, Inc. Flip chip interconnection with double post
JP2009147058A (ja) * 2007-12-13 2009-07-02 Panasonic Corp インピーダンス整合フィルタ、および、実装基板
US20090151992A1 (en) * 2007-12-18 2009-06-18 Broadcom Corporation Formation and integration of passive structures using silicon and package substrate
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8390083B2 (en) * 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
EP2764544A1 (en) 2011-10-03 2014-08-13 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
WO2013052080A1 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9368477B2 (en) * 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9651513B2 (en) 2012-10-14 2017-05-16 Synaptics Incorporated Fingerprint sensor and button combinations and methods of making same
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
CN104576883B (zh) 2013-10-29 2018-11-16 普因特工程有限公司 芯片安装用阵列基板及其制造方法
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614832A (en) 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
US3390308A (en) 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly
US3683105A (en) 1970-10-13 1972-08-08 Westinghouse Electric Corp Microcircuit modular package
US3832769A (en) 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
GB1356632A (en) 1971-07-09 1974-06-12 Plessey Co Ltd Multiplayer printed-circuit boards
US3868724A (en) 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
JPS5275981A (en) 1975-12-22 1977-06-25 Hitachi Ltd Multichip device
US4216577A (en) 1975-12-31 1980-08-12 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme) Portable standardized card adapted to provide access to a system for processing electrical signals and a method of manufacturing such a card
FR2404990A1 (fr) 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
JPS5661151A (en) 1979-10-23 1981-05-26 Mitsubishi Electric Corp Package semiconductor integrated circuit
DE3019207A1 (de) 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
JPS5731166A (en) 1980-07-31 1982-02-19 Fujitsu Ltd Semiconductor device
US4371912A (en) 1980-10-01 1983-02-01 Motorola, Inc. Method of mounting interrelated components
US4489364A (en) 1981-12-31 1984-12-18 International Business Machines Corporation Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
JPS58178529A (ja) 1982-04-13 1983-10-19 Mitsubishi Electric Corp 混成集積回路装置
US4754316A (en) 1982-06-03 1988-06-28 Texas Instruments Incorporated Solid state interconnection system for three dimensional integrated circuit structures
WO1984000851A1 (en) 1982-08-10 1984-03-01 Brown David F Electrical circuit units
US4761681A (en) 1982-09-08 1988-08-02 Texas Instruments Incorporated Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration
US4551746A (en) 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
DE3248385A1 (de) 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
US4540226A (en) 1983-01-03 1985-09-10 Texas Instruments Incorporated Intelligent electronic connection socket
US4558397A (en) 1983-12-19 1985-12-10 Amp Incorporated Interposer connector for surface mounting a ceramic chip carrier to a printed circuit board
JPS60194548A (ja) 1984-03-16 1985-10-03 Nec Corp チツプキヤリヤ
US4627151A (en) 1984-03-22 1986-12-09 Thomson Components-Mostek Corporation Automatic assembly of integrated circuits
US4685998A (en) * 1984-03-22 1987-08-11 Thomson Components - Mostek Corp. Process of forming integrated circuits with contact pads in a standard array
JPS6129140A (ja) 1984-07-20 1986-02-10 Hitachi Ltd 半導体装置
US4772936A (en) 1984-09-24 1988-09-20 United Technologies Corporation Pretestable double-sided tab design
JPS61101067A (ja) 1984-10-24 1986-05-19 Nec Corp メモリモジユ−ル
US4812421A (en) 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
JPS61120454A (ja) 1984-11-16 1986-06-07 Sony Corp デ−タ記憶用集積回路のパツケ−ジ
JPS61137335A (ja) 1984-12-10 1986-06-25 Toshiba Corp 半導体装置
JPS61255046A (ja) 1985-05-08 1986-11-12 Seiko Epson Corp 複合半導体記憶装置
US4628406A (en) 1985-05-20 1986-12-09 Tektronix, Inc. Method of packaging integrated circuit chips, and integrated circuit package
US4783722A (en) 1985-07-16 1988-11-08 Nippon Telegraph And Telephone Corporation Interboard connection terminal and method of manufacturing the same
EP0218796B1 (en) 1985-08-16 1990-10-31 Dai-Ichi Seiko Co. Ltd. Semiconductor device comprising a plug-in-type package
CA1226966A (en) 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US4701999A (en) 1985-12-17 1987-10-27 Pnc, Inc. Method of making sealed housings containing delicate structures
JPS62217645A (ja) 1986-03-19 1987-09-25 Fujitsu Ltd 半導体装置の製造方法
US4681654A (en) 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier
US4734825A (en) 1986-09-05 1988-03-29 Motorola Inc. Integrated circuit stackable package
KR900007231B1 (ko) 1986-09-16 1990-10-05 가부시키가이샤 도시바 반도체집적회로장치
US4937203A (en) 1986-09-26 1990-06-26 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4918811A (en) 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
DE3639630A1 (de) 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
JP2533511B2 (ja) 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US4855868A (en) 1987-01-20 1989-08-08 Harding Ade Yemi S K Preformed packaging arrangement for energy dissipating devices
US4855867A (en) 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
US4868712A (en) 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US4967261A (en) 1987-07-30 1990-10-30 Mitsubishi Denki Kabushiki Kaisha Tape carrier for assembling an IC chip on a substrate
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US4837184A (en) 1988-01-04 1989-06-06 Motorola Inc. Process of making an electronic device package with peripheral carrier structure of low-cost plastic
US4841355A (en) 1988-02-10 1989-06-20 Amdahl Corporation Three-dimensional microelectronic package for semiconductor chips
US4956694A (en) 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US4994902A (en) 1988-11-30 1991-02-19 Hitachi, Ltd. Semiconductor devices and electronic system incorporating them
US4996583A (en) 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
US5304252A (en) 1989-04-06 1994-04-19 Oliver Sales Company Method of removing a permanent photoimagable film from a printed circuit board
DE3911711A1 (de) 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
GB8911607D0 (en) 1989-05-19 1989-07-05 Emi Plc Thorn A method of encapsulation for electronic devices and devices so encapsulated
US5412247A (en) 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
US5045921A (en) 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
EP0454447A3 (en) 1990-04-26 1993-12-08 Hitachi Ltd Semiconductor device assembly
US5127570A (en) 1990-06-28 1992-07-07 Cray Research, Inc. Flexible automated bonding method and apparatus
AU8519891A (en) 1990-08-01 1992-03-02 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5029325A (en) 1990-08-31 1991-07-02 Motorola, Inc. TAB tape translator for use with semiconductor devices
US5258330A (en) 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
JP2876773B2 (ja) 1990-10-22 1999-03-31 セイコーエプソン株式会社 プログラム命令語長可変型計算装置及びデータ処理装置
US5117282A (en) 1990-10-29 1992-05-26 Harris Corporation Stacked configuration for integrated circuit devices
US5172303A (en) 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
US5379191A (en) 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
US5289346A (en) 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5311401A (en) 1991-07-09 1994-05-10 Hughes Aircraft Company Stacked chip assembly and manufacturing method therefor
US5128831A (en) 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
US5350947A (en) 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5397916A (en) 1991-12-10 1995-03-14 Normington; Peter J. C. Semiconductor device including stacked die
US5281852A (en) 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
DE4141833C1 (en) * 1991-12-18 1993-02-04 G. Siempelkamp Gmbh & Co, 4150 Krefeld, De Continuous board production press - has heated top and bottom platens defining gap for steel press belts
JP3059560B2 (ja) 1991-12-25 2000-07-04 株式会社日立製作所 半導体装置の製造方法およびそれに使用される成形材料
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5313096A (en) 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
US5337077A (en) 1992-03-20 1994-08-09 Mark Iv Industries Limited Electromagnetic shutter
US5247423A (en) 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5915752A (en) 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5266912A (en) 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5455740A (en) 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
US5390844A (en) 1993-07-23 1995-02-21 Tessera, Inc. Semiconductor inner lead bonding tool
US5394009A (en) 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
FR2709020B1 (fr) 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
US5397921A (en) 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5548091A (en) 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
EP0658937A1 (en) 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5642261A (en) 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
US5384689A (en) 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
KR950027550U (ko) 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5734555A (en) 1994-03-30 1998-03-31 Intel Corporation Shared socket multi-chip module and/or piggyback pin grid array package
JPH088389A (ja) * 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5663106A (en) 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
US6232152B1 (en) * 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
KR0134648B1 (ko) 1994-06-09 1998-04-20 김광호 노이즈가 적은 적층 멀티칩 패키지
JP2595909B2 (ja) 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5541450A (en) 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
JP2570637B2 (ja) 1994-11-28 1997-01-08 日本電気株式会社 Mcmキャリア
US5616958A (en) 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5564181A (en) 1995-04-18 1996-10-15 Draper Laboratory, Inc. Method of fabricating a laminated substrate assembly chips-first multichip module
US5677566A (en) 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5666405A (en) * 1995-07-14 1997-09-09 At&T True family telecommunication service
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
JP2914242B2 (ja) 1995-09-18 1999-06-28 日本電気株式会社 マルチチップモジュール及びその製造方法
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5844315A (en) 1996-03-26 1998-12-01 Motorola Corporation Low-profile microelectronic package
JPH09260568A (ja) 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US6030856A (en) * 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
US6335565B1 (en) * 1996-12-04 2002-01-01 Hitachi, Ltd. Semiconductor device
US6388264B1 (en) * 1997-03-28 2002-05-14 Benedict G Pace Optocoupler package being hermetically sealed
US6195268B1 (en) 1997-06-09 2001-02-27 Floyd K. Eide Stacking layers containing enclosed IC chips
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
US6181144B1 (en) * 1998-02-25 2001-01-30 Micron Technology, Inc. Semiconductor probe card having resistance measuring circuitry and method fabrication
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
KR100266693B1 (ko) 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6093029A (en) 1998-09-08 2000-07-25 S3 Incorporated Vertically stackable integrated circuit
US6496026B1 (en) * 2000-02-25 2002-12-17 Microconnect, Inc. Method of manufacturing and testing an electronic device using a contact device having fingers and a mechanical ground
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
US6462421B1 (en) * 2000-04-10 2002-10-08 Advanced Semicondcutor Engineering, Inc. Multichip module
US6343940B1 (en) * 2000-06-19 2002-02-05 Advantest Corp Contact structure and assembly mechanism thereof
US6515870B1 (en) 2000-11-27 2003-02-04 Intel Corporation Package integrated faraday cage to reduce electromagnetic emissions from an integrated circuit

Also Published As

Publication number Publication date
WO2003032370A3 (en) 2003-11-06
DE10297316T5 (de) 2004-12-09
US6897565B2 (en) 2005-05-24
US20030107118A1 (en) 2003-06-12
US20040203190A1 (en) 2004-10-14
WO2003032370A2 (en) 2003-04-17
US6913949B2 (en) 2005-07-05
AU2002337834A1 (en) 2003-04-22

Similar Documents

Publication Publication Date Title
JP2005506690A (ja) 積層パッケージ
US6977440B2 (en) Stacked packages
US6020629A (en) Stacked semiconductor package and method of fabrication
US6900077B2 (en) Methods of forming board-on-chip packages
KR100384260B1 (ko) 반도체장치 및 그 제조방법
CN101587869B (zh) 可颠倒无引线封装及其堆叠和制造方法
US6426549B1 (en) Stackable flex circuit IC package and method of making same
US20020038904A1 (en) Area array type semiconductor package and fabrication method
JP2002353373A (ja) パワー・チップ・スケール・パッケージ
WO1999057765A1 (en) Chip stack and method of making same
WO1998018162A1 (en) Film carrier tape and semiconductor device, method for manufacturing them, and circuit board
WO2006050439A2 (en) Multichip semiconductor package
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
CN107534036B (zh) 用于具有垂直堆叠的芯片和组件的电子系统的引线框架
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
US6812567B2 (en) Semiconductor package and package stack made thereof
US20090189297A1 (en) Semiconductor device
CN219917157U (zh) 半导体器件
KR101123797B1 (ko) 적층 반도체 패키지
KR101179514B1 (ko) 적층 반도체 패키지 및 그의 제조 방법
JP2002026179A (ja) 半導体装置およびその製造方法
JPH11163253A (ja) 半導体チップの実装構造、半導体装置および半導体装置の製造方法
JP2005057099A (ja) 半導体装置およびその製造方法
KR20000012444A (ko) 반도체 칩 패키지 구조
US20080150156A1 (en) Stacked die package with stud spacers

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051011

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051011

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080520