DE3210998A1 - Leiterplatte - Google Patents
LeiterplatteInfo
- Publication number
- DE3210998A1 DE3210998A1 DE19823210998 DE3210998A DE3210998A1 DE 3210998 A1 DE3210998 A1 DE 3210998A1 DE 19823210998 DE19823210998 DE 19823210998 DE 3210998 A DE3210998 A DE 3210998A DE 3210998 A1 DE3210998 A1 DE 3210998A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- line
- holes
- signal
- carrying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
Description
-
- Beschreibung Die Erfindung betrifft eine Leiterplatte, bei der auf beiden Seiten einer Platte aus Isolationsmaterial Leiterbahnen aus elektrisch leitendem Material aufgebracht sind, wobei die Leiterplatte an vorbestimmten Stellen, die matrixartig nach Zeilen und Spalten bestimmbar sind, mit Gruppen von Löchern versehen ist, von denen je die in einer Spalte angeordneten Löcher zur Aufnahme eines Steckverbinders geeignet sind und die Leiterbahnen jeweils ein bestimmtes Loch einer Gruppe mit einem bestimmten Loch der in der Zeile benachbarten Gruppe verbinden und die Innenbohrung der Löcher ebenfalls mit elektrisch leitendem Material beschichtet ist und so eine Verbindung der mit einem Loch verbundenen Leiterbahnen zu beiden Seiten der Platte herstellen.
- Derartige Leiterplatten sind bekannt. In Zeilenrichtung verlaufen sog. Busleitungen. Die in einer Spalte angeordneten Löcher nehmen Steckverbinder auf, mit denen wiederum mit Schaltelementen bestückte Platten verbunden sind, die über diese Busleitungen mit Signalen versorgt werden.
- Da die Leiterbahnen recht lang sind (z.B. 50 cm) und eng nebeneinanderliegen, besteht das Problem, wie die gegenseitige Beeinflussung von Signalen auf nicht miteinander verbundenen aber nebeneinander angeordneten Leiterbahnen (übersprechen) vermieden werden kann, was eine Folge der Kapazitäten zwischen den Leiterbahnen ist. Infolge ihrer Länge haben die Leiterbahnen auch gewisse Induktivitäten.
- Aufgabe der Erfindung ist es, Leiterplatten der eingangs genannten Art so auszubilden, daß sich eine möglichst optimale Abschirmung der einzelnen zur signalführenden Leiterbahnen ergibt. Das bedeutet, daß die Kapazitäten zwischen den einzelnen parallel verlaufenden Leiterbahnen möglichst gering sein und daß die Leiterbahnen selbst eine möglichst geringe Induktivität aufweisen sollen.
- Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß zu beiden Seiten der Leiterplatte in jeder Zeile eine signalführende Leiterbahn und eine geerdete Leiterbahn nebeneinander derart angeordnet sind, daß zur Abschirmung zu beiden Seiten je einer signalführenden Leiterbahn eine geerdete Leiterbahn angeordnet ist.
- Die Erfindung betrifft außerdem verschiedene vorteilhafte Weiterbildungen. Ein Ausführungsbeispiel wird anhand der beigefügten Figuren beschrieben. Es stellen dar: Fig. 1(a) und 1 (b) zeigen eine Draufsicht auf die Lage der Leiterbahnen auf der Oberseite bzw. auf der Unterseite einer Leiterplatte; Fig. 2 ist ein Schnitt durch das in der Leiterplatte vorgesehene Loch A13; Fig. 3 ein Schnitt entlang der Linie 111-111 in Fig. 1; Fig. 4 ein Schnitt entlang der Linie IV-IV in Fig. 1; Fig. 5 eine schematische Darstellung der Verschränkung der signalführenden Leiterbahnen.
- Figur 1 zeigt die Leiterplatte 1 mit Oberseite 3 und Unterseite 4. Sowohl die Oberseite 3 (Fig. 1(a)) als auch die Unterseite 4 (Fig. 1(b)) sind dabei in Draufsicht gezeigt. Oberseite und Unterseite verhalten sich so zueinander, daß der Punkt N auf der Oberseite 3 genau über dem Punkt M auf der Unterseite 4 zu liegen kommt.
- In der Leiterplatte 1 sind matrixartig bestimmte Gruppen von Löchern vorgesehen. In Fig. 1 sind die Zeilen 1 - 4 und die Spalten 1 - 7 eingezeichnet.
- An jeder Stelle der Matrix, die durch eine bestimmte Zeile i und eine Spalte j bestimmt wird, befindet sich eine Gruppe von Löchern A j, B Ci Der Obersichtlichkeit halber sind nicht alle eingezeichnet.
- Durch diese Bildungsregel kann aber die Bezeichnung jedes Loches in Fig. 1 ermittelt werden.
- Die Gruppen von Löchern, die in einer Spalte angeordnet sind, also bspw. A11, B11 C11 A21' A2 C21, . . , dienen zur Aufnahme jeweils eines Steckverbinders, der an einer weiteren (nicht gezeigten) mit Schaltelementen bestückten Platte angeordnet ist. Auf diese Weise werden die in Zeilenrichtung verlaufenden Leiterbahnen auf der Leiterplatte 1, sofern sie mit einzelnen Löchern in Verbindung stehen, jeweils mit einzelnen Anschlüssen dieser weiteren Platte verbunden. Bei den signalführenden in Zeilenrichtung verlaufenden Leiterbahnen handelt es sich um sog. Busleitungen, die über die genannten Steckverbinder die weiteren Platten mit bestimmten Signalen speisen.
- Die Art und Weise, wie ein einzelnes dieser Löcher ausgebildet ist, ist am Beispiel des Loches A13 in Fig. 2 gezeigt. Die Innenbohrung dieser Löcher ist jeweils ebenfalls mit einer elektrisch leitenden Schicht I verbunden. Fig. 2 zeigt die Innenbeschichtung IA13 des Loches A13. Auf diese Weise wird die Verbindung einer Leitung, die auf der Oberseite mit diesem Loch verbunden ist, mit einer Leitung, die auf der Unterseite mit diesem Loch verbunden ist, hergestellt.
- Die Verbindung der verschiedenen Löcher der verschiedenen in den Spalten angeordneten Gruppen ist wie folgt: Eine signalführende Leitung Ol verbindet die Uffnung C11 mit der Uffnung C12, mit der Uffnung C13 und der Uffnung #C14. Dort wird diese signalführende Leitung O1 über die Innenbeschichtung Ich4, die symbolisch gestrichelt dargestellt ist (in Wirklichkeit ist das die Innenbeschichtung des Loches C14) auf die Unterseite der Platte geführt.
- Auf der Unterseite ist dann das Loch C14 mit dem Loch C15, dem Loch C16 und dem Loch C17 verbunden.
- Ober die Innenbeschichtung 1C17 des Loches #C17 ist dann die Leitung Oil wieder auf die Oberseite der Platte heraufgeführt. Vom Loch C17 an beginnt dann die weitere Führung in derselben Art und Weise von neuem, wie sie mit dem Loch C11 begonnen hatte.
- Gleichermaßen ist die signalführende Leitung 02 geführt, die an der Uffnung C21 beginnt, sowie die weiteren signalführenden Leitungen oj.
- Auf der Unterseite 4 der Platte 1 (Fig. 1(b)) beginnt die signalführende Leitung p # bei dem Loch A11 und ist von dort mit den Löchern A12 und A13 verbunden.
- Ober die Innenbeschichtung 1 A13 wird die Leitung Pl dann auf die Oberseite der Platte 3 geführt und stellt dann dort die Verbindung her mit den Löchern A14, A15, A Ober die Innenbeschichtung 1 A16 ist die Leitung Pl dann wieder auf die Unterseite heruntergeführt und dort mit dem Loch A17 verbunden. Von dort ist die weitere Verbindung dann wieder dieselbe wie sie am Loch A11 begonnen hat. Auf dieselbe Art und Weise sind die Leitungen P2 g . Pj geführt.
- Es ergibt sich also daraus, daß jeweils im Abstand von je drei Gruppen zu je drei Löchern die signalführenden Leitungen auf der Oberseite auf die Unterseite hinüberwechseln und umgekehrt. Schematisch ist dies in Fig. 5 dargestellt. Dort ist auch ersichtlich, daß sich daraus eine etwa 8-förmi ge Verschränkung der sich auf Ober- und Unterseite gegenüberliegenden signalführenden Leitungen ergibt.
- Diese bewirkt über die Länge der gesamten Leiterplatte eine erhebliche Verringerung der Induktivität dieser Leiterbahn im Vergleich zu einer Situation, in der die Leiterbahnen nur auf einer Seite der Platte durchgeführt wären Auf der Oberseite 3 der Leiterplatte 1 (Fig. 1(a)) sind nun innerhalb einer Zeile jeweils neben einer der Leitungen oi noch eine weitere geerdete Leitung li geführt, so neben der Leitung o1 die Leitung 11, neben der Leitung o2 die Leitung l2, usw. Es wechseln sich also, von unten nach oben in Fig. l(a) folgende Leitungen ab: 11, 01, 12' usw. Auf diese Weise ergibt sich, daß zu beiden Seiten jeder signalführenden Leitung 0. eine geerdete Leitung li angeordnet ist, so z.B. zu beiden Seiten der Leiterbahn ol die Leiterbahnen 11 und l2, Dasselbe ergibt sich auf der Unterseite 4 der Leiterplatte 1. Dort sind die geerdeten Leitungen m1, m2, ... m. bezeichnet und dort wechseln sich von unten nach oben die Leitungen wie folgt ab: die geerdete Leitung m1, signalführende Leitung Pl, geerdete Leitung m2, signalführende Leitung p2, usw.
- Auf diese Weise entsteht dadurch, daß jeweils zwischen zwei geerdeten Leitungen eine signalführende Leitung angeordnet ist, eine Abschirmung der signalführenden Leitungen untereinander.
- Die Erdung der Leitungen 11, l2# . . m1, m2, . .
- erfolgt derart, daß jeweils auf der Oberseite und auf der Unterseite in gewissen Abständen, die gleich dem eingezeichneten Abstand r sind, querverlaufende Leitungen bzw. Leiterbahnen angeordnet sind. Es sind dies auf der Oberseite die Leitung und die Dreiergruppe von Leitungen s2' s3, 54.
- Die Verbindung dieser Dreiergruppe von Leitungen s2, S3, S4 erfolgt über die Löcher a219 a22, . .
- Auf der Unterseite 4 der Leiterplatte 1 sind die querverlaufenden Leitungen t19 sowie die Dreiergruppe von querverlaufenden Leitungen t2 3 t3 , t4 vorgesehen. Die Leitung t3 verbindet die Uffnungen a11' a12 ~~~ Aus dem Vergleich von Figur 1 und Figur 2 geht hervor, daß die Verbindungen durch querverlaufende Leitungen immer nur auf einer Seite, also der Oberseite oder der Unterseite vorgesehen sind.
- Das wechselt sich ab. Auf der einen Seite sind die querverlaufenden Leitungen angeordnet, während auf der anderen Seite die über diese Stelle hinwegführenden Verbindungen der Löcher der einzelnen Gruppen vorgesehen sind.
- Die Abschirmung wird nur noch durch folgendes verbessert: Alle Leitungen, und zwar sowohl die signalführenden Leitungen ol, 2' . , pl, p2, . . . als auch die geerdeten Leitungen l1, l2# . . . und ml, m2, ...
- sind in den Bereichen zwischen den Gruppen von Löchern mit breitflächigen Abschnitten versehen.
- So weist bspw. die signalführende Leitung Ol zwischen der Gruppe von Löchern A1l, B1l, C11 und A12, B12, C12 den breitflächigen Bereich 10 auf. Auf der Unterseite der Leitung ist eingezeichnet, daß die geerdete Leitung m1 zwischen den genannten Gruppen von Löchern den verbreiterten Bereich 11 aufweist.
- Nun sind diese verbreiterten Bereiche gegenüber einer gedachten Linie x (in Zeile 3 in Fig. 1(a) eingezeichnet), die direkt die Gruppen von Löchern miteinander verbindet, jeweils nach verschiedenen Seiten hin versetzt angeordnet. Diese versetzte Anordnung ist derart, daß jeweils, auf den Schnitt durch die Leiterplatte bezogen, einer signalführenden Leitung eine geerdete Leitung gegenüberliegt. Im einzelnen ist das aus Fig. 3 und Fig. 4 ersichtlich.
- Betrachtet man nun also bspw. die signalführende Leitung p1 in Fig. 3, so ergibt sich, daß sowohl - wie bereits erwähnt - zu ihren beiden Seiten geerdete Leitungen vorhanden sind, nämlich die Leitungen m1 und m2, als auch gegenüber, nämlich die Leitung 12. Es entsteht also eine praktisch halbkreisförmige Abschirmung um die signalführende Leitung P1 herum und somit eine optimale Abschirmung, die zu einer erheblichen Verringerung der zwischen den einzelnen Leitungen bzw. Leiterbahnen gegebenen bzw. vorhandenen Kapazitäten führt und damit in ganz außerordentlichem Maße die gegenseitige Beeinflussung der Leiterbahnen bzw. das Obersprechen von Signalen von einer Leiterbahn auf eine parallel dazu angeordnete Leiterbahn verhindert.
- - Ende der Beschreibung - Leerseite
Claims (3)
- Titel: Leiterplatte Patentansprüche Leiterplatte, bei der auf beiden Seiten einer Platte (1) au; Isolationsmaterial Leiterbahnen aus elektrisch leitendem Material aufgebracht sind, wobei die Leiterplatte an vorbestimmten Stellen, die matrixartig nach Zeilen und Spalten bestimmbar sind, mit Gruppen von Löchern (Ai Bij C .) versehen ist, von denen je zie in einer Spalte angeordneten Löcher zur Aufnahme eines Steckverbinders geeignet sind und die Leiterbahnen jeweils ein bestimmtes Loch (Alj) einer Gruppe (Alj, B1j, C1j) mit einem bestimmten Loch (A2j) der in der Zeile benachbarten Gruppe (A2j, B2j, C2j) verbinden und die Innenbohrung der Löcher ebenfalls mit elektrisch leitendem Material beschichtet ist und so eine Verbindung der mit einem Loch verbundenen Leiterbahnen zu beiden Seiten der Platte (1) herstellen, dadurch gekennzeichnet, daß zu beiden Seiten (3, 4) der Leiterplatte (1) in jeder Zeile (Zeile 1 - 4) eine signalführende Leiterbahn (oj, pj) und eine geerdete Leiterbahn (lj, ## mj) nebeneinander derart angeordnet sind, daß zur Abschirmung zu beiden Seiten je einer signalführenden Leiterbahn eine geerdete Leiterbahn angeordnet ist.
- 2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die Leiterbahnen (lj, mj, oj, pj) in den freien Räumen zwischen den Gruppen (Ajj, Baj, Cij) von Löchern breitflächig (10) ausgebildet und derart angeordnet und gegenüber einer gedachten Verbindungslinie (x) der Löcher entlang einer Zeile seitlich derart versetzt sind, daß jeweils der breitflächige Bereich (10) einer signalführenden Leitung (°1) der breitflächige Bereich (11) einer geerdeten Leitung (ml) - bei Betrachtung eines Querschnitts durch die Leiterplatte -gegenüberliegt.
- 3. Leiterplatte nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die signalführenden Leitungen (oj, p;) in jeder Zeile nach einem bestimmten Längsabschnitt (r) durch die Leiterbahn (IA13, IA14) in der Innenbohrung eines mit dieser signalführenden Leitung in Verbindung stehenden Loches (A13, C14) auf die gegenüberliegende Seite der Leiterplatte (1) hinüberwechselt.- Ende der Ansprüche -
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823210998 DE3210998A1 (de) | 1982-03-25 | 1982-03-25 | Leiterplatte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823210998 DE3210998A1 (de) | 1982-03-25 | 1982-03-25 | Leiterplatte |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3210998A1 true DE3210998A1 (de) | 1983-10-06 |
DE3210998C2 DE3210998C2 (de) | 1987-11-26 |
Family
ID=6159285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823210998 Granted DE3210998A1 (de) | 1982-03-25 | 1982-03-25 | Leiterplatte |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3210998A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2613539A1 (fr) * | 1987-04-03 | 1988-10-07 | Bull Sa | Connecteur de bus adapte en impedance et procede de fabrication d'un tel connecteur |
EP0351071A2 (de) * | 1988-07-15 | 1990-01-17 | Hewlett-Packard Company | Hochfrequenzverbindungs- und Abschirmungssystem |
EP0371696A2 (de) * | 1988-11-30 | 1990-06-06 | Hitachi, Ltd. | Elektronisches System mit einem Mikroprozessor und Koprozessor, die auf einer Schaltplatte montiert sind |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3757028A (en) * | 1972-09-18 | 1973-09-04 | J Schlessel | Terference printed board and similar transmission line structure for reducing in |
US4130723A (en) * | 1976-11-19 | 1978-12-19 | The Solartron Electronic Group Limited | Printed circuit with laterally displaced ground and signal conductor tracks |
GB2060266A (en) * | 1979-10-05 | 1981-04-29 | Borrill P L | Multilayer printed circuit board |
-
1982
- 1982-03-25 DE DE19823210998 patent/DE3210998A1/de active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3757028A (en) * | 1972-09-18 | 1973-09-04 | J Schlessel | Terference printed board and similar transmission line structure for reducing in |
US4130723A (en) * | 1976-11-19 | 1978-12-19 | The Solartron Electronic Group Limited | Printed circuit with laterally displaced ground and signal conductor tracks |
GB2060266A (en) * | 1979-10-05 | 1981-04-29 | Borrill P L | Multilayer printed circuit board |
Non-Patent Citations (3)
Title |
---|
REIß, Karl, Integrierte Digitalbausteine, 1970, Siemens AG, Berlin und München, 2. Aufl., S. 209-213 * |
SPRINGFIELD, Wiliam K., Designing transmission Lines into Multilayer Circuit boards, Electronics, November 1, 1965, S. 90-96 * |
WEHMEIER, H., HEUER, P., Grundzüge der Nachrichtentechnik, Lehrstuhl und Institut für Fernmeldetechnik, Technische Universität Hannover, 15. Juli 1970, S. 32-42 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2613539A1 (fr) * | 1987-04-03 | 1988-10-07 | Bull Sa | Connecteur de bus adapte en impedance et procede de fabrication d'un tel connecteur |
EP0351071A2 (de) * | 1988-07-15 | 1990-01-17 | Hewlett-Packard Company | Hochfrequenzverbindungs- und Abschirmungssystem |
EP0351071B1 (de) * | 1988-07-15 | 1993-12-22 | Hewlett-Packard Company | Hochfrequenzverbindungs- und Abschirmungssystem |
EP0371696A2 (de) * | 1988-11-30 | 1990-06-06 | Hitachi, Ltd. | Elektronisches System mit einem Mikroprozessor und Koprozessor, die auf einer Schaltplatte montiert sind |
EP0371696A3 (de) * | 1988-11-30 | 1991-07-24 | Hitachi, Ltd. | Elektronisches System mit einem Mikroprozessor und Koprozessor, die auf einer Schaltplatte montiert sind |
Also Published As
Publication number | Publication date |
---|---|
DE3210998C2 (de) | 1987-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69831629T2 (de) | Gitteranordnung der Elektroden auf einer Mehrlagenleiterplatte | |
DE2455619A1 (de) | Steckverbinder-anordnung | |
EP0082216B1 (de) | Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen | |
DE10012700A1 (de) | Halbleitervorrichtung | |
DE69923652T2 (de) | Modularer gefilterter Verbinder | |
DE2608521A1 (de) | Schaltungsplatte fuer elektronische schaltungen | |
DE3210998A1 (de) | Leiterplatte | |
DE3443813A1 (de) | Elektronische baugruppe aus integrierten schaltbausteinen und entkopplungskondensatoren, sowie entkopplungskondensatoren fuer derartige baugruppen | |
EP0195467B1 (de) | Influenzsondenanordnung mit mehreren Influenzsonden | |
DE3524085A1 (de) | Fluessigkristallzelle | |
DE2264112A1 (de) | Verdrahtungsanordnung mit nach art einer gedruckten schaltung ausgebildeten signalleiterbahnen | |
EP1030311B1 (de) | Decoder-Anschlussanordnung für Speicherchips mit langen Bitleitungen | |
DE3149387C2 (de) | ||
EP0158876A2 (de) | Mehrlagige Leiterplatte in Multilayer- oder Stapeltechnik | |
EP0795207B1 (de) | Hochfrequenzschaltverteiler | |
DE10335336A1 (de) | Feldeffektbauelemente und Kondensatoren mit Elektrodenanordnung in einer Schichtebene | |
DE3447345C2 (de) | ||
DE10303963B4 (de) | Integrierte Schaltungsanordnung | |
DE60219703T2 (de) | Gestapelte Mehrchip-Halbleitervorrichtung mit Durchgangsverbindungen | |
DE3234801C2 (de) | ||
EP0783759B1 (de) | Mehrlagige elektrische leiterplatte | |
WO2000008687A1 (de) | Integrierte schaltung mit durch energieeinwirkung auftrennbaren elektrischen verbindungsstellen | |
DE19943388A1 (de) | Vorrichtung zum Prüfen von Leiterplatten | |
DE2522984A1 (de) | Elektronischer koppelpunktbaustein | |
DE3738021A1 (de) | Computerbus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H05K 1/02 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |