DE2522984A1

DE2522984A1 - Elektronischer koppelpunktbaustein

Info

Publication number: DE2522984A1
Application number: DE19752522984
Authority: DE
Inventors: Bernhard Dipl Ing Rall
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1975-05-23
Filing date: 1975-05-23
Publication date: 1976-12-09
Also published as: DE2522984C2

Description

"Elektronischer Koppelpunktbaustein" Die Erfindung bezieht sich auf einen elektronischen Eoppelpunktbaustein mit einer Vielzahl von Koppelpunkten, die aus monolithisch integrierten MGS-Transistoren gebildet sind, die ein großes Verhältnis von Kanallänge zu Kanalweite aufweisen, und derer Elektroden kamm- bzw. mäanderförmig ineinander verschachtelt sind.
Ein Koppelpunktbaustein ist in Fernmeldeanlagen zur Durch schaltung von Sprechwegen einsetzbar. Ein derartiger Koppelbaustein enthält eine größere Anzahl von Koppelpunkten, die im allgemeinen matrixförmig angeordnet sind. Bevorzugt werden in den Koppelpunkten DiOS-Transistoren als Schaltelemente verwendet, weil aiese in großer Anzahl in monolithisch integrierter Techrik auf einer einzigen Substrat hergestellt werden können, wodurch eine wirtschaftliche Fertigung raumsparender Koppelbausteine ermöglicht wird.
Bei Durchschaltung eines Verbindungsweges soll in den Koppelpunkten ein möglichst geringer Übergangswiderstand vorhanden sein; es ist aus diesem Grund bekannt, die als Schaltelemente verwendeten MOS-Transistoren mit einem großen Verhältnis von Kanallänge zu Eanalweite auszubilden. Um Platz einzusparen, wird ein derartiger MOS-Transistor vorteilhaft so ausgebildet, daß seine Elektroden kamm- bzw. mäanderförmig ineinander verschachtelt sind. Das große Verhältnis von Kanallänge zu Eanalweite des flOS-Transistors in einem Koppelpunkt hat jedoch zur Folge, daß zwischen der Drain- und Sourceelektrode eines solchen Transistors schädliche Koppelkapazitäten auftreten, die die Verwendung eines aus solchen Koppelpunkten aufgebauten Koppelbausteins insbesondere im Hinblick auf die Übertragung von Video signalen erheblich einschränken.
Der Erfindung liegt die Aufgabe zugrunde, einen neuartigen Koppelbaustein anzugeben, bei dem diese schädlichen Kapazitäten erheblich reduziert sind. Diese Aufgabe wird bei einem elektronischen Koppelpunktbaustein der eingangs näher bezeichneten Art erfindungsgemaß dadurch gelöst, daß in einer parallel zu den Elektrodenanschlüssen der MOS-Transistoren verlaufenden Ebene galvanisch von den Elektrodenanschlüssen getrennt, zusätzliche Abschirmmittel vorgesehen sind.
Durch diese Maßnahme wird bewirkt, daß schädliche Koppelkapazitäten zwischen den Elektrodenanschlüssen von kamm- bzw. mäanderförmig ausgebildeten Elektrodenanschlüssen von als Koppelpunkt verwendeten MOS-Transistoren erheblich verringert werden. Dadurch eröffnet sich die Möglichkeit, daß ein derartiger Koppelbaustein neben der Durchschaltung von Sprachwegen auch zur Durchschaltung von Signalwegen geeignet ist, auf denen breitbandigere Video signale übertragen werden.
In einem bevorzugten Ausführungsbeispiel der Erfindung wird als Abschirmmittel eine Schicht aus elektrisch gut leitendem Material vorgesehen, die zumindest jeweils dYUenige Fläche äedes Koppelpunktes überdeckt, die von den kamm- bzw mäanderförmig ineinander verschachtelten Elektrodenanschlüssen der MOS-Transistoren eingenommen wird.
Zweckmäßigerweise wird diese Abschirmschicht mit einem festen Potential, beispielsweise mit Erde oder mit dem Subatratanschlu3 der integrierten M Struktur verbunden.
Weiterhin hat es sich als zweckmäßig erwiesen, diese leitende Abschirmschicht mit einer beispielsweise aus Glas bestehenden Passivierungasschicht zu überdecken, um den Koppelbaustein vor schädigenden Ümwelteinflüssen zu schützen.
Die Erfindung wird nachfolgend unter Bezug auf die Zeichnung näher erläutert. Dabei zeigt: Figur 1: in einer schematischen Darstellung eine Aufsicht auf das Lay-out eines niederohmigen NOS-Transistors mit kam bzw. innderförmig ineinander verschachtelten Elektrodenanschlüssen, Figur 2: einen Langsschnitt durch die Anordnung nach Figur 1 in vergrößerter Darstellung, Figur 3: einen im wesentlichen der Figur 2 entsprechenden Längsschnitt mit Darstellung des zusätzlich vorgesehenen Abscbirmmittels nach der Erfindung.
Figur 4: matrixförmig angeordnete ZOS-Koppelpunkttransistoren mit Zeilen- und Spaltenzuleitungen, Figur 5 die kapazitätsarme Ausbildung von Leitungsbahnüberkreuzungen, Figur 6: ein Ausführungsbeispiel der erfindungsgemäß vorgeschlagenen Abschirmfläche in der Ebene der Zeilenleitungen Figur 1 zeigt in einer schematischen Zeichnung eine Aufsicht auf das Leg-out eines NOS-Transistors mit einem großen Verhältnis von Kanallarge zu Kanalweite, bei dem aus Gründen der Platzersparnis die Elektrodenanschlüsse mäanderförmig verlaufend bzw.
kammförmig ireinerlder verschachtelt ausgebildet sind. Mit 1 und 2 sind diejenigen Elektroden bezeichnet, die die Drain- bzw.
Source-Gebiete des MOS-Transistors kontaktieren. Mit 3 ist die zwischen diesen beiden Elektroden verlaufende Gate-Elektrode bezeichnet.
Figur 2 zeigt einen Schnitt durch die Anordnung nach Figur 1 entlang der Linie A-A in vergrößerter Darstellung. In einem Halbleitersubstrat 6 eines ersten Leitfähigkeitsty ps sind beispielsweise durch Eindiffusion geeigneter Dotierungssubstanzen wannenförmige Bereiche 7 eines zweiten Leitfähigkeitstyps erzeugt, die die Drain- bzw Sourcebereiche eines MOS-Transistors bilden. Als Kanalweite wird im allgemeinen der Abstand zwischen diesen beiden Bereichen des Transistors bezeichnet. Ein MOS-Transistor, der in durchgeschaltetem Zustand einen geringen Durchlaßwiderstand haben soll, kann nur dadurch hergestellt werden, daß das Verhältnis von Kanallänge zu Eanalweite besonders groß gemacht wird. Dadurch ergibt sich aber ein langgestrecktes Gebilde, das sehr viel Platz beansprucht und der Integration einer größeren Anzahl derartiger Elemente auf einem einzigen Substrat entgegensteht. Aus Platzersparnisgründen werden door derertiffle MOS-Transistoren, wie in Figur 1 dargestellt, derart ausgebildet, daß die Drain- und Sourcegebiete 1 und 2 des Transistors kammartig ineinander greifen.
Auf diese Weise erribt sich eine kompaktere Anordnung eines derartigen Transistors. Der zwischen den Drain- und Sourcegebieten des NCS-Transistors liegende Kanalbereich 14 wird von können einer Isolierschicht 8 abgedeckt, auf der galvanisch von den übrigen Bereichen des NCS-Transistors getrennnt die mänderförmig verlaufende (Figur 1) Gate-Elektrode 3 angeordnet ist.
In bekannter Weise kann das Leltfshigkeitsve rhalten eines derartigen MOS-Transistors durch eine an der Gate-Elektrode angelegte Steuerspannung beeinflußt werden. Zum Schutz vor schädigenden Umwelteinflüssen wird der Transistoraufbau vorteilhaft mi einer Schutzschicht 9 versehen, die beispielsweise aus Glas bestehen kann. Ein solchermaßen vorteilhaft ausgebildeter ZOS-Transistor hat jedoch auch Nachteile, die durch das kammförmige Ineinandergreifen der Drain- und Source-Gebiete verursacht sind.
Wie in Figur 2 gestrichelt dargestellt, bilden sich zwischen den in geringem Abstand parallel zueinander verlaufenden Drain-und Sourcegebieten des MOS-Transistors Koppelkapazitäten 10 aus, die sich insbesondere dann nachteilig bemerkbar machen, wenn ein aus derartigen E:OS- Trns' torei aufgebauter Koppelbaustein zur Durckschaltung von Signalwegen verwendet werden soll, auf denen breitbandige Videosignale übertragen werden.
Erfindungsgemäß kann nun eine wesentliche Reduzierung des schädlichen Einflusses dieser Koppelkapazitäten dadurch erreicht werden, daß in eir parallel zu den Elektrodenanschlüssen der MOS-Transissoren verlaufenden Ebene, galvanisch von den Elektrodenanschlüssen getrennt, zusätzliche Abschirmmittel vorgesehen sind. Diese erfindungsgemäße Maßnahme geht aus Figur 3 hervor, die in wesentlichen ebenfalls einen schon in Figur 2 gezeigten Schritt durch einen NCS-Transistor darstellt, bei dem Drain- und Source-Gebiete kammförmig ineinander verschachtelt sind. In einer parallel zu den ElektrodenanscHiiissen 1, 2 , 3 des NOSTransistors verlaufenden Ebene ist gemäß der Erfindung eine Schicht 11 aus elektrisch gut leitendem Material vorgesehen, die auf der Isolierschicht 9 angeordnet und somit galvanisch von den übrigen Elektrodenanschlüssen des MOS-Transistors getrennt ist. In einem Koppelpunktbaustein kann eine derartige elektrisch gut leitende Schicht die darunterliegende Anordnung von NOS-Transistoren und zu den MOS-Transistoren führenden Signal- und Stromversorgungsbahnen völlig abdecken. Dies ist jedoch nicht zwingend notwendig. Die elektrisch gut leitende Schicht sollte zumindest diejenigen Flächen jedes Koppelpunktes überdecken, die von den kamm- bzw. mäanderförmig ineinander verschachtelten Elektrodenanschlüssen der MOS-Transistoren eingenommen wird. Gegenüber einer die ganze Fläche ausfüllenden Abschirmschicht ergibt sich auf diese Weise unter Umstanden noch eine Einsparung von Leitungsmaterial. Vorteilhaft wird die Abschirmschicht 11 mit einem festen Bezugspotential, beispielsweise Erde oder dem Substratanschluß der Transistoranordnung verbunden. Zweckmäßigerweise wird sodann auch die Abschirmschicht mit einer vor schädigenden Umwelteinflüssen schützenden Passivierungsschicht 13, die beispielsweise aus Glas bestehen kann, abgedeckt.
In einem Koppelpunktbaustein mit den erfindungsgemäßen Merkmalen wird der größte Anteil der Verschiebungsströme von den Elektroden 1 und 2 über die "Erdkapazitäten" 12 abgeleitet; die Kapazitäten 10 zwischen den Drain- und Gate-Elektroden 1 und 2 des NOS-Transistors sind durch die erfindungsgemäße Maßnahme im Vergleich mit konventionellen Anordnungen (Fig. 2) erheblich reduziert und können sich daher nicht mehr in dem Maße auf das Schaltverhalten des Koppelpunktbausteins schädigend bemerkbar machen.
Zur niederohmigen Verdrahtung der matrixförmig angeordneten Koppelpunkttransistoren reicht die üblicherweise in der MOS-Technologie verwendete eine Leiterbahnebene für Aluminiumleiter nicht aus. Man benötigt eine zweite metallische Leiterbahnebene z B. zum Durchverbinden der Zeile, wenn die Spalten in der ersten Ebene verdrahtet waren. Figur 4 zeigt diese Verdrahtunsanordnng14 sind die Koppeltransistoren, 15 die Spaltenleitungen, 16 die in der zweiten Ebene angeordneten Zeilenleitungen. Figur 5 zeigt wie die Uberkreuzung von 15 und 15 durch Querschnittsverengung kapazitätsarm gemacht wird. Figur 6 zeigt als 17 ein bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Abschirmfläche in der Ebene der Zeilenleitungen. Darüberhinaus sind andere Formgebungen der Abschirmflache zwischen den Zeilenleitungen ebenfalls möglich. Die erfindungsgemäße Abschirmung benötigt keine zusätzlichen Arbeitsgänge, verursacht nur bei der Maskenherstellung minimale Zusatzkosten Bei einem Ausführungsbeispiel der Erfindung konnten schädliche Kopplungskapazitäten 10 (Fig. 2) zwischen den Elektrodenanschlüssen der NOS-Koppelpunkttransistoren verglichen mit herkömmlichen Schaltungsentwürfen um den Faktor 20 reduziert werden.
Ein besonderer Vorteil der Erfindung ist darin zu sehen, daß über einen Koppelpunktbaustein mit den erfindungsgemäßen Merkmalen neben Ieitungswegen, über die Sprachsignale übertragen werden auch Leitungswege geschaltet werden können, über die breitbandige Videosignale übertragen werden.

Claims

Pa tentansprüche

Elektronischer Koppelpunktbaustein mit einer Vielzahl von Koppelpunkten, die aus monolitbisch integrierten MOS-Transistoren gebildet sind, die ein großes Verhältnis von Kanallänge zu Kanalweite aufweisen, und deren Elektroden kamm- bzw. mäanderförmig ineinander verschachtelt sind, dadurch gekennzeichnet, daß in einer parallel zu den Elektrodenanschlüssen (1,2,3) der MOS-Transistoren verlaufenden Ebene galvanisch von den Elektrodenanschlüssen getrennt, zusätzliche Abschirmmittel vorgesehen sind.
2. Elektronischer Koppelpunktbaustein nach Anspruch 1, dadurch gekennzeichnet, daß als Abschirinmittel eine Schiht (11) aus elektrisch gut leitendem Material vorgesehen ist, die zumindest jeweils diejenige Fläche jedes Koppelpunktes überdeckt1 die von den kamm- bzw. mäaiiderförmig ineinander verschachtelten Elektrodenanschlüssen der MOS-Transistoren eingenommen wird.
3. Elektronischer Koppelpunktbaustein nach Anspruch 2, dadurch gekennzeichnet, daß die Abschirmschicht (11) mit einem festen Bezugspotential verbunden ist.
4. Elektronischer Xoppelbaustein nach Anspruch 1, 2, 3 gekennzeichnet durch die Anordnung der Abschirmschicht in der zweiten Metalleiterbahnebene neben den Matrixanschlüssen einer Orientierung.
5. Elektronischer Koppelpunktbaustein nach Anspruch 2, dadurch gekennzeichnet, daß die Abschirmschicht (11) mit einer Passivierungsschicht (13) überdeckt ist.