DE69326189T2 - Speichermodul auf einer Linie zusammengestellt - Google Patents

Speichermodul auf einer Linie zusammengestellt

Info

Publication number
DE69326189T2
DE69326189T2 DE69326189T DE69326189T DE69326189T2 DE 69326189 T2 DE69326189 T2 DE 69326189T2 DE 69326189 T DE69326189 T DE 69326189T DE 69326189 T DE69326189 T DE 69326189T DE 69326189 T2 DE69326189 T2 DE 69326189T2
Authority
DE
Germany
Prior art keywords
memory
circuit board
memory module
simm
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69326189T
Other languages
English (en)
Other versions
DE69326189D1 (de
Inventor
Andreas Bechtolsheim
Edward Frank
Shawn Storm
James Testa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Application granted granted Critical
Publication of DE69326189D1 publication Critical patent/DE69326189D1/de
Publication of DE69326189T2 publication Critical patent/DE69326189T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S439/00—Electrical connectors
    • Y10S439/951—PCB having detailed leading edge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Credit Cards Or The Like (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Description

    Hintergrund der Erfindung: 1. Verwandte Anmeldungen:
  • Diese Anmeldung bezieht sich auf das US-Patent 5 260 892 "High- Speed Electrical Signal Interconnect Structure", erteilt am 9. November 1993, und auf das US-Patent 5 266 218 "Bus Architecture for Integrated Data and Video Memory", erteilt am 23. November 1993.
    • 2. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet von Computersystemen und Speicherhardware. Insbesondere betrifft die vorliegende Erfindung modulare Leiterplatten, die kombiniert werden können, um in einem Computersystem eine Speicheranordnung zu bilden.
    • 3. Hintergrund des Stands der Technik
  • Einzeilige Speichermodule ("SIMM's" = Single In-Line Memory Modules) sind kompakte Leiterplatten, die zur Aufnahme oberflächenmontierter Speicherchips ausgelegt sind. SIMM's wurden entwickelt, um kompakte und einfach handhabbare modulare Speicherkomponenten zum Einbau durch einen Benutzer in Computersystemen, die zur Aufnahme derartiger SIMM's ausgelegt sind, bereitzustellen. Im allgemeinen werden SIMM's einfach in eine Steckverbindung in dem Computersystem eingesetzt, wodurch das SIMM alle notwendigen Leistungs-, Masse- und Logiksignale von demselben erhält.
  • Ein SIMM umfaßt typischerweise eine Mehrzahl von Speicherchips mit wahlfreiem Zugriff ("RAM"-Chips = random access memory Chips), die auf einer gedruckten Leiterplatte angebracht sind. In Abhängigkeit von den Bedürfnissen des Benutzers können RAM- Chips dynamische RAM-(DRAM)-, nicht flüchtige statische RAM- (SRAM)- oder Video-RAM-(VRAM)-Chips sein. Da DRAM-Speicher grösser und billiger als Speicherzellen für SRAMs sind, werden DRAMs in hohem Maße als Hauptfunktionsbaustein für Hauptspeicher in Computersystemen verwendet. SRAM- und VRAM-SIMM's haben begrenztere Einsatzmöglichkeiten für spezielle Anwendungsfälle, wie z. B. äußerst schnelle Cache-Speicher bzw. Videobildspeicher. Da DRAMs den größten Bereich eines Computersystemspeichers bilden, ist es daher wünschenswert, daß Speichermodule sich flexibel den Verarbeitungsbedürfnissen eines Benutzers anpassen, wenn sich die Anforderungen des Benutzers im Laufe der Zeit ändern. Außerdem ist es wünschenswert, daß die SIMM-Module mit minimaler Schwierigkeit für den Benutzer dem Computersystem hinzugefügt werden können, insbesondere im Sinn einer Konfiguration eines SIMM's in einer speziellen Speicheranordnung. In der Vergangenheit wurden SIMM's im allgemeinen so ausgelegt, daß sie Speichervergrößerungen von einem oder mehreren Megabytes (MB) bereitstellen, wobei die Speicherergänzung aber nur einen Teil des gesamten, in dem Computersystem verwendeten Datenweges umfassen. Ein maßgebliches Beispiel der bekannten Organisation und Anordnung ist das in dem US-Patent Nr. 4 656 605 offenbarte, das am 7. April 1987 an Clayton erteilt wurde. Clayton offenbart eine kompakte modulare Speicherleiterplatte, an die neun Speicherchips angebracht sind, die so angeordnet sind, daß sie Speichervergrößerungen in acht Bit (ein Byte) Datenbreiten mit Paritätsbits bereitstellen. Da die meisten Computersysteme Datenwege mit 32, 64 oder mehr Bits verwenden, kann das gemäß Clayton aufgebaute SIMM somit keine Speichervergrößerung für den gesamten Datenweg bereitstellen. Statt dessen muß der Benutzer mehrere SIMM's erwerben und installieren, wobei in Kombination einige zusätzliche Konfigurationsvoraussetzungen umgesetzt werden, die notwendig sind, damit die getrennten SIMM-Module als einzelne Speichereinheit arbeiten, wie z. B. das Setzen von Basisadressen der installierten SIMM-Module.
  • Folglich muß ein Benutzer, der seinen verwendbaren Hauptspeicher durch Hinzufügen von SIMM's bekannter Bauweise vergrößeren möchte, typischerweise mehrere SIMM's einsetzen, um eine Speichererweiterung für den gesamten Datenweg seines Computers zu erreichen. Die Vorgehensweise ist eine Konsequenz der typischen bekannten SIMM-Architektur, bei der das SIMM um DRAM-Komponenten herum angeordnet ist, die ein Byte breite Speichervergrößerungen umfassen. Bei einem Datenweg mit einer Breite von 32 Bit, wobei 8 Bit pro Byte verwendet werden, würde somit eine Erweiterung des Hauptspeichers um ein Megabyte unter Verwendung SIMM's bekannter Bauweise vier SIMM-Module erfordern, von denen jedes eine Kapazität von einem Megabyte aufweist, um eine vollständige Datenwegserweiterung von einem 1 Megabyte zu erreichen.
  • EP-A-0 089 248 offenbart eine Halbleitervorrichtung, die eine Vielzahl anschlußloser Baugruppen umfaßt, die an beiden Seiten einer Basisplatte angebracht sind. Eine Vielzahl von Anschlußstiften erstreckt sich von einer Kante der Basisplatte.
  • Der Artikel "High performance package for memory" von V. Y. Doo et al. in IBM Technical Disclosure Bulletin, Band 21, Nr. 2, Seiten 585-586 offenbart eine Hochleistungsbaugruppe für einen Speicher, in der der Speicher und Peripheriechips (Logiktreiber etc.) für den Speicher an beiden Stirnflächen von Vielschicht- Keramik-Modulen angebracht sind, die wiederum an einer Kante einer Platine angebracht sind.
  • Der Artikel "A fast 256K · 4 CMOS DRAM..." von H. Miyamoto et al. in I. E. E. E. Journal of Solid-State Circuits, Band SC-22, Nr. 5, Seiten 861-867 zeigt die Anordnung eines dynamischen RAM- Chips, bei dem Zeilendecoder in der Mitte eines Halbleiterplätt chens zwischen zwei Speicherzellenanordnungen angeordnet sind, um die Wort-Zeilen-Verzögerung zu reduzieren.
  • EP-A-0 419 863 offenbart Speichermodule, die so konfiguriert werden können, daß 32 Bit, 64 Bit oder größere Daten-Ein-/Ausgaben bereitgestellt werden, und die auch so konfiguriert werden können, daß kleinere Wortgrößen bereitgestellt werden.
  • Wie in der folgenden detaillierten Beschreibung detaillierter beschrieben werden wird, stellt die vorliegende Erfindung neben anderen Eigenschaften eine Möglichkeit zur Verfügung, eine Speichererweiterung in vollständigen Datenwegsbreiten bereitzustellen, wodurch der Benutzer vom Konfigurieren und Installieren mehrerer SIMM-Module befreit wird, um eine gewünschte Speichervergrößerung zu erhalten.
    • Zusammenfassung der Erfindung
  • Die Erfindung wird von dem beigefügten unabhängigen Anspruch definiert. Die abhängigen Ansprüche betreffen bevorzugte Ausführungsformen in der Erfindung.
  • Ein einzeiliges Speichermodul (SIMM = single in-line memory module) vollständiger Breite für Speichererweiterungen eines dynamischen Speichers mit wahlfreiem Zugriff (DRAM = dynamic. random access memory) wird offenbart. Eine gedruckte Leiterplatte, die eine Vielzahl von auf derselben angebrachten DRAM- Speicherelementen aufweist, ist in einem Datenweg mit einer Breite von 144 Bit angeordnet. Das SIMM der vorliegenden Erfindung umfaßt ferner auf der Leiterplatte angebrachte Treiber, um Signale in enger Nachbarschaft zu den Speicherelementen zu puffern und auszugeben. Zusätzliche sind elektrische leitfähige Leiterbahnen auf der Leiterplatte so geführt, daß die Lade- und Leiterbahnenkapazitanz reduziert wird, um den Signalzeitversatz zu den verteilten Speicherelementen zu minimieren. Das SIMM umfaßt ferner eine zweifache Auslese-Anschluß-Anordnung mit hoher Anschlußstiftdichte, die elektrische Leiterbahnen von beiden Seiten der Leiterplatte für eine verbesserte Funktionsfähigkeit erhält. Die SIMM's werden jeweils einzeln, nacheinander in komplementären Sockeln installiert, um eine Speichererweiterung mit Vergrößerungen vollständiger Breite zu erreichen. Symmetrische Leistungs- und Masseleiterbahnführungen zu der Anschlußanordnung gewährleisten schließlich, daß das SIMM nicht falsch eingesetzt werden kann, wobei ein physikalisches Umpolen des SIMM's in der Anschlußsteckerleiste das SIMM nicht umgepolt speist.
    • Kurzbeschreibung der Zeichnungen
  • Die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten, im folgenden gegebenen Beschreibung und aus den beigefügten Zeichnungen der bevorzugten Ausführungsform der Erfindung ersichtlich, in denen:
  • Fig. 1a das elektrische Schema einer ersten Seite des erfindungsgemäßen Speichermoduls (SIMM = single in-line memory module) darstellt.
  • Fig. 1b das elektrische Schema einer Links-Rechts-Spiegelbild- Anordnung von Speicherelementen auf einer zweiten Seite des SIMM darstellt.
  • Fig. 2 die physikalische Anordnung der Speicherelemente und Treiber darstellt, die auf dem SIMM angeordnet sind.
  • Fig. 2a eine vergrößerte Ansicht der zweifachen Auslese- Anschluß-Anordnung auf dem SIMM ist.
  • Fig. 3 die übereinander angeordneten, von einem isolierenden Dielektrikum getrennten leitfähigen Schichten darstellt, die notwendig sind, um die Verbindungen für das in Fig. 1a und 1b gezeigte elektrische Schema zu bilden.
  • Fig. 4 eine Beschreibung einer Daten-, Adreß- und Logikleitungsübersicht von dem SIMM zugeführten Adreß-, Daten- und Kontrollsignalen ist.
  • Fig. 5 die Anschlußstiftanordnung auf der zweifachen Auslese- Anschluß-Anordnung mit hoher Anschlußstiftsdichte darstellt, die verwendet wird, um das SIMM mit dem Speichersystem zu verbinden.
  • Fig. 6 eine Anschlußstiftübersicht für Signale ist, die zu und von dem SIMM übertragen werden.
    • Detaillierte Beschreibung der Erfindung
  • Eine Busarchitektur für einen integrierten Daten- und Videospeicher wird offenbart. Erklärungshalber werden in der folgenden Beschreibung spezielle Bezugszeichen, Zeiten, Signale etc. verwendet, um ein grundlegendes Verständnis der vorliegenden Erfindung zu ermöglichen. Es ist jedoch für einen Fachmann auf dem Gebiet verständlich, daß die vorliegende Erfindung auch ohne diese speziellen Einzelheiten umgesetzt werden kann. In anderen Fällen werden gut bekannte Schaltkreise und Vorrichtungen in Form eines Blockdiagramms dargestellt, um die vorliegende Erfindung nicht unnötig unverständlich zu machen.
  • Die bevorzugte Ausführungsform des hier beschriebenen SIMM ist so ausgelegt und konzipiert, daß sie mit dem integrierten Daten- und Videospeicherbus verwendet werden kann, der in dem US-Patent 5 266 218 mit dem Titel "A Bus Architecture for Integrated Data and Video Memory" offenbart ist.
  • Es ist jedoch für Fachleute auf dem Gebiet verständlich, daß die hier offenbarten Spezifikationen verändert werden können oder dürfen, ohne sich dabei vom Schutzumfang der vorliegenden Erfindung zu entfernen. Auch wenn die bevorzugte Ausführungsform der vorliegenden Erfindung im Sinne der Datenwegsbreitenanpassung des in dem oben genannten US-Patent offenbarten integrierten Daten- und Videobus offenbart ist, ist es verständlich, daß eine Änderung der Auslegung des Busses in dem Schutzumfang der vorliegenden Erfindung liegt, bei der das SIMM auf die Datenwegsbreite eines integrierten Speicherbusses angepaßt werden kann.
  • Es wird nun Bezug auf Fig. 1a genommen, in der ein elektrisches Blockdiagramm von Speicherelementen gezeigt ist, die auf einer ersten, vorderen Seite des SIMM angebracht sind. In Fig. 1a ist eine Mehrzahl von dynamischen RAMs (DRAMs) 10 in zwei Cluster 10a und 10b gruppiert. Dort liegen in jedem Cluster neun DRAMs 10 vor. Ein Treiber 15 empfängt über einen doppelseitigen Anschluß 30 Steuersignale und Adreßsignale von einer externen Busanordnung (nicht gezeigt). Eine Mehrzahl von Steuerleitungen 20 leitet RAS-(row access strobe = Zeilenzugriffsfreigabe-), CAS- (column access strobe = Spaltenzugriffsfreigabe-), WE-(write enable = Schreibfreigabe-), und OE-(output enable = Ausgabefreigabe-)-Steuersignale von dem Treiber 15 zu allen an dem SIMM 5 angebrachten DRAMs 10. Außerdem puffert der Treiber 15 Adreßsignale 21 und verteilt dieselben nachfolgend zu allen auf dem SIMM 5 angebrachten DRAMs 10. Die spezielle Leiterbahnführung der Daten-, Adreß- und Steuerleitungen zu allen DRAMs 10 sind der Klarheit halber in der vorliegenden Figur weggelassen. Wie aus Fig. 1a entnommen werden kann, weisen alle DRAMs 10 jedenfalls vier Datenleitungen auf, wobei die DRAMs 10 beliebige kommerziell verfügbare DRAMs sind, die in einer "Vierergruppen"- Konfiguration angeordnet sind. Wie unten in Verbindung mit Fig. 1b zu sehen ist, sind die DRAMs 10 jedes DRAM-Clusters 10a und 10b mit spiegelbildlich angeordneten DRAMs 10 gepaart, die auf der gegenüberliegenden Seite des SIMM 5 angebracht und durch elektrische Leiter, die durch eine Mehrzahl von Verbindungskontakten (nicht gezeigt) verlaufen, in elektrischer Verbindung angeordnet sind.
  • Die spezielle Leiterbahnführung der elektrischen Leiter auf dem SIMM 5 hängen von der speziellen Architektur der Speicherchips ab, die für eine spezielle Implementation der SIMM's 5 gewählt werden. Jedenfalls weisen alle erfindungsgemäß aufgebauten SIMM's 5 einen Datenweg mit vollständiger Breite auf, der sich von dem Anschluß 30 zu allen Vorrichtungen erstreckt, die auf dem SIMM 5 arbeiten, einschließlich aller DRAMs 10, des Treibers 15 und beliebiger anderer Logikelemente, die notwendig sind, um die gewünschte Funktion des SIMM 5 zu implementieren. Wie derzeit bevorzugt, enthält der SIMM 5 einen 144 Bit-Datenweg, der 128 Datenleitungen (DATA[127 : 0]), 16 Fehlerkorrekturleitungen (CBW[15 : 0]), die einen bekannten Fehlerkorrekturcode implementieren, eine RAS-, zwei CAS-Signal-, eine WE-Signal- und eine Rücksetzleitung umfaßt. Die Leiterbahnführung für alle Steuersignale 20, Adreßsignale 21 und Datensignale 25 minimieren die leitfähige Leiterkapazitanz und die Belastung gemäß dem oben genannten US-Patent 5 260 892 mit dem Titel "High Speed Electric Signal Interconnect Structure". Die Leiterbahnsteuerung der Leiter für alle Steuersignale 20 wird für jeden DRAM-Cluster 10a, 10b, 10c und 10d von dem Treiber 15 zu dem zentralen DRAM 10 zugeführt. Die das zentrale DRAM 10 umgebenden DRAMs sind über kurze Nebenleitungen (nicht gezeigt) mit Kontrollsignalen 20 verbunden, wodurch die gesamte Kapazitanz minimiert und die Signalanstiegszeiten vergrößert werden.
  • Mit kurzer Bezugnahme auf Fig. 3 wird der schichtweise Aufbau veranschaulicht, der verwendet wird, um alle Steuer-, Adreß-, Daten- sowie Leistungs- und Massesignale zu führen.
  • Mit kurzer Bezugnahme auf Fig. 1b ist eine zweite, rückwärtige Seite des SIMM 5 gezeigt. In Fig. 1b sind zwei zusätzliche DRAM-Cluster 10c und 10d gezeigt, die wie die DRAM-Cluster 10a und 10b an der Vorderseite angeordnet sind. Jedes DRAM 10 in den DRAM-Clustern 10c und 10d erhält in vergleichbarer Weise vier Eingangsleitungen zusätzlich zu Adreß- und Steuerleitungen, die von dem Treiber 15 auf der Vorderseite durch leitfähige Verbin dungskontakte zu der spiegelbildlich angeordneten rückwärtigen Seite des SIMM 5 verlaufen, wodurch der verfügbare Oberflächenbereich verdoppelt wird, in dem die DRAMs 10 angebracht werden können. Außerdem verwendet das SIMM 5, wie derzeit bevorzugt, DRAMs 10 mit Gehäusen dünner, schmaler Außenabmessungen (TSOP = thin small outline package), um die Gesamtdicke des SIMM's 5 zu reduzieren. Wenn das doppelseitige SIMM 5 der vorliegenden Erfindung so aufgebaut wird, ist es nicht dicker als bekannte einseitige SIMM's (wie beispielsweise von Clayton gelehrt).
  • Unter kurzer Bezugnahme auf Fig. 4 wird der Anschluß 30 hoher Nummerndichte veranschaulicht, der verwendet wird, um das SIMM 5 mit dem Speichermodulsockel (nicht gezeigt) zu verbinden. Der Anschluß 30 in Fig. 4 hat 200 Anschlußstiftabschlüsse und erlaubt daher, eine große Anzahl Signale zu und von dem SIMM 5 zu leiten. Bei der bevorzugten Ausführung des SIMM's 5 ist beabsichtigt, daß das SIMM 5 insbesondere die Datenwegsarchitektur enthält, die mit einem integrierten Daten- und Videospeicherbus übereinstimmt, wie z. B. der, der in dem oben genannten US-Patent 5 266 218 beschrieben ist. Im speziellen enthält die auf dem SIMM 5 implentierte Datenwegsarchitektur zusätzlich zu einer Vielzahl von Kontrollsignalen, die notwendig sind, um DRAM-Speicherzugriffe durchzuführen, 128 Datenleitungen und 16 Fehlerkorrekturcodeleitungen (bezugnehmend auf CBW[15 : 0] in Fig. 1 bis 6). Derartige Steuersignale, die zusammenfassend den Steuerleitungen 20 in Fig. 1a und 1b zugeordnet werden, enthalten ein RAS-Signal pro SIMM 5, zwei CAS-Signale, eine WE- und eine Rücksetzleitung. Somit ist der Datenweg, der zur Übertragung von Daten zu und von den DRAMs 10 verwendet wird, 144 Bit breit, wobei die Steuersignale 20 nicht enthalten sind, die zum Steuern des Betriebs der DRAMs 10 verwendet werden. Abgesehen von den Fehlerkorrekturcodesignalen, auf die in den Fig. 1 bis 6 als CBW[15 : 0] verwiesen wird, ist die tatsächliche Datenwegsbreite des SIMM 5 zum Schreiben und Lesen von Daten in und aus dem Speicher in identischer Weise mit dem integrierten Daten- und Videospeicherbus 128 Bit oder 16 Byte breit. Dementsprechend kann das SIMM 5 der vorliegenden Erfindung in den Speicherbus bei Vergrößerungen vollständiger Breite eingebaut werden. Eine gesamte, auf einem SIMM verfügbare Speicherkapazität kann wie folgt berechnet werden. In Abhängigkeit von der Kapazität jedes, auf dem SIMM 5 angebrachten RAMs 10 kann die gesamte, über eine gesamte Anzahl von 36 DRAMs 10 verteilte Speicherkapazität jedes SIMM-Moduls 5 von vier Megabyte (MB) bis zu einem Maximum von 64 MB variieren. Werden kommerziell verfügbare 256K · 4 1 Mbit DRAMs 10 verwendet, können vier Megabyte Speicher auf dem SIMM 5 bereitgestellt werden. Da der adressierbare Adreßraum des SIMM's 5 sehr groß, größer als zwei Gigabit ist, kann das SIMM alternativ, wenn 16 Megabitkomponenten verfügbar werden, die höheren 16 Megabitkomponenten auf einfache Weise aufnehmen und eine gesamte Kapazität von 64 Megabit auf einem SIMM 5 mit 36, auf demselben angebrachten DRAMs 10 verfügbar machen.
  • Der Betrieb des SIMM 5 wird, wie unten kurz diskutiert, durch die Steuersignale 20 gesteuert. Hinsichtlich einer vollständigen Diskussion des tatsächlichen Betriebs des SIMM 5 in Verbindung mit dem integrierten Daten- und Videobus, wird der Leser auf das obige US-Patent 5 266 218 mit dem Titel "A Bus Architecture" verwiesen.
  • Es wird nun auf Fig. 2 Bezug genommen, in der die physikalische Anordnung der DRAMs 10 und des Treibers 15 auf dem SIMM 5 dargestellt sind. Zusätzlich zu den auf der vorderen Seite des SIMM 5 gezeigten DRAM-Clustern 10a und 10b weist das SIMM 5 zwei Kontaktbereiche 50a und 50b an der unteren Kante des SIMM's 5 auf. Die Kontaktbereiche 50a und 50b bestehen aus eng beabstandeten leitfähigen Kontaktanschlußflecken, die in Längsrichtung über die untere Kante des SIMM's 5 von Anschlußstift 0 bis Anschlußstift 199 verlaufen, wobei dieselben hinsichtlich der Bezugszeichen mit der Anschlußliste (in Fig. 4 gezeigt) und der Anschlußstiftübersicht (in Fig. 6 gezeigt) übereinstimmen. In Fig. 2 ist eine vergrößerte Ansicht des Kontaktbereichs der Kontaktbereiche 50a und 50b in perspektivischer Ansicht gezeigt, während in Fig. 2a ein Detail der unteren Kante des SIMM 5 gezeigt ist. Wie in Fig. 2a zu erkennen ist, bestehen die Kontaktbereiche 50a und 50b aus einer großen Anzahl eng beabstandeter Kontaktanschlußflecken 35 auf der vorderen Seite des SIMM's 5 und aus einer spiegelbildlich, hier elektrisch getrennt angeordneten Gruppe von Kontaktanschlußflecken 36 auf der rückwärtigen Seite des SIMM's 5. Im Gegensatz zu SIMM's bekannter Bauweise verdoppelt das SIMM 5 der vorliegenden Erfindung die Anschlußstiftausgangskapazität eines SIMM's, indem die Verbindung zwischen den vorderen und rückwärtigen Seiten des SIMM's 5 "gebrochen" werden, wodurch in effektiver Weise der Kantenbereich verdoppelt wird, der für elektrische Funktionen verwendet werden kann. Der Klarheit halber sind, im Gegensatz zu bekannten SIMM- Modulen mit Kontaktanschlußstiften, die mit einem Mitte-Mitte- Abstand von 0,1" angeordnet sind, sind die räumlichen Abstände der Kontakte 35 und 36 auf dem SIMM 5, mit einem Mitte-Mitte- Abstand von 0,050" angeordnet, wobei die Kontaktanschlußflecken 35 und 36 selbst in lateraler Richtung 0,040" groß sind, wodurch ein Raum von 0,010" zwischen den Kontaktanschlußflecken erreicht wird. Jedoch sind die exakten räumlichen Abstände und Abmessungen für die vorliegende Erfindung nicht spezifisch und es ist für Fachleute auf dem Gebiet naheliegend, daß viele Beabstandungs- und Anschlußfleckenanordnungs-Schemata möglich sind, wenn die "Zweifachauslese-"Anordnung verwendet wird, wie sie in Fig. 2a in den Kontaktbereichen 50a und 50b dargestellt ist. Somit stellen die verringerten räumlichen Abstände und die zweifache Auslese-Anordnung der Kontaktbereiche 50a und 50b gemeinsam wirkend eine in hohem Maße verbesserte, für SIMM-Module verfügbare Anschlußstiftausgangsdichte bereit, die mehr als viermal so groß wie die von Clayton vorgeschlagene ist. Da im speziellen, zur Verwendung auf dem SIMM 5 200 Anschlußstifte verfügbar sind, wird zusätzlich zu Steuersignalen sowie Leistungs- und Masseverbindungen die gesamte Datenwegsbreite von 144 Bit von dem An schluß 30 sowie den Anschlußbereichen 50a und 50b des SIMM 5 versorgt.
  • Wie zuvor in Verbindung mit den Speicherkapazitäten gemäß dem auf dem SIMM 5 installierten Typ des DRAM 10 erwähnt wurde, sollte erkannt werden, daß der wesentliche Vorteil des erfindungsgemäß aufgebauten SIMM's 5 darin besteht, daß eine Speichererweiterung in vollständigen Datenwegsbreitenvergrößerungen eingestellt werden kann. Im Gegensatz zu einer Speichererweiterung unter Verwendung bekannter SIMM's, kann ein Speicher, wenn das SIMM 5 beim Erweitern eines Speichers, insbesondere eines Speichers in Verbindung mit dem integrierten Daten- und Videospeicher des oben genannten US-Patents verwendet wird, SIMMweise (SIMM für-SIMM) erweitert werden und es ist nicht notwendig, mehrere Module einzusetzen, um eine einzelne Vergrößerung bei der Speichererweiterung zu erreichen. Das obige Resultat ergibt sich hauptsächlich aus der Unterbringung eines vollständigen Datenwegssignalwegs auf dem SIMM 5, wodurch die einfache Installation zusätzlichen Speichers vereinfacht wird.
  • Schließlich ermöglicht es der Anschluß 30, die Leistungsversorgung und Masse mit allen DRAMs 10 und dem Treiber 15 zu verbinden. Es ist zu beachten, daß alle Leistungs- und Massezuleitungen in dem Anschluß 30 symmetrisch angeordnet sind, wie in Fig. 6 klarer zu sehen ist. Leistungs-(VCC)- und Masse-(GND)-Zuleitungen wechseln alle 16 Anschlußstifte. Wenn SIMM's unachtsam in einer umgekehrten Position in einen Speichermodulsockel eingesteckt werden, verhindern die symmetrischen Leistungs-/Masse- Zuleitungen, daß das SIMM 5 umgepolt mit Leistung versorgt und dementsprechend zerstört wird.
  • Das Vorhergehende hat eine physikalische Architektur für ein einzeiliges Speichermodul (SIMM = single in-line memory module) beschrieben, das mit einem integrierten Daten- und Videospeicher kompatibel ist. Es ist berücksichtigt worden, daß Änderungen und Modifikationen hinsichtlich der Vorrichtungskomponenten und Anordnungen der Elemente der vorliegenden Erfindung von einem Durchschnittsfachmann auf dem Gebiet durchgeführt werden können, ohne sich dabei vom Schutzumfang der Erfindung zu entfernen. Insbesondere wird vorausgesetzt, daß das SIMM 5 bei Speicheranordnungen verwendet werden kann, die sich von dem integrierten Daten- und Videospeicher unterscheiden, auf den aus dem obengenannten US-Patent 5 266 218 Bezug genommen wurde. Das SIMM 5 ist jedoch optimal zur Verwendung in dem integrierten Videospeicher ausgelegt und der Benutzer würde aus der Anwendung in einem derartigen System optimalen Nutzen haben.
  • Obwohl die Erfindung in Verbindung mit der bevorzugten Ausführungsform beschrieben wurde, ist es offensichtlich, daß viele alternative Modifikationen, Variationen und Anwendungen angesichts der vorhergehenden Beschreibung für Fachleute auf dem Gebiet ersichtlich werden.

Claims (16)

1. Einzeiliges Speichermodul (SIMM) (5) zur Anwendung in einem Computersystem, wobei das Speichermodul (5) umfaßt:
- eine viellagige gedruckte Leiterplatte mit einer ersten Seite und einer zweiten Seite,
- eine Vielzahl von Speicherelementen (10), die auf der gedruckten Leiterplatte oberflächenmontiert sind, gekennzeichnet dadurch, daß
- die gedruckte Leiterplatte Kontaktbereiche (50a, 50b) aufweist, die eine Anschlußkante (30) bilden, die eine Zweifach- Auslese-Anschluß-Anordnung hat, die geeignet ist, um in einem komplementären Sockel in dem Computersystem verbunden zu werden,
die Zweifach-Auslese-Anschluß-Anordnung eine erste Vielzahl von Kontaktanschlußflecken (35) auf der ersten Seite der gedruckten Leiterplatte und eine zweite Vielzahl von Kontaktanschlußflecken (36) auf der zweiten Seite der gedruckten Leiterplatte aufweist, wobei die erste Vielzahl von Kontaktanschlußflecken (35) Anschlußflecken aufweist, die an der zweiten Vielzahl von Kontaktanschlußflecken (36) gegenüberliegenden Stellen angeordnet sind und elektrische Signale übertragen, die sich von elektrischen Signalen unterscheiden, die von Anschlußflecken der zweiten Vielzahl von Kontaktanschlußflecken (36) übertragen werden.
2. Speichermodul (5) nach Anspruch 1, mit einem Treiberchip (15), der auf der gedruckten Leiterplatte angebracht und so angeschlossen ist, daß er wenigstens ein Steuersignal von der Anschlußkante (30) empfängt, wobei der Treiberchip (15) das Steuersignal wenigstens zu einigen der Vielzahl der Speicherelemente (10) verteilt.
3. Speichermodul (5) nach Anspruch 2, bei dem der Treiberchip (15) zwischen einer ersten Gruppe der Vielzahl der Speicherelemente und einer zweiten Gruppe der Vielzahl der Speicherelemente auf der gedruckten Leiterplatte angebracht ist.
4. Speichermodul (5) nach einem der Ansprüche 1 bis 3, bei dem einige der Vielzahl der Speicherelemente an der ersten Seite der gedruckten Leiterplatte angebracht sind und andere der Vielzahl der Speicherelemente an der zweiten Seite der gedruckten Leiterplatte angebracht sind.
5. Speichermodul (5) nach einem der Ansprüche 1 bis 4, bei dem die erste Vielzahl von Kontaktanschlußflecken (35) zum Empfangen von Leistung von dem Sockel in dem Computersystem einen ersten Leistungskontaktanschlußfleck und einen zweiten Leistungskontaktanschlußfleck aufweist, und
bei dem die ersten und zweiten Leistungskontaktanschlußflecken hinsichtlich eines Mittelpunkts der ersten Vielzahl der Kontaktanschlußflecken (35) symmetrisch angeordnet sind.
6. Speichermodul (5) nach einem der Ansprüche 1 bis 5, bei dem der Treiberchip (15) an der ersten Seite der gedruckten Leiterplatte im wesentlichen zentriert angebracht ist.
7. Speichermodul (5) nach einem der Ansprüche 2 bis 6, bei dem das wenigstens eine Steuersignal entweder ein Spaltenadreßfreigabe-(CAS)-, ein Zeilenadreßfreigabe-(RAS)-, ein Schreibfreigabe-(WE)-Signal und/oder ein Ausgabefreigabe-(OE) - Signal umfaßt und/oder bei dem der Treiberschaltkreis (15) Adreßleitungen steuert.
8. Speichermodul (5) nach einem der Ansprüche 1 bis 7, bei dem die Zweifach-Auslese-Anschluß-Anordnung eine Gesamtanzahl von 200 Kontaktanschlußflecken aufweist.
9. Speichermodul (5) nach einem der Ansprüche 1 bis 8, bei dem die Vielzahl der Speicherelemente (10) eine Gesamtanzahl von 128 Datenleitungen aufweist.
10. Ein Computersystem, das wenigstens ein einzeiliges Speichermodul (SIMM) (5) nach einem der Ansprüche 1 bis 9 enthält.
11. Computersystem nach Anspruch 10, bei dem eines der einzeiligen Speichermodule (SIMMs) (5) verwendet wird, um den Hauptspeicher des Computersystems zu vergrößern.
12. Computersystem nach Anspruch 10 oder 11, bei dem das Computersystem einen Prozessor aufweist, der mit einem Prozessorbus mit einer Gesamtanzahl von n Datenleitungen verbunden ist, und bei dem zwischen der Zweifach-Auslese- Anschlußkante der gedruckten Leiterplatte und der Vielzahl von Speicherelementen (10) ein Datenweg auf dem Speichermodul (5) bereitgestellt ist, und bei dem der Datenweg wenigstens n Bits breit ist.
13. Computersystem nach einem der Ansprüche 10 bis 12, mit einem mit dem Speichermodul (5) verbundenen Speicherbus, wobei der Speicherbus ein integrierter Video- und Datenspeicherbus ist, und wobei die Vielzahl der Speicherelemente (10) des Speichermoduls (5) zur integrierten Daten- und Videospeicherung konfiguriert ist.
14. Computersystem nach einem der Ansprüche 10 bis 13, bei dem die Zweifach-Auslese-Anschlußkante (30) sich über einen Großteil der Länge der gedruckten Leiterplatte erstreckt.
15. Computersystem nach einem der Ansprüche 1 bis 14, bei dem die Kontaktanschlußflecken der ersten Vielzahl von Kontaktanschlußflecken (35) und die Kontaktanschlußflecken der zweiten Vielzahl von Kontaktanschlußflecken (36) mit einem Mitte-Mitte-Abstand von etwa 0,12 cm (0,050 Inch) beabstandet sind.
16. Speichermodul (5) nach einem der Ansprüche 1 bis 7, bei dem die Zweifach-Auslese-Anschlußkante (30) sich über einen Großteil der Länge der gedruckten Leiterplatte erstreckt.
DE69326189T 1992-05-19 1993-04-28 Speichermodul auf einer Linie zusammengestellt Expired - Fee Related DE69326189T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/886,413 US5270964A (en) 1992-05-19 1992-05-19 Single in-line memory module

Publications (2)

Publication Number Publication Date
DE69326189D1 DE69326189D1 (de) 1999-10-07
DE69326189T2 true DE69326189T2 (de) 2000-01-05

Family

ID=25389005

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69326189T Expired - Fee Related DE69326189T2 (de) 1992-05-19 1993-04-28 Speichermodul auf einer Linie zusammengestellt

Country Status (6)

Country Link
US (5) US5270964A (de)
EP (4) EP0571092B1 (de)
JP (1) JPH06348588A (de)
KR (1) KR100235222B1 (de)
DE (1) DE69326189T2 (de)
SG (1) SG43928A1 (de)

Families Citing this family (166)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
US5446860A (en) * 1993-01-11 1995-08-29 Hewlett-Packard Company Apparatus for determining a computer memory configuration of memory modules using presence detect bits shifted serially into a configuration register
US5375084A (en) * 1993-11-08 1994-12-20 International Business Machines Corporation Selectable interface between memory controller and memory simms
JP3077866B2 (ja) * 1993-11-18 2000-08-21 日本電気株式会社 メモリモジュール
US5502621A (en) * 1994-03-31 1996-03-26 Hewlett-Packard Company Mirrored pin assignment for two sided multi-chip layout
GB9410208D0 (en) * 1994-05-21 1994-07-06 Simpson Gareth D Memory module
DE4423567C2 (de) * 1994-07-05 1998-09-03 Siemens Ag Modulkarte
US5513135A (en) * 1994-12-02 1996-04-30 International Business Machines Corporation Synchronous memory packaged in single/dual in-line memory module and method of fabrication
US5577236A (en) * 1994-12-30 1996-11-19 International Business Machines Corporation Memory controller for reading data from synchronous RAM
KR0144035B1 (ko) * 1995-03-07 1998-08-17 김주용 전전자 교환기내 상위 제어계의 d-램 모듈 접속방법
IN188196B (de) * 1995-05-15 2002-08-31 Silicon Graphics Inc
US5686730A (en) * 1995-05-15 1997-11-11 Silicon Graphics, Inc. Dimm pair with data memory and state memory
WO1997018602A1 (en) * 1995-11-13 1997-05-22 Intel Corporation A dual-in-line universal serial bus connector
US5745914A (en) * 1996-02-09 1998-04-28 International Business Machines Corporation Technique for converting system signals from one address configuration to a different address configuration
US5661677A (en) 1996-05-15 1997-08-26 Micron Electronics, Inc. Circuit and method for on-board programming of PRD Serial EEPROMS
US5802395A (en) * 1996-07-08 1998-09-01 International Business Machines Corporation High density memory modules with improved data bus performance
US5815426A (en) * 1996-08-13 1998-09-29 Nexcom Technology, Inc. Adapter for interfacing an insertable/removable digital memory apparatus to a host data part
US5877975A (en) * 1996-08-13 1999-03-02 Nexcom Technology, Inc. Insertable/removable digital memory apparatus and methods of operation thereof
US5831890A (en) * 1996-12-16 1998-11-03 Sun Microsystems, Inc. Single in-line memory module having on-board regulation circuits
DE69740181D1 (de) 1997-05-20 2011-06-09 Bull Sa Dynamischer Direktzugriffspeicher mit variabler Konfiguration für ein Datenverarbeitungssystem und entsprechender Datenträger für eine verschachtelte Speicherblockkonfiguration
US6286062B1 (en) * 1997-07-01 2001-09-04 Micron Technology, Inc. Pipelined packet-oriented memory system having a unidirectional command and address bus and a bidirectional data bus
US6067594A (en) 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
US6108228A (en) * 1997-12-02 2000-08-22 Micron Technology, Inc. Quad in-line memory module
US6721860B2 (en) * 1998-01-29 2004-04-13 Micron Technology, Inc. Method for bus capacitance reduction
US6349051B1 (en) * 1998-01-29 2002-02-19 Micron Technology, Inc. High speed data bus
US6108730A (en) * 1998-02-27 2000-08-22 International Business Machines Corporation Memory card adapter insertable into a motherboard memory card socket comprising a memory card receiving socket having the same configuration as the motherboard memory card socket
US6142830A (en) * 1998-03-06 2000-11-07 Siemens Aktiengesellschaft Signaling improvement using extended transmission lines on high speed DIMMS
US5870325A (en) * 1998-04-14 1999-02-09 Silicon Graphics, Inc. Memory system with multiple addressing and control busses
US5953243A (en) * 1998-09-30 1999-09-14 International Business Machines Corporation Memory module identification
US6347394B1 (en) * 1998-11-04 2002-02-12 Micron Technology, Inc. Buffering circuit embedded in an integrated circuit device module used for buffering clocks and other input signals
KR100355223B1 (ko) * 1999-01-07 2002-10-09 삼성전자 주식회사 멀티 인라인 메모리 모듈 및 그와 결합되는 전자 부품 소켓
US6324071B2 (en) 1999-01-14 2001-11-27 Micron Technology, Inc. Stacked printed circuit board memory module
US6327690B1 (en) 1999-02-04 2001-12-04 Intel Corporation Integrated reed-solomon error correction code encoder and syndrome generator
US6115278A (en) 1999-02-09 2000-09-05 Silicon Graphics, Inc. Memory system with switching for data isolation
US6338144B2 (en) 1999-02-19 2002-01-08 Sun Microsystems, Inc. Computer system providing low skew clock signals to a synchronous memory unit
US6315614B1 (en) * 1999-04-16 2001-11-13 Sun Microsystems, Inc. Memory module with offset notches for improved insertion and stability and memory module connector
US6414868B1 (en) 1999-06-07 2002-07-02 Sun Microsystems, Inc. Memory expansion module including multiple memory banks and a bank control circuit
US6574746B1 (en) 1999-07-02 2003-06-03 Sun Microsystems, Inc. System and method for improving multi-bit error protection in computer memory systems
US6408356B1 (en) 1999-11-16 2002-06-18 International Business Machines Corporation Apparatus and method for modifying signals from a CPU to a memory card
US6683372B1 (en) 1999-11-18 2004-01-27 Sun Microsystems, Inc. Memory expansion module with stacked memory packages and a serial storage unit
US6288898B1 (en) 1999-12-20 2001-09-11 Dell Usa, L.P. Apparatus for mounting and cooling a system components in a computer
TW523658B (en) * 2000-04-29 2003-03-11 Samsung Electronics Co Ltd Memory modules having conductors at edges thereof and configured to conduct signals to and from the memory modules via the respective edges
US6791555B1 (en) 2000-06-23 2004-09-14 Micron Technology, Inc. Apparatus and method for distributed memory control in a graphics processing system
GB2366469B (en) * 2000-08-25 2005-02-23 Hewlett Packard Co Improvements relating to document transmission techniques II
GB2366470B (en) * 2000-08-25 2005-07-20 Hewlett Packard Co Improvements relating to document transmission techniques iv
GB2366468B (en) * 2000-08-25 2005-03-02 Hewlett Packard Co Improvements relating to document transmission techniques I
US6487102B1 (en) 2000-09-18 2002-11-26 Intel Corporation Memory module having buffer for isolating stacked memory devices
TW528948B (en) * 2000-09-14 2003-04-21 Intel Corp Memory module having buffer for isolating stacked memory devices
US6658530B1 (en) * 2000-10-12 2003-12-02 Sun Microsystems, Inc. High-performance memory module
US6725314B1 (en) 2001-03-30 2004-04-20 Sun Microsystems, Inc. Multi-bank memory subsystem employing an arrangement of multiple memory modules
US6721185B2 (en) 2001-05-01 2004-04-13 Sun Microsystems, Inc. Memory module having balanced data I/O contacts pads
US6714433B2 (en) 2001-06-15 2004-03-30 Sun Microsystems, Inc. Memory module with equal driver loading
US6843421B2 (en) 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US6674644B2 (en) 2001-11-01 2004-01-06 Sun Microsystems, Inc. Module and connector having multiple contact rows
US20030101312A1 (en) * 2001-11-26 2003-05-29 Doan Trung T. Machine state storage apparatus and method
US6731011B2 (en) 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US6771536B2 (en) 2002-02-27 2004-08-03 Sandisk Corporation Operating techniques for reducing program and read disturbs of a non-volatile memory
US6751113B2 (en) * 2002-03-07 2004-06-15 Netlist, Inc. Arrangement of integrated circuits in a memory module
US7076408B1 (en) * 2002-04-03 2006-07-11 Yazaki North America Method for ensuring consistent protocol in the location of circuits and connectors having multiple circuit-receiving cavities
US7133972B2 (en) 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction
US7200024B2 (en) 2002-08-02 2007-04-03 Micron Technology, Inc. System and method for optically interconnecting memory devices
US7117316B2 (en) 2002-08-05 2006-10-03 Micron Technology, Inc. Memory hub and access method having internal row caching
US7254331B2 (en) 2002-08-09 2007-08-07 Micron Technology, Inc. System and method for multiple bit optical data transmission in memory systems
US7149874B2 (en) 2002-08-16 2006-12-12 Micron Technology, Inc. Memory hub bypass circuit and method
US7836252B2 (en) 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
US6820181B2 (en) 2002-08-29 2004-11-16 Micron Technology, Inc. Method and system for controlling memory accesses to memory modules having a memory hub architecture
US7102907B2 (en) 2002-09-09 2006-09-05 Micron Technology, Inc. Wavelength division multiplexed memory module, memory system and method
KR100505641B1 (ko) * 2002-09-10 2005-08-03 삼성전자주식회사 메모리 모듈 및 이를 구비하는 메모리 시스템
US6996686B2 (en) * 2002-12-23 2006-02-07 Sun Microsystems, Inc. Memory subsystem including memory modules having multiple banks
US6812555B2 (en) * 2003-03-10 2004-11-02 Everstone Industry Corp. Memory card substrate with alternating contacts
US6982892B2 (en) * 2003-05-08 2006-01-03 Micron Technology, Inc. Apparatus and methods for a physical layout of simultaneously sub-accessible memory modules
US6947304B1 (en) 2003-05-12 2005-09-20 Pericon Semiconductor Corp. DDR memory modules with input buffers driving split traces with trace-impedance matching at trace junctions
US7245145B2 (en) 2003-06-11 2007-07-17 Micron Technology, Inc. Memory module and method having improved signal routing topology
US7120727B2 (en) 2003-06-19 2006-10-10 Micron Technology, Inc. Reconfigurable memory module and method
US7428644B2 (en) 2003-06-20 2008-09-23 Micron Technology, Inc. System and method for selective memory module power management
US7107415B2 (en) 2003-06-20 2006-09-12 Micron Technology, Inc. Posted write buffers and methods of posting write requests in memory modules
US7260685B2 (en) 2003-06-20 2007-08-21 Micron Technology, Inc. Memory hub and access method having internal prefetch buffers
KR100568537B1 (ko) 2003-06-24 2006-04-07 삼성전자주식회사 버퍼드 메모리 모듈
US7389364B2 (en) 2003-07-22 2008-06-17 Micron Technology, Inc. Apparatus and method for direct memory access in a hub-based memory system
CN100474709C (zh) * 2003-07-28 2009-04-01 桑迪士克防护内容解决公司 电连接器
US20050044302A1 (en) * 2003-08-06 2005-02-24 Pauley Robert S. Non-standard dual in-line memory modules with more than two ranks of memory per module and multiple serial-presence-detect devices to simulate multiple modules
US7210059B2 (en) 2003-08-19 2007-04-24 Micron Technology, Inc. System and method for on-board diagnostics of memory modules
US7133991B2 (en) 2003-08-20 2006-11-07 Micron Technology, Inc. Method and system for capturing and bypassing memory transactions in a hub-based memory system
US20050050237A1 (en) * 2003-08-28 2005-03-03 Jeddeloh Joseph M. Memory module and method having on-board data search capabilities and processor-based system using such memory modules
US7136958B2 (en) 2003-08-28 2006-11-14 Micron Technology, Inc. Multiple processor system and method including multiple memory hub modules
US7310752B2 (en) * 2003-09-12 2007-12-18 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules
US7194593B2 (en) 2003-09-18 2007-03-20 Micron Technology, Inc. Memory hub with integrated non-volatile memory
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US7177211B2 (en) * 2003-11-13 2007-02-13 Intel Corporation Memory channel test fixture and method
US7330992B2 (en) 2003-12-29 2008-02-12 Micron Technology, Inc. System and method for read synchronization of memory modules
US8250295B2 (en) 2004-01-05 2012-08-21 Smart Modular Technologies, Inc. Multi-rank memory module that emulates a memory module having a different number of ranks
US20050018495A1 (en) * 2004-01-29 2005-01-27 Netlist, Inc. Arrangement of integrated circuits in a memory module
US7188219B2 (en) 2004-01-30 2007-03-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US7412574B2 (en) 2004-02-05 2008-08-12 Micron Technology, Inc. System and method for arbitration of memory responses in a hub-based memory system
US7181584B2 (en) * 2004-02-05 2007-02-20 Micron Technology, Inc. Dynamic command and/or address mirroring system and method for memory modules
US7788451B2 (en) 2004-02-05 2010-08-31 Micron Technology, Inc. Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US7289386B2 (en) 2004-03-05 2007-10-30 Netlist, Inc. Memory module decoder
US7916574B1 (en) 2004-03-05 2011-03-29 Netlist, Inc. Circuit providing load isolation and memory domain translation for memory module
US7366864B2 (en) 2004-03-08 2008-04-29 Micron Technology, Inc. Memory hub architecture having programmable lane widths
US7257683B2 (en) 2004-03-24 2007-08-14 Micron Technology, Inc. Memory arbitration system and method having an arbitration packet protocol
US7120723B2 (en) 2004-03-25 2006-10-10 Micron Technology, Inc. System and method for memory hub-based expansion bus
US7213082B2 (en) 2004-03-29 2007-05-01 Micron Technology, Inc. Memory hub and method for providing memory sequencing hints
US7447240B2 (en) 2004-03-29 2008-11-04 Micron Technology, Inc. Method and system for synchronizing communications links in a hub-based memory system
US6980042B2 (en) 2004-04-05 2005-12-27 Micron Technology, Inc. Delay line synchronizer apparatus and method
US7590797B2 (en) 2004-04-08 2009-09-15 Micron Technology, Inc. System and method for optimizing interconnections of components in a multichip memory module
US7162567B2 (en) 2004-05-14 2007-01-09 Micron Technology, Inc. Memory hub and method for memory sequencing
US7222213B2 (en) 2004-05-17 2007-05-22 Micron Technology, Inc. System and method for communicating the synchronization status of memory modules during initialization of the memory modules
US7363419B2 (en) 2004-05-28 2008-04-22 Micron Technology, Inc. Method and system for terminating write commands in a hub-based memory system
US7519788B2 (en) 2004-06-04 2009-04-14 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
US7310748B2 (en) 2004-06-04 2007-12-18 Micron Technology, Inc. Memory hub tester interface and method for use thereof
US7289332B2 (en) * 2004-06-16 2007-10-30 Liberty University Mirror image electrical packages and system for using same
US7224595B2 (en) * 2004-07-30 2007-05-29 International Business Machines Corporation 276-Pin buffered memory module with enhanced fault tolerance
US7539800B2 (en) * 2004-07-30 2009-05-26 International Business Machines Corporation System, method and storage medium for providing segment level sparing
US7389375B2 (en) 2004-07-30 2008-06-17 International Business Machines Corporation System, method and storage medium for a multi-mode memory buffer device
US7296129B2 (en) 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7392331B2 (en) 2004-08-31 2008-06-24 Micron Technology, Inc. System and method for transmitting data packets in a computer system having a memory hub architecture
KR100585158B1 (ko) 2004-09-13 2006-05-30 삼성전자주식회사 Ｅｃｃ 메모리 모듈
US7512762B2 (en) 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7353437B2 (en) * 2004-10-29 2008-04-01 Micron Technology, Inc. System and method for testing a memory for a memory failure exhibited by a failing memory
US7305574B2 (en) 2004-10-29 2007-12-04 International Business Machines Corporation System, method and storage medium for bus calibration in a memory subsystem
US7395476B2 (en) 2004-10-29 2008-07-01 International Business Machines Corporation System, method and storage medium for providing a high speed test interface to a memory subsystem
US7331010B2 (en) 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7299313B2 (en) 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7356737B2 (en) 2004-10-29 2008-04-08 International Business Machines Corporation System, method and storage medium for testing a memory module
US7441060B2 (en) 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
US7277988B2 (en) 2004-10-29 2007-10-02 International Business Machines Corporation System, method and storage medium for providing data caching and data compression in a memory subsystem
US7172465B2 (en) * 2005-02-22 2007-02-06 Micron Technology, Inc. Edge connector including internal layer contact, printed circuit board and electronic module incorporating same
US7478307B1 (en) 2005-05-19 2009-01-13 Sun Microsystems, Inc. Method for improving un-correctable errors in a computer system
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
DE102005051497B3 (de) * 2005-10-26 2006-12-07 Infineon Technologies Ag Speichermodul mit einer elektronischen Leiterplatte und einer Mehrzahl von gleichartigen Halbleiterchips
US7478259B2 (en) 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
JP4945125B2 (ja) * 2005-12-21 2012-06-06 ラピスセミコンダクタ株式会社 メモリ制御装置
US7636813B2 (en) * 2006-05-22 2009-12-22 International Business Machines Corporation Systems and methods for providing remote pre-fetch buffers
US7640386B2 (en) 2006-05-24 2009-12-29 International Business Machines Corporation Systems and methods for providing memory modules with multiple hub devices
US7594055B2 (en) 2006-05-24 2009-09-22 International Business Machines Corporation Systems and methods for providing distributed technology independent memory controllers
US7584336B2 (en) * 2006-06-08 2009-09-01 International Business Machines Corporation Systems and methods for providing data modification operations in memory subsystems
US7493439B2 (en) 2006-08-01 2009-02-17 International Business Machines Corporation Systems and methods for providing performance monitoring in a memory system
US7669086B2 (en) 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7581073B2 (en) * 2006-08-09 2009-08-25 International Business Machines Corporation Systems and methods for providing distributed autonomous power management in a memory system
US7587559B2 (en) 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US7539842B2 (en) 2006-08-15 2009-05-26 International Business Machines Corporation Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables
US7490217B2 (en) 2006-08-15 2009-02-10 International Business Machines Corporation Design structure for selecting memory busses according to physical memory organization information stored in virtual address translation tables
US7477522B2 (en) * 2006-10-23 2009-01-13 International Business Machines Corporation High density high reliability memory module with a fault tolerant address and command bus
US7870459B2 (en) 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
KR100834826B1 (ko) * 2007-01-25 2008-06-03 삼성전자주식회사 취급손상을 줄인 집적회로 모듈의 구조 및 모듈의 종단저항 배치방법
US7603526B2 (en) 2007-01-29 2009-10-13 International Business Machines Corporation Systems and methods for providing dynamic memory pre-fetch
US7606988B2 (en) 2007-01-29 2009-10-20 International Business Machines Corporation Systems and methods for providing a dynamic memory bank page policy
KR101013900B1 (ko) * 2007-12-17 2011-02-14 기아자동차주식회사 차량의 통합조작스위치
US8516185B2 (en) 2009-07-16 2013-08-20 Netlist, Inc. System and method utilizing distributed byte-wise buffers on a memory module
US8154901B1 (en) 2008-04-14 2012-04-10 Netlist, Inc. Circuit providing load isolation and noise reduction
KR20100030126A (ko) 2008-09-09 2010-03-18 삼성전자주식회사 메모리 장치 및 그를 포함하는 전자 장치
US9128632B2 (en) 2009-07-16 2015-09-08 Netlist, Inc. Memory module with distributed data buffers and method of operation
JP2011049216A (ja) * 2009-08-25 2011-03-10 Elpida Memory Inc 回路基板及びこれを備える半導体装置、メモリモジュール、メモリシステム、並びに、回路基板の製造方法
US9142926B2 (en) * 2010-07-19 2015-09-22 Chou Hsien Tsai Electrical connector for bidirectional plug insertion
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
WO2012061633A2 (en) 2010-11-03 2012-05-10 Netlist, Inc. Method and apparatus for optimizing driver load in a memory package
CN104871654B (zh) * 2012-12-18 2018-04-06 日本电气株式会社 电子基板及其接头连接的结构
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US8992247B2 (en) * 2013-03-15 2015-03-31 Ortronics, Inc. Multi-surface contact plug assemblies, systems and methods
US20140268621A1 (en) * 2013-03-15 2014-09-18 Wintec Industries, Inc. Edge Mounting for Printed Circuit
US10324841B2 (en) 2013-07-27 2019-06-18 Netlist, Inc. Memory module with local synchronization
US20200083623A1 (en) * 2016-12-30 2020-03-12 Intel Corporation Dual in-line memory modules and connectors for increased system performance

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3161859A (en) * 1961-01-12 1964-12-15 Rca Corp Modular memory structures
US3508209A (en) * 1966-03-31 1970-04-21 Ibm Monolithic integrated memory array structure including fabrication and package therefor
US3680038A (en) * 1970-04-28 1972-07-25 Teradyne Inc Electrical connector with vibration resistance
US3671917A (en) * 1970-05-20 1972-06-20 Ammon & Champion Co Inc Printed circuit board connector
US3701078A (en) * 1971-02-04 1972-10-24 Amp Inc Bussing connector
JPS5544429B2 (de) * 1973-05-11 1980-11-12
US3982807A (en) * 1975-03-27 1976-09-28 International Telephone And Telegraph Corporation Zero force printed circuit board connector
US4077694A (en) * 1975-06-24 1978-03-07 Amp Incorporated Circuit board connector
US4164751A (en) * 1976-11-10 1979-08-14 Texas Instruments Incorporated High capacity dynamic ram cell
US4084874A (en) * 1977-06-27 1978-04-18 Gte Automatic Electric Laboratories Incorporated Low insertion force connector
US4163289A (en) * 1978-05-01 1979-07-31 Texas Instruments Incorporated Sixteen bit microcomputer memory boards for use with eight bit standard connector bus
JPS5567993A (en) * 1978-11-14 1980-05-22 Fujitsu Ltd Semiconductor memory unit
US4426689A (en) * 1979-03-12 1984-01-17 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
EP0020116B1 (de) * 1979-05-24 1984-03-14 Fujitsu Limited Halbleitervorrichtung vom "MASTERSLICE"-Typ und Herstellungsverfahren
DE2948159C2 (de) * 1979-11-29 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Integrierter Speicherbaustein mit wählbaren Betriebsfunktionen
US4253719A (en) * 1980-01-28 1981-03-03 Methode Electronics, Inc. Electrical edge connector
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
US4428635A (en) * 1982-02-24 1984-01-31 Amp Incorporated One piece zif connector
JPS58159360A (ja) * 1982-03-17 1983-09-21 Fujitsu Ltd 半導体装置
US4548456A (en) * 1982-12-21 1985-10-22 Burroughs Corporation Printed circuit board edge connectors
JPS59144155A (ja) * 1983-02-08 1984-08-18 Nec Corp 集積回路パツケ−ジ
US4656605A (en) * 1983-09-02 1987-04-07 Wang Laboratories, Inc. Single in-line memory module
US4727513A (en) * 1983-09-02 1988-02-23 Wang Laboratories, Inc. Signal in-line memory module
US4651416A (en) * 1983-10-31 1987-03-24 Depaul Albert D Printed circuits
US4842538A (en) * 1983-11-23 1989-06-27 Burndy Corporation Low insertion force circuit board connector assembly
US4558912A (en) * 1983-12-14 1985-12-17 Amp Incorporated Edge connector for chip carrier
US4781612A (en) * 1983-12-14 1988-11-01 Amp Incorporated Socket for single in-line memory module
KR890004820B1 (ko) * 1984-03-28 1989-11-27 인터내셔널 비지네스 머신즈 코포레이션 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
US4724531A (en) * 1984-07-18 1988-02-09 Hughes Aircraft Company Gate array with bidirectional symmetry
US4777590A (en) * 1984-10-29 1988-10-11 Pictorial, Inc. Portable computer
US4604743A (en) * 1984-11-21 1986-08-05 North American Philips Corporation Bus structure for an image processor
NL8500587A (nl) * 1985-03-01 1986-10-01 Du Pont Nederland Kaartleeshouder.
US4850892A (en) * 1985-12-16 1989-07-25 Wang Laboratories, Inc. Connecting apparatus for electrically connecting memory modules to a printed circuit board
JPS62155546A (ja) * 1985-12-27 1987-07-10 Toshiba Corp メモリ−モジユ−ル
JPS62192086A (ja) * 1986-02-18 1987-08-22 Matsushita Electronics Corp 半導体記憶装置
US4695111A (en) * 1986-04-10 1987-09-22 Amp Incorporated Zero insertion force connector having wiping action
JPS62260244A (ja) * 1986-05-06 1987-11-12 Nintendo Co Ltd メモリカ−トリツジ
US4700998A (en) * 1986-08-19 1987-10-20 Northern Telecom Limited Multiple contact connector having a low insertion force
US4740868A (en) * 1986-08-22 1988-04-26 Motorola Inc. Rail bonded multi-chip leadframe, method and package
JPS63239675A (ja) * 1986-11-27 1988-10-05 Toshiba Corp 半導体記憶装置
US4756694A (en) * 1986-12-19 1988-07-12 Amp Incorporated Dual row connector for low profile package
JPS63197083A (ja) * 1987-02-12 1988-08-15 Mitsubishi Electric Corp 記憶素子モジユ−ル
GB2203591A (en) * 1987-04-14 1988-10-19 Plessey Co Plc Semiconductor hybrid device
JPS63296292A (ja) * 1987-05-27 1988-12-02 Mitsubishi Electric Corp 半導体装置
US4771366A (en) * 1987-07-06 1988-09-13 International Business Machines Corporation Ceramic card assembly having enhanced power distribution and cooling
JPS6480032A (en) * 1987-09-21 1989-03-24 Hitachi Maxell Semiconductor device and manufacture thereof
JP2507476B2 (ja) * 1987-09-28 1996-06-12 株式会社東芝 半導体集積回路装置
JPH01175180A (ja) * 1987-12-28 1989-07-11 Yamaichi Electric Mfg Co Ltd 配線基板用コネクタ
JP2509969B2 (ja) * 1988-02-26 1996-06-26 株式会社日立製作所 電子装置
US4891789A (en) * 1988-03-03 1990-01-02 Bull Hn Information Systems, Inc. Surface mounted multilayer memory printed circuit board
US4850891A (en) * 1988-04-04 1989-07-25 Augat Inc. Memory module socket
JP2645068B2 (ja) * 1988-04-08 1997-08-25 株式会社東芝 メモリモジュール
US5307309A (en) * 1988-05-31 1994-04-26 Micron Technology, Inc. Memory module having on-chip surge capacitors
US4882700A (en) * 1988-06-08 1989-11-21 Micron Technology, Inc. Switched memory module
JP2865170B2 (ja) * 1988-07-06 1999-03-08 三菱電機株式会社 電子回路装置
US4992850A (en) * 1989-02-15 1991-02-12 Micron Technology, Inc. Directly bonded simm module
US5138434A (en) * 1991-01-22 1992-08-11 Micron Technology, Inc. Packaging for semiconductor logic devices
GB8823239D0 (en) 1988-10-04 1988-11-09 Gems Of Cambridge Ltd Improved data processing
JPH02186636A (ja) * 1989-01-12 1990-07-20 Seiko Epson Corp 集積回路装置の配線法
US4879631A (en) * 1989-01-18 1989-11-07 Micron Technology, Inc. Short-resistant decoupling capacitor system for semiconductor circuits
ES2208631T3 (es) * 1989-02-14 2004-06-16 Koninklijke Philips Electronics N.V. Disposicion de clavijas de alimentacion para un circuito integrado.
US4992849A (en) * 1989-02-15 1991-02-12 Micron Technology, Inc. Directly bonded board multiple integrated circuit module
JPH02246099A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 大規模半導体集積回路装置とその欠陥救済法
US5043792A (en) * 1989-04-17 1991-08-27 Nec Corporation Integrated circuit having wiring strips for propagating in-phase signals
JPH02287646A (ja) * 1989-04-27 1990-11-27 Toshiba Corp メモリ拡張方式
US5051994A (en) * 1989-04-28 1991-09-24 International Business Machines Corporation Computer memory module
AU628547B2 (en) * 1989-05-19 1992-09-17 Compaq Computer Corporation Modular computer memory circuit board
US4973270A (en) * 1989-06-02 1990-11-27 Amp Incorporated Circuit panel socket with cloverleaf contact
US4946403A (en) * 1989-08-24 1990-08-07 Amp Incorporated Low insertion force circuit panel socket
US5162979A (en) * 1989-10-23 1992-11-10 International Business Machines Corp. Personal computer processor card interconnect system
US5089993B1 (en) * 1989-09-29 1998-12-01 Texas Instruments Inc Memory module arranged for data and parity bits
US4990107A (en) * 1989-11-17 1991-02-05 Amp Incorporated Integrated circuit module connector assembly
CA2031865C (en) * 1989-12-20 1993-07-20 Andrew L. Wu High-density memory array packaging
US5191404A (en) * 1989-12-20 1993-03-02 Digital Equipment Corporation High density memory array packaging
US5157635A (en) * 1989-12-27 1992-10-20 International Business Machines Corporation Input signal redriver for semiconductor modules
EP0440445B1 (de) * 1990-01-31 1996-06-19 Hewlett-Packard Company Systemspeicherinitialisierung mit Anwesenheitserkennungskodierung
US4990097A (en) * 1990-02-21 1991-02-05 Amp Incorporated Electrical connector with module extraction apparatus
JPH03248896A (ja) * 1990-02-28 1991-11-06 Hitachi Ltd Ｉｃカード
JPH03262055A (ja) * 1990-03-12 1991-11-21 Toshiba Corp 主記憶装置増設用記憶装置
US5026297A (en) * 1990-06-28 1991-06-25 Molex Incorporated Electrical socket assembly for single in-line circuit package
US5094624A (en) * 1990-12-18 1992-03-10 Molex Incorporated Metal latch for SIMM socket
US5161995A (en) * 1990-07-16 1992-11-10 Molex Incorporated Metal latch for SIMM socket
US5082459A (en) * 1990-08-23 1992-01-21 Amp Incorporated Dual readout simm socket
JPH04130763A (ja) * 1990-09-21 1992-05-01 Toshiba Corp 薄型メモリモジュール
JP2568748B2 (ja) * 1990-10-30 1997-01-08 三菱電機株式会社 半導体装置
US5112242A (en) * 1990-11-20 1992-05-12 Foxconn International, Inc. Durable latch for memory module board
US5169333A (en) * 1991-09-27 1992-12-08 Yang Lee Su Lan Durable latch with mounting peg of memory module socket
JP3082323B2 (ja) * 1991-07-30 2000-08-28 ソニー株式会社 メモリモジュール
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5145396A (en) * 1991-11-13 1992-09-08 Amphenol Corporation Combo SIMM connector
US5260892A (en) * 1991-11-21 1993-11-09 Sun Microsystems, Inc. High speed electrical signal interconnect structure
US5200917A (en) * 1991-11-27 1993-04-06 Micron Technology, Inc. Stacked printed circuit board device
US5167517A (en) * 1991-12-05 1992-12-01 Long Frank T Ejecting SIMM socket
US5319591A (en) * 1991-12-26 1994-06-07 Oki Electric Industry Co., Ltd. Memory module
US5162970A (en) * 1992-01-27 1992-11-10 American Technical Ceramics Corporation Miniature monolithic ceramic coupler for electronic circuits
US5192220A (en) * 1992-01-31 1993-03-09 Amp Inc. Dual readout extended socket
US5164916A (en) * 1992-03-31 1992-11-17 Digital Equipment Corporation High-density double-sided multi-string memory module with resistor for insertion detection
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
US5265218A (en) * 1992-05-19 1993-11-23 Sun Microsystems, Inc. Bus architecture for integrated data and video memory
US5263870A (en) * 1992-12-16 1993-11-23 The Whitaker Corporation Dual read-out SIMM socket for high electrical speed applications
US5272664A (en) * 1993-04-21 1993-12-21 Silicon Graphics, Inc. High memory capacity DRAM SIMM
US5358887A (en) * 1993-11-26 1994-10-25 United Microelectronics Corporation Ulsi mask ROM structure and method of manufacture

Also Published As

Publication number Publication date
EP0926681A3 (de) 2000-11-22
US5270964A (en) 1993-12-14
EP0813204A3 (de) 1999-09-29
EP0813205A2 (de) 1997-12-17
US5465229A (en) 1995-11-07
EP0571092A3 (de) 1994-01-12
US5532954A (en) 1996-07-02
KR100235222B1 (ko) 1999-12-15
US5973951A (en) 1999-10-26
EP0926681A2 (de) 1999-06-30
EP0813204A2 (de) 1997-12-17
JPH06348588A (ja) 1994-12-22
US5383148A (en) 1995-01-17
EP0571092B1 (de) 1999-09-01
SG43928A1 (en) 1997-11-14
EP0813205A3 (de) 1999-09-29
EP0571092A2 (de) 1993-11-24
DE69326189D1 (de) 1999-10-07

Similar Documents

Publication Publication Date Title
DE69326189T2 (de) Speichermodul auf einer Linie zusammengestellt
DE69521095T2 (de) Dynamischer Speicher mit geteilten Leseverstärkern
DE60308183T2 (de) Pufferanordnung für speicher
DE69534709T2 (de) Herstellungsverfahren einer Halbleiteranordnung
DE60016220T2 (de) Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung
DE69610662T2 (de) DIMM Hochleistungsspeicher mit einem Datenspeicher und einem Zustandsspeicher
DE68922073T2 (de) Elektronisches System mit einem Mikroprozessor und Koprozessor, die auf einer Schaltplatte montiert sind.
DE69226845T2 (de) Speichermodul mit Verbindungsstruktur für elektrische Signale mit hoher Geschwindigkeit
DE69032970T2 (de) Halbleiterchippackungen und Module bestehend aus Stapeln derartiger Packungen
DE102005058214B4 (de) DRAM-Speicherbaustein für ein Doppelreihen-Speichermodul (DIMM)
DE69331562T2 (de) Halbleiterspeicheranordnung
DE3939337C2 (de)
DE69524652T2 (de) Verfahren und Anordnung zum Einsetzen eines sehr dichten 16- und 32- Mbyte-SIMM-Speicher in einem Computer
DE10228544A1 (de) Halbleiterspeichervorrichtung
DE202010018501U1 (de) System, das verteilte byteweise Puffer auf einem Speichermodul verwendet
DE112005003106T5 (de) Puffertyp für einen Multi-Rank Dual Inline Memory Module bzw. Mehrrang-Doppelreihenanschluss-Speichermodul (DIMM)
DE102006022136A1 (de) Halbleiterspeicherbauelement
DE102005025947A1 (de) Hierarchisches Modul
DE102007019117A1 (de) Speichermodul
DE102007035180B4 (de) Speichermodul
DE10111998A1 (de) Schaltungsmodul
DE102007021307A1 (de) Speichermodul und Verfahren zur Herstellung und zur Verwendung
DE10250156A1 (de) Speichermodul und Speicheranordnung mit abzweigfreien Signalleitungen und verteilten kapazitiven Lasten
DE69030863T2 (de) Halbleiterspeicheranordnung
DE69021696T2 (de) Gesicherte elektronische Massenspeichereinheit.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee