DE102016113093B4 - Halbleiterchip mit einer dichten anordnung von kontaktanschlüssen - Google Patents

Halbleiterchip mit einer dichten anordnung von kontaktanschlüssen Download PDF

Info

Publication number
DE102016113093B4
DE102016113093B4 DE102016113093.1A DE102016113093A DE102016113093B4 DE 102016113093 B4 DE102016113093 B4 DE 102016113093B4 DE 102016113093 A DE102016113093 A DE 102016113093A DE 102016113093 B4 DE102016113093 B4 DE 102016113093B4
Authority
DE
Germany
Prior art keywords
contact terminals
semiconductor
semiconductor chip
contact
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016113093.1A
Other languages
English (en)
Other versions
DE102016113093A1 (de
Inventor
Peter Ossimitz
Gottfried Beer
Jürgen Hoegerl
Andreas Munding
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102016113093A1 publication Critical patent/DE102016113093A1/de
Application granted granted Critical
Publication of DE102016113093B4 publication Critical patent/DE102016113093B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14142—Circular array, i.e. array with radial symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14143—Circular array, i.e. array with radial symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterchip, umfassend:einen Halbleiterkörper (102) mit einem aktiven Bauelementgebiet (104);eine oder mehrere Metallisierungsschichten (108), von dem Halbleiterkörper (102) isoliert und konfiguriert zum Führen eines oder mehrerer von Masse, Strom und Signalen zu dem aktiven Bauelementgebiet (104); undmehrere Kontaktanschlüsse (106), in einer äußersten der Metallisierungsschichten (108) ausgebildet oder darauf angeordnet und konfiguriert zum Bereitstellen von externem elektrischem Zugang zum Halbleiterchip,wobei ein Mindestabstand zwischen benachbarten der Kontaktanschlüsse (106) für den Halbleiterchip definiert ist, wobei eine oder mehrere Gruppen von benachbarten der Kontaktanschlüsse (106) eine elektrische oder funktionale Gemeinsamkeit und einen unter dem definierten Mindestabstand liegenden Pitch besitzen, wobei mindestens einer der Pitches ungleichförmig ist und eine Funktion eines für die Kontaktanschlüsse (106) in jeder Gruppe mit ungleichförmigem Pitch gestatteten Spannungspegels ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft Halbleiterchips und insbesondere eine dichte Anordnung von Kontaktanschlüssen für Halbleiterchips.
  • HINTERGRUND
  • Halbleiterchips besitzen Kontaktanschlüsse wie etwa Säulen, Pads, Löthöcker usw., um externen elektrischen Zugang zum Chip bereitzustellen. Viele Chip-zu-Chip- und Chip-zu-Board-Anwendungen besitzen eine große Kontaktanschlussanzahl. Mit zunehmender Zahl von Chipkontaktanschlüssen sollten die Abmessungen der Kontaktanschlüsse abnehmen. Ansonsten steigt die Wahrscheinlichkeit eines Ausfalls. Für das gleiche Signal kann mehr als ein Kontaktanschluss verwendet werden, um sich mit dem erhöhten Ausfallrisiko zu beschäftigen. Falls jedoch alle oder sogar einige I/O-Signale (Input/Output) mit Redundanz ausgelegt werden, steigt die Chip-I/O-Dichte signifikant oder die Chipgröße muss zunehmen. Für eine regelmäßige orthogonale I/O-Anordnung muss der Abstand, d.h. der Pitch, zwischen benachbarten individuellen Zwischenverbindungen im Fall einer 2X-Redundanz um 2 ,
    Figure DE102016113093B4_0001
    im Fall einer 3X-Redundanz um 3
    Figure DE102016113093B4_0002
    usw. reduziert werden, um nicht die Chipgröße zu erhöhen. Falls der Pitch auf diese Weise reduziert wird, muss auch das verflüssigbare Lotvolumen reduziert werden. Ansonsten steigt das Risiko von Lotkurzschlüssen zwischen benachbarten Zwischenverbindungen. Durch das Reduzieren des verflüssigbaren Lotvolumens steigt jedoch auch das Risiko von Kontaktöffnungen, selbst falls die Chipverformung (Warpage) sehr gering ist.
  • Eine nichtorthogonale Chip-I/O-Anordnung wie etwa eine hexagonale Anordnung kann eine dichtere I/O-Anordnung bereitstellen. Ungleichförmige I/O-Anordnungen schränken jedoch das Chip- und/oder Substrat-Metallleitungsrouting ein. Im Fall von extrem kleinen Pitches kann Thermokompressionsbonden verwendet werden, um sehr kleine verflüssigbare Lotvolumina zu realisieren. Das Thermokompressionsbonden ist jedoch teurer als normale Flip-Chip-Prozesse wie etwa Massenaufschmelzen mit Kapillarunterfüllung.
  • Die Druckschrift US 2015 / 0 008 575 A1 betrifft eine Halbleitervorrichtung und insbesondere ein Chip-Scale-Package und ein Verfahren zum Chip-Scale-Packaging.
  • Die Druckschrift US 2012 / 0 068 350 A1 betrifft Halbleiterpackages, elektronische Bauelemente und elektronische Systeme, die diese Bauelemente verwenden.
  • Die Druckschrift CN 101 714 535 A betrifft ein IC-Kapselungselement mit einer geringeren Anzahl von Pins als erforderlich.
  • Angesichts des Obigen besteht ein Bedarf an zuverlässigeren und weniger teuren hochdichten Halbleiterchipkontaktanschlüssen.
  • ZUSAMMENFASSUNG
  • Verschiedene Aspekte betreffen einen Halbleiterchip, umfassend: einen Halbleiterkörper mit einem aktiven Bauelementgebiet; eine oder mehrere Metallisierungsschichten, von dem Halbleiterkörper isoliert und konfiguriert zum Führen eines oder mehrerer von Masse, Strom und Signalen zu dem aktiven Bauelementgebiet; und mehrere Kontaktanschlüsse, in einer äußersten der Metallisierungsschichten ausgebildet oder darauf angeordnet und konfiguriert zum Bereitstellen von externem elektrischem Zugang zum Halbleiterchip, wobei ein Mindestabstand zwischen benachbarten der Kontaktanschlüsse für den Halbleiterchip definiert ist, wobei eine oder mehrere Gruppen von benachbarten der Kontaktanschlüsse eine elektrische oder funktionale Gemeinsamkeit und einen unter dem definierten Mindestabstand liegenden Pitch besitzen, wobei mindestens einer der Pitches ungleichförmig ist und eine Funktion eines für die Kontaktanschlüsse in jeder Gruppe mit ungleichförmigem Pitch gestatteten Spannungspegels ist.
  • Verschiedene Aspekte betreffen einen Halbleiterchip, umfassend: einen Halbleiterkörper; und mehrere Kontaktanschlüsse, von dem Halbleiterkörper beabstandet und konfiguriert zum Bereitstellen eines externen elektrischen Zugangs zu dem Halbleiterchip, wobei ein Mindestabstand zwischen benachbarten der Kontaktanschlüsse für den Halbleiterchip definiert ist, wobei eine oder mehrere Gruppen von benachbarten der Kontaktanschlüsse eine elektrische oder funktionale Gemeinsamkeit und einen unter dem definierten Mindestabstand liegenden Pitch besitzen, wobei mindestens einer der Pitches ungleichförmig ist und eine Funktion eines für die Kontaktanschlüsse in jeder Gruppe mit ungleichförmigem Pitch gestatteten Spannungspegels ist.
  • Verschiedene Aspekte betreffen eine Halbleiterbaugruppe, umfassend: ein Substrat mit mehreren Kontaktanschlüssen; einen an dem Substrat angebrachten Halbleiterchip, wobei der Halbleiterchip einen Halbleiterkörper und mehrere Kontaktanschlüsse umfasst, von dem Halbleiterkörper beabstandet und konfiguriert zum Bereitstellen von externem elektrischem Zugang zu dem Halbleiterchip; und mehrere Lötverbindungen, die die Kontaktanschlüsse des Halbleiterchips mit den Kontaktanschlüssen des Substrats verbinden, wobei mindestens einige der Lötverbindungen individuell eine einzelne gemeinsame Lötverbindung zwischen zwei oder mehr der Kontaktanschlüsse des Halbleiterchips und einem oder mehreren der Kontaktanschlüsse des Substrats bilden, wobei ein Mindestabstand zwischen benachbarten der Kontaktanschlüsse des Halbleiterchips für den Halbleiterchip definiert ist, wobei eine oder mehrere Gruppen von benachbarten der Kontaktanschlüsse des Halbleiterchips einen unter dem definierten Mindestabstand liegenden Pitch besitzen, wobei zwei oder mehrere der Kontaktanschlüsse jeder Gruppe mit einem oder mehreren der Kontaktanschlüsse des Substrats durch eine der einzelnen gemeinsamen Lötverbindungen verbunden sind, und wobei die Kontaktanschlüsse in mindestens einer der Gruppen Testverbindungen zu dem Halbleiterchip bereitstellen, die nur während des Testens des Halbleiterchips verwendet werden.
  • Verschiedene Aspekte betreffen eine Halbleiterbaugruppe, umfassend: ein Substrat mit mehreren Kontaktanschlüssen; einen an dem Substrat angebrachten Halbleiterchip, wobei der Halbleiterchip einen Halbleiterkörper und mehrere Kontaktanschlüsse umfasst, von dem Halbleiterkörper beabstandet und konfiguriert zum Bereitstellen von externem elektrischem Zugang zu dem Halbleiterchip; und mehrere Lötverbindungen, die die Kontaktanschlüsse des Halbleiterchips mit den Kontaktanschlüssen des Substrats verbinden, wobei mindestens einige der Lötverbindungen individuell eine einzelne gemeinsame Lötverbindung zwischen zwei oder mehr der Kontaktanschlüsse des Halbleiterchips und einem oder mehreren der Kontaktanschlüsse des Substrats bilden, wobei erste und zweite der Kontaktanschlüsse des Halbleiterchips, die mit einem oder mehreren der Kontaktanschlüsse des Substrats durch die gleiche einzelne gemeinsame Lötverbindung verbunden sind, unterschiedliche Oberflächenabschlüsse besitzen.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • Figurenliste
  • Die Elemente der Zeichnungen sind zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie einander nicht ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und in der Beschreibung, die folgt, detaillierter aufgeführt.
    • 1 veranschaulicht eine perspektivische Seitenansicht eines Halbleiterchips mit einer dichten Anordnung von Kontaktanschlüssen gemäß einer Ausführungsform.
    • 2 veranschaulicht eine perspektivische Bodenansicht eines Halbleiterchips mit einer dichten Anordnung von Kontaktanschlüssen gemäß einer Ausführungsform.
    • 3 veranschaulicht eine perspektivische Bodenansicht eines Halbleiterchips mit einer dichten Anordnung von Kontaktanschlüssen gemäß einer weiteren Ausführungsform.
    • 4 veranschaulicht eine perspektivische Bodenansicht eines Halbleiterchips mit einer dichten Anordnung von Kontaktanschlüssen gemäß noch einer weiteren Ausführungsform.
    • 5A veranschaulicht eine perspektivische Seitenansicht einer Halbleiterbaugruppe mit gemeinsamen Lötverbindungen zwischen einem Halbleiterchip und einem an dem Chip angebrachten Substrat gemäß einer Ausführungsform.
    • 5B veranschaulicht eine Draufsicht von oben nach unten auf einen Abschnitt des Substrats, in 5A gezeigt.
    • 6 veranschaulicht eine perspektivische Seitenansicht einer Halbleiterbaugruppe mit gemeinsamen Lötverbindungen zwischen einem Halbleiterchip und einem an dem Chip angebrachten Substrat gemäß einer weiteren Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Gemäß hierin beschriebenen Halbleiterchipausführungsformen ist ein Mindestabstand zwischen benachbarten Kontaktanschlüssen eines Halbleiterchips für den Chip definiert und mindestens einige der benachbarten Kontaktanschlüsse, die eine elektrische oder funktionale Gemeinsamkeit besitzen, besitzen auch einen Pitch, der unter dem definierten Mindestabstand liegt. Eine derartige Pitchkonfiguration vergrößert die Kontaktanschlussdichte des Chips. Die benachbarten Kontaktanschlüsse, die den reduzierten (feineren) Pitch besitzen, besitzen aufgrund ihrer relativ engen Nähe ein erhöhtes Ausfallrisiko zum Beispiel durch Kurzschließen. Weil diese Kontaktanschlüsse eine elektrische oder funktionale Gemeinsamkeit besitzen, kann jedoch das erhöhte Ausfallrisiko gemildert werden, wie später hier ausführlicher beschrieben wird. Im Allgemeinen kann jede Gruppe von Kontaktanschlüssen, die eine elektrische oder funktionale Gemeinsamkeit besitzen, d.h. ein oder mehrere elektrische und/oder funktionale Merkmale oder Attribute gemeinsam haben, einen feineren Pitch besitzen, als für den Halbleiterchip gestattet.
  • Gemäß den hierin beschriebenen Halbleiterbaugruppenausführungsformen verbindet eine einzelne gemeinsame Lötverbindung zwei oder mehr Kontaktanschlüsse eines Halbleiterchips mit einem oder mehreren Kontaktanschlüssen eines Substrats wie etwa eine Leiterplatte, einem Interposer oder einem anderen Halbleiterchip. Die Kontaktanschlüsse des Halbleiterchips, die sich die gleiche Lötverbindung teilen, können einen feineren Pitch besitzen, als für den Chip gestattet, wie oben beschrieben, um die Kontaktanschlussdichte des Chips zu vergrößern. Die Verwendung der gleichen Lötverbindung, um derart eng beabstandete Kontaktanschlüsse eines Halbleiterchips mit einem Substrat zu verbinden, vergrößert das Lotvolumen, was wiederum die Zuverlässigkeit erhöht. Die Gesamtfläche, die zum Platzieren der Chipkontaktanschlüsse erforderlich ist, sinkt aufgrund des feineren Pitch, was zu weniger Chip-zu-Substrat-Verbindungspunkten führt und eine bessere Nutzung von seitlichen Verbindungen gestattet. Eine derartige gemeinsame Lötverbindungskonfiguration für Halbleiterbaugruppen verbessert auch die Stromfähigkeit der letzten Metallschicht des Halbleiterchips für die Stromführung.
  • 1 veranschaulicht eine Ausführungsform eines Halbleiterchips 100, der eine dichte Anordnung von Kontaktanschlüssen besitzt. Der Halbleiterchip 100 umfasst einen Halbleiterkörper 102 mit einem aktiven Bauelementgebiet 104. In einem breiten Sinne kann der Halbleiterkörper 102 eine beliebige Art von Halbleitermaterial wie etwa monokristallines Silizium oder jedes binäre, ternäre oder quaternäre III-V-Verbundhalbleitermaterial umfassen. Das aktive Bauelementgebiet 104 ist das Gebiet des Halbleiterchips 100, in dem Bauelemente wie etwa Transistoren ausgebildet sind. Diese Bauelemente bilden eine Schaltung. Der Halbleiterchip 100 besitzt Kontaktanschlüsse 106, damit die Schaltung mit der Außenwelt kommunizieren kann. Der Halbleiterchip 100 besitzt auch eine oder mehrere Metallisierungsschichten 108, die durch Isolieren des Materials 110 wie etwa eine oder mehrere Dielektrikumsschichten von dem Halbleiterkörper 102 isoliert sind. Jede Metallisierungsschicht 108 ist konfiguriert zum Führen eines oder mehrerer von Masse, Strom und Signalen zum aktiven Bauelementgebiet 104 des Chips 100. Das aktive Bauelementgebiet 104 und jede Metallisierungsschicht 108 sind in 1 mit gestrichelten Kästen dargestellt, da sie sich in dieser beispielhaften Darstellung außerhalb des Blickfelds befinden.
  • Die Kontaktanschlüsse 106 des Halbleiterchips 100 sind in der äußersten Metallisierungsschicht 108 ausgebildet oder darauf angeordnet. Beispielsweise können die Kontaktanschlüsse 106 Pads, Kontaktflecken, Löthöcker, Kupfersäulen usw. sein. Die Kontaktanschlüsse 106 liefern den Punkt des physischen Kontakts für den Halbleiterchip 100 zu einem Substrat (in 1 nicht gezeigt) wie etwa einer Leiterplatte, einem Interposer, einem weiteren Halbleiterchip usw. Die Kontaktanschlüsse 106 liefern auch externen elektrischen Zugang zum Halbleiterchip 100.
  • Ein Mindestabstand (Pmin) zwischen benachbarten der Kontaktanschlüsse 106 ist für den Halbleiterchip 100 definiert. Dieser Mindestabstand kann als eine Designanforderung oder sogenannte Grundregel insofern angesehen werden, als der definierte Mindestabstand Pmin nicht verletzt werden darf. Das heißt, benachbarte der Kontaktanschlüsse 106 sollten mit einem Abstand von mindestens Pmin beabstandet sein. Eine oder mehrere Gruppen 112 von benachbarten der Kontaktanschlüsse 106 können jedoch eine elektrische oder funktionale Gemeinsamkeit besitzen.
  • Beispielsweise kann in einem Fall elektrischer Gemeinsamkeit mehr als ein Kontaktanschluss 106 für das gleiche I/O-Signal verwendet werden. Benachbarte Kontaktanschlüsse mit einer derartigen I/O-Redundanz können enger zusammen beabstandet sein als gestattet, weil ein Ausfall eines oder möglicherweise mehrerer dieser Kontaktanschlüsse 106 zum Beispiel wegen eines Kontaktkurzschlusses aufgrund einer Lotüberbrückung aufgrund der Redundanz nicht notwendigerweise zu einem fehlerhaften I/O-Signal führt. Strom- und/oder Massekontaktanschlüsse können ebenfalls Redundanz und deshalb einen feineren Pitch als gestattet besitzen.
  • Bei anderen Beispielen von elektrischer oder funktionaler Gemeinsamkeit können zwei oder mehr benachbarte Kontaktanschlüsse 106 verschiedene Bits an Informationen auf dem gleichen Spannungspegel führen oder mit dem gleichen Bus in dem Halbleiterchip 100 assoziiert sein. Der Halbleiterchip 100 kann ausgelegt sein zum Implementieren eines beliebigen standardmäßigen Fehlerkorrekturverfahrens wie etwa Wiederholungscodes, Paritätsbits, Prüfsummen, zyklische Blockprüfungen (CRC - Cyclic Redundancy Checks), kryptografische Hash-Funktionen, Fehlerkorrekturcodes usw., um Fehler zu korrigieren, die möglicherweise aufgrund eines Fehlers an einem oder mehreren dieser Kontaktanschlüsse auftreten. Benachbarte Kontaktanschlüsse 106 mit derartiger elektrischer oder funktionaler Gemeinsamkeit können näher aneinander beabstandet sein als gestattet, weil ein Ausfall von einem oder möglicherweise mehreren dieser Kontaktanschlüsse aufgrund des zum Korrigieren von Signalfehlern verwendeten Fehlerkorrekturverfahrens nicht notwendigerweise zu einem Signalfehler führt.
  • Im Allgemeinen kann jede Gruppe 112 von Kontaktanschlüssen 106, die eine elektrische oder funktionale Gemeinsamkeit besitzt, d.h. sich eine oder mehrere elektrische und/oder funktionale Merkmale oder Attribute teilt, einen feineren Pitch besitzen als für den Halbleiterchip 100 gestattet. In einigen Fällen können mindestens zwei verschiedene Pitches, die kleiner sind als der definierte Mindestabstand, für unverwandte Gruppen von benachbarten Kontaktanschlüssen verwendet werden. Beispielsweise können Signalkontaktanschlüsse am Rand oder an der Kante des Chips 100 einen dichteren I/O-Pitch besitzen als Masse- und Stromkontaktanschlüsse in der Mitte. Zusätzlich oder alternativ können spezielle Schnittstellen (z.B. XAUII) vollständig unregelmäßige Anschlussanordnungen besitzen.
  • 1 zeigt fünf Gruppen 112 von solchen Kontaktanschlüssen 106, wobei jede Gruppe 112 einen Pitch (Pcom1, Pcom2, Pcom3, Pcom4, Pcom5) besitzt, der kleiner ist als der definierte Mindestabstand Pmin. Bei einer Ausführungsform liegt der Pitch PcomX der Kontaktanschlüsse 106 in jeder Gruppe 112 zwischen 90% und 25% des definierten Mindestabstands Pmin, z.B. zwischen 90% und 95% oder zwischen 83% und 89% oder zwischen 75% und 82% oder zwischen 63% und 75% oder zwischen 50% bis 62%.
  • Der Pitch PcomX für jede Gruppe 112 von Kontaktanschlüssen 106, die eine elektrische oder funktionale Gemeinsamkeit besitzt, kann für verschiedene der Gruppen gleichförmig oder ungleichförmig sein. Beispielsweise kann der Pitch für eine erste der Gruppen 112 anders sein als der Pitch für eine zweite der Gruppen 112, zum Beispiel Pcom1 ≠ Pcom2, usw. In dem Fall von ungleichförmigen Pitches kann der Pitch PcomX für jede Gruppe 112 eine Funktion des Spannungspegels sein, der für die in dieser Gruppe 112 enthaltenen Kontaktanschlüsse 106 gestattet ist. Beispielsweise kann eine Gruppe von Stromkontaktanschlüssen einen anderen Pitch besitzen als eine Gruppe von Massekontaktanschlüssen. Alternativ oder zusätzlich kann eine Gruppe von Kontaktanschlüssen, die ein oder mehrere Signale auf einem ersten Spannungspegel führen, einen anderen Pitch besitzen als eine Gruppe von Kontaktanschlüssen, die ein oder mehrere Signale auf einem von dem ersten Spannungspegel verschiedenen zweiten Spannungspegel führen. In jedem Fall gestattet in dem Chipdesign implementierte elektrische oder funktionale Redundanz, dass einige der Kontaktanschlüsse 106 enger zusammen beabstandet sind, als ansonsten gestattet. Als Nächstes werden verschiedene Layout-Ausführungsformen für Gruppen von Chipkontaktanschlüssen beschrieben, die eine elektrische oder funktionale Gemeinsamkeit besitzen.
  • 2 ist eine Teilansicht eines Teils der zulässigen Kontaktanschlussfläche 114 des Halbleiterchips 100 gemäß einer Ausführungsform. Die zulässige Kontaktanschlussfläche 114 ist der Flächeninhalt des Chips 100, der für die Platzierung der Kontaktanschlüsse 106 zur Verfügung steht. Gemäß der in 2 gezeigten Ausführungsform sind die Kontaktanschlüsse 106 in Gruppen 112 von drei mit einer regelmäßigen orthogonalen Ordnung angeordnet. Jede Gruppe 112 von elektrisch oder funktional verwandten Kontaktanschlüssen 106 bildet ein gleichseitiges Dreieck mit einer Seitenlänge von P4. Die Fläche jedes Dreiecks ist durch Bezugszahl 116 in 2 identifiziert. Der Abstand zum nächstliegenden Kontaktanschluss 106 außerhalb einer elektrisch oder funktional verwandten Gruppe 112 ist in 2 mit P2 bezeichnet und entspricht dem für den Chip 100 definierten Mindestkontaktanschlussabstand Pmin. Jede Gruppe 112 aus drei Kontaktanschlüssen 106 mit einer elektrischen oder funktionalen Gemeinsamkeit besitzt auch einen Pitch P1, der unter dem für den Chip 100 definierten Mindestabstand P2 liegt. Bei einer Ausführungsform liegt P1 etwa zwischen 90% und 25% von P2. Jede Gruppe 112 von Kontaktanschlüssen 106 kann auf die gleiche ungefähre Weise mit dem gleichen horizontalen Pitch P5 und vertikalen Pitch P3 angeordnet sein, um eine bessere Zwischenverbindungsdichte zu erzielen, wie mit einer reinen hexagonalen Anordnung erzielt.
  • Die von allen den Kontaktanschlüssen 106 benötigte Gesamtfläche übersteigt gemäß der in 2 gezeigten Ausführungsform 15% der verfügbaren Kontaktanschlussfläche 114. Beispielsweise auf der Basis eines I/O-Pitch von 80 µm (Mikrometer) und pI/o=0,08 [mm] beträgt die Flächendichte von nicht zur gleichen Gruppe gehörenden Kontaktanschlüssen DI/o=0,08-2 ~ 156,3 [mm-2] und die Flächendichte der Kontaktanschlüsse in der gleichen Gruppe und unter Annahme einer regelmäßigen Anordnung Di=3×156,3 ~ 469 [mm-2] . Dies ergibt pi = pI/o/√3 =0,08/√3 = 0,046 [mm] = 46,2 [µm (Mikrometer)]. Im Vergleich dazu würde für eine reine hexagonale Anordnung der Pitch unter der Annahme einer identischen I/O-Dichte 53,3 µm (Mikrometer) betragen. Das Ausmaß der Kontaktanschlussfläche, das für die Platzierung jeder Gruppe von Kontaktanschlüssen mit einer elektrischen oder funktionalen Gemeinsamkeit benötigt wird, wird in 2 durch Bezugszeichen 118 identifiziert.
  • Im Allgemeinen sind die Einflüsse von geometrischen und den Prozess betreffenden Toleranzen auf Kontaktanschlussöffnungen umso weniger kritisch, umso größer der Kontaktanschlussdurchmesser P6 ist. Die Kontaktanschlüsse 106 müssen keine runde Gestalt besitzen, wie in 2 gezeigt. Tatsächlich können einige oder alle der Kontaktanschlüsse 106 eine beliebige unregelmäßige Gestalt besitzen, die ausgelegt ist, um einen optimierten Abstand zwischen benachbarten Kontaktanschlüssen 106 zu erzielen. Zusätzlich oder alternativ können die Kontaktanschlüsse 106 den gleichen Durchmesser oder unterschiedliche Durchmesser besitzen, zum Beispiel Durchmesser von 20, 18, 16 µm (Mikrometer).
  • Je kleiner der Abstand zwischen den Kontaktanschlüssen 106 ist, umso kritischer ist der Einfluss aller Toleranzen auf Kontaktanschlusskurzschlüsse. Der Effekt von Kurzschlüssen zwischen Kontaktanschlüssen 106 in der gleichen Gruppe 112, d.h. Kontaktanschlüssen 106 mit einem feineren Pitch (P1) als gestattet (P2), wird jedoch aufgrund der elektrischen oder funktionalen Redundanz gemildert, wie oben erläutert. Nicht zur gleichen Gruppe 122 gehörende Kontaktanschlüsse 106 besitzen einen Pitch P2, die der für den Halbleiterchip 100 definierten Mindestbeabstandungsanforderung Pmin entspricht, um das Risiko eines elektrischen Ausfalls aufgrund von Kurzschluss zu reduzieren.
  • 3 ist eine Teilansicht der zulässigen Kontaktanschlussfläche 114 des Halbleiterchips 100 gemäß einer weiteren Ausführungsform. Die in 3 gezeigte Ausführungsform ist ähnlich der in 2 gezeigten Ausführungsform. Im Unterschied dazu jedoch sind einige der Kontaktanschlüsse 106 in Gruppen 112 von zwei mit einer regelmäßigen orthogonalen Anordnung angeordnet. Jede Gruppe 112 von zwei Kontaktanschlüssen 106 besitzt eine elektrische oder funktionale Gemeinsamkeit und einen unter dem für den Chip 100 definierten Mindestabstand P2 liegenden Pitch P1. Zusätzliche Beabstandungsparameter P7-P11 sind ebenfalls in 3 gezeigt. Bei einer Ausführungsform beträgt P1 etwa 50% von P2.
  • Die von allen den Kontaktanschlüssen 106 benötigte Gesamtfläche kann gemäß der in 3 gezeigten Ausführungsform 15% der verfügbaren Kontaktanschlussfläche 114 übersteigen. Beispielsweise auf der Basis eines I/O-Pitch von 80 µm (Mikrometer) und pI/o=0,08 [mm] beträgt die Flächendichte von nicht zur gleichen Gruppe gehörenden Kontaktanschlüssen DI/o=0,08-2 ~ 156,3 [mm-2] und die Flächendichte der Kontaktanschlüsse in der gleichen Gruppe und unter Annahme einer regelmäßigen Anordnung Di = 2×156,3 ~ 313 [mm-2]. Dies ergibt pi = pI/O/√2 = 0,08/√2 = 0,057 [mm] = 56,6 [µm (Mikrometer)]. Im Vergleich dazu würde für eine reine hexagonale Anordnung der Pitch unter der Annahme einer identischen I/O-Dichte 65,3 µm (Mikrometer) betragen. In diesem Beispiel ist die relative Differenz zwischen jedem Paar verwandter Kontaktanschlüsse und den benachbarten Kontaktanschlüssen, die nicht mit jenem Paar verwandt sind, aggressiver gewählt gemäß der Beziehung von P1/P2=1:2 im Vergleich zur Ausführungsform von 2. Im Allgemeinen beträgt die Beziehung von P1/P2 bevorzugt 1:1,1 oder größer.
  • Weiterhin wurde für die in 3 gezeigte Ausführungsform eine Parallelanordnung von verwandten Kontaktanschlüssen gewählt. Anders als bei der in 2 gezeigten Ausführungsform gehören nicht alle der Kontaktanschlüsse 106 zu einer Gruppe 112 mit einer elektrischen oder funktionalen Gemeinsamkeit. Als solches sind einige der Kontaktanschlüsse 106 nicht mit dem feineren Pitch P1 beabstandet. Das Ausmaß der Kontaktanschlussfläche, das für die Platzierung jeder Gruppe 112 von zwei Kontaktanschlüssen 106 benötigt wird, die eine elektrische oder funktionale Gemeinsamkeit besitzen, wird in 3 durch das Bezugszeichen 118 identifiziert. Der horizontale Pitch P5 und der vertikale Pitch P3 zwischen benachbarten Kontaktanschlüssen in der gleichen Gruppe und dem nächstliegenden Kontaktanschluss nicht in jener Gruppe sind ebenfalls in 3 zusammen mit zusätzlichen Beabstandungskontaktanschlussparametern P7-P11 gezeigt.
  • 4 ist eine Teilansicht der zulässigen Kontaktanschlussfläche 114 des Halbleiterchips 100 gemäß noch einer weiteren Ausführungsform. Die in 4 gezeigte Ausführungsform ist ähnlich der in 3 gezeigten Ausführungsform. Im Unterschied dazu jedoch besitzen die Paare 112 von Kontaktanschlüssen 106 mit einer elektrischen oder funktionalen Gemeinsamkeit eine nichtparallele Anordnung. Die Paare 112 von verwandten Kontaktanschlüssen 106 sind allgemein in der Form eines Sterns mit einer tangentialen Füllung organisiert. In 4 sind die Paare 112 von verwandten Kontaktanschlüssen 106 kollektiv in der Form einer regelmäßigen siebenseitigen Gestalt angeordnet. Es gibt einen großen Anteil an überlappenden Flächen zwischen den Gruppen 112 von verwandten Kontaktanschlüssen 106, doch schneiden diese Überlappungsflächen nicht die Kontaktanschlüsse 106. Als solches kann eine weitere Erhöhung bei der I/O-Dichte mit dieser Anordnung erreicht werden.
  • Das in 4 mit einer regelmäßigen siebenseitigen Gestalt gezeigte Beispiel ist zum Zweck gezeigt, die vielen Möglichkeiten zu veranschaulichen, wie Gruppen von Kontaktanschlüssen mit der gleichen elektrischen oder funktionalen Gemeinsamkeit angeordnet werden können. Weitere Freiheitsgrade können unter Verwendung anderer Kontaktanschlussgestalten anstatt einer kreisförmigen Gestalt realisiert werden. Beispielsweise können Kontaktanschlussgestalten mit einem unregelmäßigen Umriss verwendet werden. Außerdem können die Kontaktanschlüsse 106, die in einer bestimmten Gruppe 112 mit einer bestimmten Art von elektrischer oder funktionaler Gemeinsamkeit enthalten sind, was das erhöhte Risiko von Kurzschluss lindert, näher zusammen als für den Chip 100 gestattet platziert werden.
  • Beispielsweise können die Kontaktanschlüsse 106 in mindestens einer Gruppe 106 redundante externe Signalverbindungen zu dem Halbleiterchip 100 zum Führen der gleichen Informationen bereitstellen. Ein Kurzschluss zwischen zweien dieser Kontaktanschlüsse führt nicht zu einem Signalfehler. Die Kontaktanschlüsse 106 in mindestens einer Gruppe 112 können redundante Strom- oder Masseverbindungen zum Halbleiterchip 100 bereitstellen. Wiederum führt ein Kurzschluss zwischen zweien dieser Kontaktanschlüsse nicht zu einem Signalfehler. Die Kontaktanschlüsse 106 in mindestens einer Gruppe 112 können Testverbindungen zu dem Halbleiterchip 100 bereitstellen, die nur während des Testens des Chips 100 verwendet werden. Ein Kurzschluss zwischen zweien dieser Kontaktanschlüsse führt während der Chipverwendung nicht zu einem Signalfehler, da diese Kontaktanschlüsse nur während des Chiptestens verwendet werden. Bei noch einem weiteren Beispiel enthält der Halbleiterchip 100 einen aus der oder den Metallisierungsschichten 108 des Chips 100 gebildeten Bus. Die Kontaktanschlüsse 106 in mindestens einer Gruppe 112 können externe Signalverbindungen für verschiedene Leitungen des Busses bereitstellen. Ein Kurzschluss zwischen zweien dieser Kontaktanschlüsse führt nicht notwendigerweise zu einem Signalfehler, falls ein durch den Chip 100 ausgeführter Fehlerkorrekturalgorithmus solche Fehler korrigieren kann. Bei noch einem weiteren Beispiel können die Kontaktanschlüsse 106 in mindestens einer Gruppe 112 externe Signalverbindungen zu dem Halbleiterchip 100 bereitstellen, um verschiedene Bits an Informationen auf dem gleichen Spannungspegel zu führen. Ein Kurzschluss zwischen zweien dieser Kontaktanschlüsse führt nicht zu einem Signalfehler, falls ein durch den Chip 100 ausgeführter Fehlerkorrekturalgorithmus solche Fehler korrigiert.
  • Die zuvor hierin beschriebenen Ausführungsformen erhöhen zuverlässig die Kontaktanschlussdichte eines Halbleiterchips, indem Kontaktanschlüsse mit einer elektrischen oder funktionalen Gemeinsamkeit näher aneinander beabstandet werden, als für den Chip gestattet. Elektrische Redundanz oder Fehlerkorrekturtechniken verringern das erhöhte Risiko des Kurzschlie-ßens, das dadurch bewirkt wird, dass verwandte Kontaktanschlüsse in derartiger enger Nähe platziert werden. Die Kontaktanschlussdichte eines Halbleiterchips kann auch zuverlässig erhöht werden, indem gemeinsame Lötverbindungen verwendet werden, wie als Nächstes ausführlicher erläutert wird.
  • Die 5A und 5B veranschaulichen eine Ausführungsform einer Halbleiterbaugruppe 200 mit gemeinsamen Lötverbindungen 202 zwischen einem Halbleiterchip 204 und einem an dem Chip 204 angebrachten Substrat 206. 5A zeigt eine perspektivische Seitenansicht der Halbleiterbaugruppe 200, und 5B zeigt eine Draufsicht von oben nach unten eines Abschnitts des Substrats 206, an dem der Halbleiterchip 204 angebracht ist. Das Substrat 206 kann eine Leiterplatte, ein Interposer oder ein anderer Halbleiterchip sein. Der Halbleiterchip 204 besitzt einen Halbleiterkörper und mehrere Kontaktanschlüsse 208 wie etwa Pads, Kontaktflecken, Löthöcker, Kupfersäulen usw., die von dem Halbleiterkörper beabstandet und konfiguriert sind zum Bereitstellen eines externen elektrischen Zugangs zu dem Halbleiterchip 204, wie hier zuvor beschrieben.
  • Das Substrat 206 besitzt ebenfalls mehrere Kontaktanschlüsse 210 wie etwa Pads, Kontaktflecken, Löthöcker, Kupfersäulen usw. Lötverbindungen 202 verbinden die Kontaktanschlüsse 208 des Halbleiterchips 204 mit den Kontaktanschlüssen 210 des Substrats 206. Mindestens einige der Lötverbindungen 202 bilden individuell eine einzelne gemeinsame Lötverbindung zwischen zwei oder mehr der Chipkontaktanschlüsse 208 und einem oder mehreren der Substratkontaktanschlüsse 210.
  • In dem in 5B dargestellten Beispiel sind jeweilige Gruppen von drei Chipkontaktanschlüssen 208 über eine einzelne gemeinsame Lötverbindung 202 jeweils mit einem Substratkontaktanschluss 210 verbunden. Das Substrat 206 besitzt mindestens eine strukturierte Metallisierungsschicht 212, um Signale, Strom und Masse zwischen anderen Komponenten und dem Halbleiterchip 204 über die Lötverbindungen 202 zu führen.
  • Es kann ein beliebiger standardmäßiger Lötprozess verwendet werden, um die gemeinsamen Lötverbindungen 202 auszubilden. Beispielsweise können die Enden der Chipkontaktanschlüsse 208, die dem Substrat 206 zugewandt sind, beschichtet werden, um ein Benetzen dieser Kante der Chipkontaktanschlüsse 208 zu verstärken. Außerdem kann eine Barriere zwischen den Chipkontaktanschlüssen 208 und dem Lot 202 zum Beispiel im Fall von Kupferkontaktanschlüssen platziert werden. Alternativ kann die Barriere entfallen.
  • Allgemein ist es die Anordnung der Chipkontaktanschlüsse 208, die die gemeinsame Lötverbindungskonfiguration herbeiführt. Es wird ausreichend Lotvolumen bereitgestellt, um jede gemeinsame Lötverbindung 202 auszubilden. In einer in 5A als „A“ dargestellten Ausführungsform sind die Chip- und Substratkontaktanschlüsse 208, 210 derart angeordnet, dass zwei oder mehr der Chipkontaktanschlüsse 208 durch eine einzelne gemeinsame Lötverbindung 202 mit einem der Substratkontaktanschlüsse 210 verbunden sind. Bei einer anderen, in 5A als „B“ dargestellten Ausführungsform sind zwei oder mehr der Chipkontaktanschlüsse 208 über eine einzelne gemeinsame Lötverbindung 202 mit zwei oder mehr der Substratkontaktanschlüsse 210 verbunden. Da das Substrat 206 ebenfalls ein Halbleiter sein kann, kann in einer spezifischen Ausführungsform die Funktionalität von Chip 204 und Substrat 206 gemäß 5A vertauscht werden. Die Kontaktflächengröße der in der Draufsicht von 5B gezeigten Kontaktanschlüsse 208 kann kleiner sein als die Kontaktflächengröße der Substratkontaktanschlüsse 210, was eine bessere Routing- und Platzierungsfähigkeit auf dem Substrat 206 ermöglicht.
  • Bei einigen Ausführungsformen besitzt jede Gruppe aus zwei oder mehr Kontaktanschlüssen 208 des Halbleiterchips 204, die mit einem oder mehreren der Kontaktanschlüsse 210 des Substrats 206 durch eine einzelne gemeinsame Lötverbindung 202 verbunden sind, eine Gesamtkontaktfläche, die zwischen 10% und 70% größer ist als eine Kontaktfläche auf dem Substrat 206 der gemeinsamen Lötverbindungen 202. Mit anderen Worten können die Chipkontaktanschlüsse 210 kollektiv eine signifikant größere Kontaktfläche besitzen als die gemeinsamen Lötverbindungen 202. Als solches können die gemeinsamen Lötverbindungen 202 eine Art von Kontaktflächenreduktion von dem Chip 204 zum Substrat 206 liefern.
  • Die Robustheit der Halbleiterbaugruppe 200 kann durch Anwenden verschiedener Designregeln für die Chipkontaktanschlüsse 208 erhöht werden, die jeweils optimiert sind um einen anderen Ausfallmodus während eines Arbeitslebenszyklus zu vermeiden. Beispielsweise können mindestens einige der Chipkontaktanschlüsse 208 Oberflächenabschlüsse 214 wie etwa eine Beschichtung, einen Film usw. an dem dem Substrat 206 zugewandten Ende der Kontaktanschlüsse 208 besitzen. Die Oberflächenabschlüsse 214 nehmen Beanspruchungen zwischen dem Substrat 206 und dem Halbleiterchip 204 auf, die zum Beispiel aufgrund von Temperaturschwankungen und/oder unterschiedlichen Wärmekoeffizienten entstehen. Gemäß einer Ausführungsform besitzen zwei oder mehr Chipkontaktanschlüsse 208, die durch die gleiche gemeinsame Lötverbindung 202 mit einem oder mehreren der Substratkontaktanschlüsse 210 verbunden sind, unterschiedliche Oberflächenabschlüsse 214, um verschiedene Arten von Beanspruchungen wie etwa Zugbeanspruchung, Druckbeanspruchung, oder Scherbeanspruchung und alle anderen Beanspruchungen aufzunehmen, die in dem Baugruppenlebenszyklus auftreten. Falls beispielsweise ein Anschluss aufgrund von Lotmigration ausfällt, ist ein anderer Anschluss mit einer anderen Beschichtung, einem anderen Film usw. gegenüber diesem Ausfallmechanismus unter den gegebenen Arbeitsbedingungen möglicherweise nicht anfällig.
  • Bei einigen Ausführungsformen besitzen zwei oder mehr Chipkontaktanschlüsse 208, die durch die gleiche gemeinsame Lötverbindung 202 mit mindestens einem der Substratkontaktanschlüsse 210 verbunden sind, einen Pitch, der kleiner ist als der definierte Mindestabstand Pmin für beabstandete der Chipkontaktanschlüsse 208, wie zuvor hierin in Verbindung mit 1-4 beschrieben. Gemäß diesen Ausführungsformen besitzen die Chipkontaktanschlüsse 208, die sich die gleiche Lötverbindung 202 zur Verbindung mit dem Substrat 206 teilen, eine elektrische oder funktionale Gemeinsamkeit. Beispielsweise können Chipkontaktanschlüsse 208, die durch die gleiche gemeinsame Lötverbindung 202 mit mindestens einem der Substratkontaktanschlüsse 210 verbunden sind, redundante externe Signalverbindungen zum Halbleiterchip 204 bereitstellen, um die gleichen Informationen zu führen. Bei einem weiteren Beispiel können Chipkontaktanschlüsse 208, die durch die gleiche gemeinsame Lötverbindung 202 mit mindestens einem der Substratkontaktanschlüsse 210 verbunden sind, redundante Strom- oder Masseverbindungen zu dem Halbleiterchip 204 bereitstellen. Bei noch einem weiteren Beispiel können Chipkontaktanschlüsse 208, die durch die gleiche gemeinsame Lötverbindung 202 mit mindestens einem der Substratkontaktanschlüsse 210 verbunden sind, Testverbindungen zu dem Halbleiterchip 204 bereitstellen, die nur während des Testens des Halbleiterchips 204 verwendet werden. Bei noch einem weiteren Beispiel können Chipkontaktanschlüsse 208, die durch die gleiche gemeinsame Lötverbindung 202 mit mindestens einem der Substratkontaktanschlüsse 210 verbunden sind, externe Signalverbindungen für verschiedene Leitungen eines im Chip 204 enthaltenen Busses bereitstellen. Bei einem weiteren Beispiel können Chipkontaktanschlüsse 208, die durch die gleiche gemeinsame Lötverbindung 202 mit mindestens einem der Substratkontaktanschlüsse 210 verbunden sind, verschiedene Bits an Informationen beim gleichen Spannungspegel führen.
  • 6 veranschaulicht eine perspektivische Seitenansicht einer weiteren Ausführungsform einer Halbleiterbaugruppe 300 mit gemeinsamen Lötverbindungen 302 zwischen zwei oder mehr Kontaktanschlüssen 304 eines Halbleiterchips 306 und einem oder mehreren Kontaktanschlüssen 308 eines an dem Chip 306 angebrachten Substrats 310. Die in 6 gezeigte Ausführungsform ist ähnlich der in 5A und 5B gezeigten Ausführungsform. Gemäß der in 6 gezeigten Ausführungsform ist das Substrat 310 eine Leiterplatte, die einen oder mehrere, an der Platine 310 angebrachte zusätzliche Halbleiterchips 302 besitzt. Drahtbondungs- oder andere Arten elektrischer Verbindungen 314 können zu dem zusätzlichen Chip 312 hergestellt werden. Außerdem veranschaulicht 6, dass eine zusätzliche Fläche 316 auf der Oberfläche 318 der Leiterplatte 310 vorgesehen ist, auf der der Chip 306 angebracht ist, und zwar aufgrund der Verwendung von gemeinsamen Lötverbindungen 302. Dies wiederum stellt eine vergrößerte Routingfläche auf der Leiterplatte 310 für Signale und/oder Strom bereit.
  • Räumlich relative Ausdrücke wie etwa „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen verschiedene Orientierungen des Bauelements zusätzlich zu verschiedenen Orientierungen als jenen in den Figuren dargestellten einschließen. Zudem werden Ausdrücke wie etwa „erster“, „zweiter“ und dergleichen ebenfalls verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und sollen ebenso nicht beschränkend sein. In der Beschreibung beziehen sich gleiche Ausdrücke auf gleiche Elemente.
  • Wie hierin verwendet, sind die Ausdrücke „mit“, „enthaltend“, „einschließlich‟, „umfassend“ und dergleichen offene Ausdrücke, die die Anwesenheit festgestellter Elemente oder Merkmale anzeigen, zusätzliche Elemente oder Merkmale aber nicht ausschließen. Die Artikel „ein/eine/einer“ und „der/die/das“ sollen den Plural sowie den Singular beinhalten, sofern nicht der Kontext deutlich etwas anderes angibt.

Claims (18)

  1. Halbleiterchip, umfassend: einen Halbleiterkörper (102) mit einem aktiven Bauelementgebiet (104); eine oder mehrere Metallisierungsschichten (108), von dem Halbleiterkörper (102) isoliert und konfiguriert zum Führen eines oder mehrerer von Masse, Strom und Signalen zu dem aktiven Bauelementgebiet (104); und mehrere Kontaktanschlüsse (106), in einer äußersten der Metallisierungsschichten (108) ausgebildet oder darauf angeordnet und konfiguriert zum Bereitstellen von externem elektrischem Zugang zum Halbleiterchip, wobei ein Mindestabstand zwischen benachbarten der Kontaktanschlüsse (106) für den Halbleiterchip definiert ist, wobei eine oder mehrere Gruppen von benachbarten der Kontaktanschlüsse (106) eine elektrische oder funktionale Gemeinsamkeit und einen unter dem definierten Mindestabstand liegenden Pitch besitzen, wobei mindestens einer der Pitches ungleichförmig ist und eine Funktion eines für die Kontaktanschlüsse (106) in jeder Gruppe mit ungleichförmigem Pitch gestatteten Spannungspegels ist.
  2. Halbleiterchip nach Anspruch 1, wobei die Kontaktanschlüsse (106) Lothügel oder Kupfersäulen sind.
  3. Halbleiterchip nach Anspruch 1 oder 2, wobei der Pitch zwischen 90% und 25% des definierten Mindestabstands liegt.
  4. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die Kontaktanschlüsse (106) in mindestens einer der Gruppen redundante externe Signalverbindungen zum Halbleiterchip zum Führen der gleichen Informationen bereitstellen.
  5. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die Kontaktanschlüsse (106) in mindestens einer der Gruppen redundante Strom- oder Masseverbindungen zu dem Halbleiterchip bereitstellen.
  6. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die Kontaktanschlüsse (106) in mindestens einer der Gruppen Testverbindungen zu dem Halbleiterchip bereitstellen, die nur während des Testens des Halbleiterchips verwendet werden.
  7. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip einen Bus enthält und wobei die Kontaktanschlüsse (106) in mindestens einer der Gruppen externe Signalverbindungen für verschiedene Leitungen des Busses bereitstellen.
  8. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip eine zulässige Kontaktanschlussfläche (114) für die Platzierung der Kontaktanschlüsse (106) besitzt, und wobei eine durch die Kontaktanschlüsse (106) benötigte Gesamtfläche 15% der verfügbaren Kontaktanschlussfläche (114) übersteigt.
  9. Halbleiterchip, umfassend: einen Halbleiterkörper (102); und mehrere Kontaktanschlüsse (106), von dem Halbleiterkörper (102) beabstandet und konfiguriert zum Bereitstellen eines externen elektrischen Zugangs zu dem Halbleiterchip, wobei ein Mindestabstand zwischen benachbarten der Kontaktanschlüsse (106) für den Halbleiterchip definiert ist, wobei eine oder mehrere Gruppen von benachbarten der Kontaktanschlüsse (106) eine elektrische oder funktionale Gemeinsamkeit und einen unter dem definierten Mindestabstand liegenden Pitch besitzen, wobei mindestens einer der Pitches ungleichförmig ist und eine Funktion eines für die Kontaktanschlüsse (106) in jeder Gruppe mit ungleichförmigem Pitch gestatteten Spannungspegels ist.
  10. Halbleiterbaugruppe, umfassend: ein Substrat (206) mit mehreren Kontaktanschlüssen (210) ; einen an dem Substrat (206) angebrachten Halbleiterchip (204), wobei der Halbleiterchip (204) einen Halbleiterkörper und mehrere Kontaktanschlüsse (208) umfasst, von dem Halbleiterkörper beabstandet und konfiguriert zum Bereitstellen von externem elektrischem Zugang zu dem Halbleiterchip (204); und mehrere Lötverbindungen (202), die die Kontaktanschlüsse (208) des Halbleiterchips (204) mit den Kontaktanschlüssen (210) des Substrats (206) verbinden, wobei mindestens einige der Lötverbindungen (202) individuell eine einzelne gemeinsame Lötverbindung zwischen zwei oder mehr der Kontaktanschlüsse (208) des Halbleiterchips (204) und einem oder mehreren der Kontaktanschlüsse (210) des Substrats (206) bilden, wobei ein Mindestabstand zwischen benachbarten der Kontaktanschlüsse (208) des Halbleiterchips (204) für den Halbleiterchip (204) definiert ist, wobei eine oder mehrere Gruppen von benachbarten der Kontaktanschlüsse (208) des Halbleiterchips (204) einen unter dem definierten Mindestabstand liegenden Pitch besitzen, wobei zwei oder mehrere der Kontaktanschlüsse (208) jeder Gruppe mit einem oder mehreren der Kontaktanschlüsse (210) des Substrats (206) durch eine der einzelnen gemeinsamen Lötverbindungen verbunden sind, und wobei die Kontaktanschlüsse (208) in mindestens einer der Gruppen Testverbindungen zu dem Halbleiterchip (204) bereitstellen, die nur während des Testens des Halbleiterchips (204) verwendet werden.
  11. Halbleiterbaugruppe nach Anspruch 10, wobei jede Gruppe aus zwei oder mehr Kontaktanschlüssen (208) des Halbleiterchips (204), die mit einem oder mehreren der Kontaktanschlüsse (210) des Substrats (206) durch eine der einzelnen gemeinsamen Lötverbindungen verbunden sind, eine Kontaktgesamtfläche besitzen, die zwischen 10% und 70% größer ist als eine Kontaktfläche auf dem Substrat (206) der gemeinsamen Lötverbindungen.
  12. Halbleiterbaugruppe nach Anspruch 10 oder 11, wobei der Pitch zwischen 90% und 25% des definierten Mindestabstands beträgt.
  13. Halbleiterbaugruppe nach Anspruch 12, wobei der Pitch zwischen 50% und 25% des definierten Mindestabstands beträgt.
  14. Halbleiterbaugruppe nach einem der Ansprüche 10 bis 13, wobei die Kontaktanschlüsse (208) in mindestens einer der Gruppen redundante externe Signalverbindungen zum Halbleiterchip (204) zum Führen der gleichen Informationen bereitstellen.
  15. Halbleiterbaugruppe nach einem der Ansprüche 10 bis 14, wobei die Kontaktanschlüsse (208) in mindestens einer der Gruppen redundante Strom- oder Masseverbindungen zu dem Halbleiterchip (204) bereitstellen.
  16. Halbleiterbaugruppe nach einem der Ansprüche 10 bis 15, wobei der Halbleiterchip (204) einen Bus enthält und wobei die Kontaktanschlüsse (208) in mindestens einer der Gruppen externe Signalverbindungen für verschiedene Leitungen des Busses bereitstellen.
  17. Halbleiterbaugruppe nach einem der Ansprüche 10 bis 16, wobei die Kontaktanschlüsse (208) in mindestens einer der Gruppen externe Signalverbindungen zu dem Halbleiterchip (204) zum Führen verschiedener Bits an Informationen auf dem gleichen Spannungspegel bereitstellen.
  18. Halbleiterbaugruppe, umfassend: ein Substrat (206) mit mehreren Kontaktanschlüssen (210) ; einen an dem Substrat (206) angebrachten Halbleiterchip (204), wobei der Halbleiterchip (204) einen Halbleiterkörper und mehrere Kontaktanschlüsse (208) umfasst, von dem Halbleiterkörper beabstandet und konfiguriert zum Bereitstellen von externem elektrischem Zugang zu dem Halbleiterchip (204); und mehrere Lötverbindungen (202), die die Kontaktanschlüsse (208) des Halbleiterchips (204) mit den Kontaktanschlüssen (210) des Substrats (206) verbinden, wobei mindestens einige der Lötverbindungen (202) individuell eine einzelne gemeinsame Lötverbindung zwischen zwei oder mehr der Kontaktanschlüsse (208) des Halbleiterchips (204) und einem oder mehreren der Kontaktanschlüsse (210) des Substrats (206) bilden, wobei erste und zweite der Kontaktanschlüsse (208) des Halbleiterchips (204), die mit einem oder mehreren der Kontaktanschlüsse (210) des Substrats (206) durch die gleiche einzelne gemeinsame Lötverbindung verbunden sind, unterschiedliche Oberflächenabschlüsse besitzen.
DE102016113093.1A 2015-07-24 2016-07-15 Halbleiterchip mit einer dichten anordnung von kontaktanschlüssen Active DE102016113093B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/808,798 US10090251B2 (en) 2015-07-24 2015-07-24 Semiconductor chip having a dense arrangement of contact terminals
US14/808,798 2015-07-24

Publications (2)

Publication Number Publication Date
DE102016113093A1 DE102016113093A1 (de) 2017-01-26
DE102016113093B4 true DE102016113093B4 (de) 2023-03-30

Family

ID=57739027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016113093.1A Active DE102016113093B4 (de) 2015-07-24 2016-07-15 Halbleiterchip mit einer dichten anordnung von kontaktanschlüssen

Country Status (3)

Country Link
US (1) US10090251B2 (de)
CN (1) CN106373937B (de)
DE (1) DE102016113093B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170053884A1 (en) * 2015-08-17 2017-02-23 Mediatek Inc. Structure and layout of ball grid array packages

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714535A (zh) 2008-10-03 2010-05-26 阿尔特拉公司 引脚数目小于测试需求的ic封装件
US20120068350A1 (en) 2010-09-20 2012-03-22 Samsung Electronics Co., Ltd. Semiconductor packages, electronic devices and electronic systems employing the same
US20150008575A1 (en) 2013-07-03 2015-01-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414637A (en) 1992-06-24 1995-05-09 International Business Machines Corporation Intra-module spare routing for high density electronic packages
JP3310499B2 (ja) * 1995-08-01 2002-08-05 富士通株式会社 半導体装置
US6010058A (en) 1995-10-19 2000-01-04 Lg Semicon Co., Ltd. BGA package using a dummy ball and a repairing method thereof
US6829149B1 (en) 1997-08-18 2004-12-07 International Business Machines Corporation Placement of sacrificial solder balls underneath the PBGA substrate
US6037677A (en) 1999-05-28 2000-03-14 International Business Machines Corporation Dual-pitch perimeter flip-chip footprint for high integration asics
US6664620B2 (en) 1999-06-29 2003-12-16 Intel Corporation Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
US6578755B1 (en) 2000-09-22 2003-06-17 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
US6622905B2 (en) 2000-12-29 2003-09-23 Intel Corporation Design and assembly methodology for reducing bridging in bonding electronic components to pads connected to vias
KR20020065045A (ko) 2001-02-05 2002-08-13 삼성전자 주식회사 확장 패드들을 포함하는 반도체 칩 패키지
JP4426482B2 (ja) 2005-02-28 2010-03-03 Ｏｋｉセミコンダクタ株式会社 パッケージ基台およびその製造方法、並びにそのパッケージ基台を備えた半導体パッケージ
KR100702969B1 (ko) 2005-04-19 2007-04-03 삼성전자주식회사 더미 솔더 볼을 갖는 ｂｇａ형 반도체 칩 패키지의 기판 실장 구조
US20070023910A1 (en) 2005-07-29 2007-02-01 Texas Instruments Incorporated Dual BGA alloy structure for improved board-level reliability performance
TWI327369B (en) 2006-08-07 2010-07-11 Chipmos Technologies Inc Multichip stack package
CN101246872A (zh) 2007-02-13 2008-08-20 矽品精密工业股份有限公司 半导体封装基板
US7785114B2 (en) 2008-06-30 2010-08-31 Intel Corporation Modification of connections between a die package and a system board
US8288872B2 (en) 2008-08-05 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via layout
US8384417B2 (en) 2008-09-10 2013-02-26 Qualcomm Incorporated Systems and methods utilizing redundancy in semiconductor chip interconnects
US20110001230A1 (en) 2009-07-02 2011-01-06 Conexant Systems, Inc. Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging
US9437561B2 (en) 2010-09-09 2016-09-06 Advanced Micro Devices, Inc. Semiconductor chip with redundant thru-silicon-vias
WO2012140810A1 (ja) 2011-04-13 2012-10-18 パナソニック株式会社 チップ接合部分の冗長救済構造を有する三次元集積回路
US8436477B2 (en) * 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
DE112012004185T5 (de) 2011-10-07 2014-06-26 Volterra Semiconductor Corp. Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten
KR20140070057A (ko) 2012-11-30 2014-06-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8890607B2 (en) 2013-03-15 2014-11-18 IPEnval Consultant Inc. Stacked chip system
CN103219310B (zh) 2013-03-18 2016-07-13 三星半导体(中国)研究开发有限公司 混合焊球布置及其形成方法
US9461000B2 (en) 2013-05-21 2016-10-04 Esilicon Corporation Parallel signal via structure
US9196549B2 (en) 2013-12-04 2015-11-24 United Microelectronics Corp. Method for generating die identification by measuring whether circuit is established in a package structure
US9343397B2 (en) 2014-02-27 2016-05-17 Infineon Technologies Ag Method of connecting a semiconductor package to a board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714535A (zh) 2008-10-03 2010-05-26 阿尔特拉公司 引脚数目小于测试需求的ic封装件
US20120068350A1 (en) 2010-09-20 2012-03-22 Samsung Electronics Co., Ltd. Semiconductor packages, electronic devices and electronic systems employing the same
US20150008575A1 (en) 2013-07-03 2015-01-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN106373937A (zh) 2017-02-01
DE102016113093A1 (de) 2017-01-26
CN106373937B (zh) 2019-03-08
US10090251B2 (en) 2018-10-02
US20170025357A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
DE112008002459B4 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE102009030524B4 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chips
DE112009000351B4 (de) Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE102014019418B4 (de) Design einer Kontaktstellenstruktur in einem Fan-out-Gehäuse
DE102012100793B4 (de) Halbleitervorrichtung, montierte Halbleitervorrichtung und Verfahren zum Herstellen und Montieren derselben
DE102015104450B4 (de) Packages mit Fähigkeit zum Verhindern von Rissen in Metallleitungen
DE102018123837B4 (de) Halbleiterpackage und Halbleitermodul mit demselben
DE102007052515A1 (de) Halbleiterchipstapelpackung
DE10222678A1 (de) Halbleitervorrichtung
DE10049551A1 (de) Gestapeltes Halbleiterbauteil
DE102006009561A1 (de) Stapel aus Chips mit einer flexiblen Verbindung
DE10019838A1 (de) Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE102011084602A1 (de) Halbleiterbauelement und Herstellungsverfahren desselben
DE10142119A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102014118228A1 (de) Chip, chipbaugruppe und die
DE102012106473B4 (de) Struktur und Verfahren für das Kontakthügel-Anlagespur-Verhältnis
EP3066618B1 (de) Ic-modul für unterschiedliche verbindungstechniken
DE102008031511A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102018112828B4 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
DE102016113093B4 (de) Halbleiterchip mit einer dichten anordnung von kontaktanschlüssen
DE102021120183A1 (de) Chipbaugruppen
DE10334426A1 (de) Halbleitervorrichtung
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
DE102018132662B4 (de) Halbleitergehäuse

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023488000

Ipc: H01L0023500000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative