DE102012106473B4 - Struktur und Verfahren für das Kontakthügel-Anlagespur-Verhältnis - Google Patents

Struktur und Verfahren für das Kontakthügel-Anlagespur-Verhältnis Download PDF

Info

Publication number
DE102012106473B4
DE102012106473B4 DE102012106473.3A DE102012106473A DE102012106473B4 DE 102012106473 B4 DE102012106473 B4 DE 102012106473B4 DE 102012106473 A DE102012106473 A DE 102012106473A DE 102012106473 B4 DE102012106473 B4 DE 102012106473B4
Authority
DE
Germany
Prior art keywords
metal
abutment
ratio
metal trace
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012106473.3A
Other languages
English (en)
Other versions
DE102012106473A1 (de
Inventor
Chen-Hua Yu
Tin-Hao Kuo
Chen-Shien Chen
Mirng-Ji Lii
Sheng-Yu Wu
Yen-Liang Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102012106473A1 publication Critical patent/DE102012106473A1/de
Application granted granted Critical
Publication of DE102012106473B4 publication Critical patent/DE102012106473B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Integrierter Schaltkreis (10), der aufweist:eine Verbindungsstruktur, die auf einem Substrat (42) ausgebildet ist;eine Anlagemetallspur (20), die auf der Verbindungsstruktur ausgebildet und mit der Verbindungsstruktur gekoppelt ist, wobei die Anlagemetallspur (20) eine erste Breite (T) aufweist, die sich in eine erste Richtung erstreckt;einen Metallkontakthügel (40), der auf der Anlagemetallspur (20) ausgebildet und entlang dieser ausgerichtet ist, wobei der Metallkontakthügel (40) gegenüberliegende Seitenwandabschnitte umfasst und eine zweite Breite (U) aufweist, die als ein Abstand in der ersten Richtung zwischen den gegenüberliegenden Seitenwandabschnitten festgelegt ist, und wobei der Metallkontakthügel (40) eine Länge (L) aufweist, die sich in eine zweite Richtung senkrecht zu der ersten Richtung erstreckt, wobei ein Verhältnis (L/U) kleiner als 2 ist, wobei die erste Breite (T) und die zweite Breite (U) ein Verhältnis (T/U) größer oder gleich 0,7 und kleiner als 0,9 festlegen; undeine benachbarte Anlagemetallspur (20), die der Anlagemetallspur (20) angenähert ist, wobei eine Lücke (S) als ein Abstand in der ersten Richtung zwischen der benachbarten Anlagemetallspur (20) und dem Seitenwandabschnitt des Metallkontakthügels (40), der neben der benachbarten Anlagemetallspur (20) liegt, festgelegt ist, und wobei ein Verhältnis (S/T) kleiner als 0,5 ist und ein Verhältnis (U/S) größer als 2,5 und kleiner als 3,5 ist.

Description

  • Die Erfindung geht aus von einem integrierten Schaltkreis, der aufweist: eine Verbindungsstruktur, die auf einem Substrat ausgebildet ist; eine Anlagemetallspur, die auf der Verbindungsstruktur ausgebildet und mit der Verbindungsstruktur gekoppelt ist, wobei die Anlagemetallspur eine erste Breite T aufweist, die sich in eine erste Richtung erstreckt; und einen Metallkontakthügel, der auf der Anlagemetallspur ausgebildet und entlang dieser ausgerichtet ist, wobei der Metallkontakthügel eine zweite Breite U aufweist, die sich in die erste Richtung erstreckt. Ein derartiger Schaltkreis ist aus der US 2011/0133334 A1 und aus der US 2011/0001250 A1 bekannt.
  • HINTERGRUND
  • In der modernen Technologie der integrierten Schaltkreise werden die Bauteilabmessungen verkleinert. Verschiedene Faktoren beeinträchtigen dabei die Leistungsfähigkeit des integrierten Schaltkreises. Das Problem der Elektromigration (electro-migration (EM)) wird von der Struktur und von den Abmessungen der Unterkontaktmetallisierung (under bump metal (UBM)) im Back-End-of-Line beeinflusst. Auf der anderen Seite kann der Versuch, die Struktur und Abmessungen der UBM mit der Absicht zu ändern, die EM-Leistungsfähigkeit zu verbessern, andere Probleme, wie das Bump-to-Bridge-Bridging, verursachen. Die Kontaktermüdungs - Beständigkeit wird herabgesetzt. Daher werden ein Aufbau für eine UBM und ein entsprechendes Herstellungsverfahren benötigt, um die vorgenannten Probleme zu lösen.
  • US 2008/0 246 147 A1 offenbart ein Flip-Chip-Gehäuse mit einem Substrat. Auf einer Seite des Substrats werden dünne Leiterbahnen aus einem leitfähigen Material gebildet. Leitende Bumps, wie eutektische Lotkugeln, werden auf die Leiterbahnen montiert und ein Chip wird auf die leitenden Bumps montiert. US 2010/0 193 944 A1 offenbart ebenfalls ein solches Flip-Chip-Gehäuse, wobei die leitende Bumps mit ovalförmigem Querschnitt ausgebildet sind, um Kurzschlüsse bei geringem Abstand zwischen Metallspuren zu verhindern.
  • Es ist daher die Aufgabe der Erfindung einen gattungsgemäßen Schaltkreis derart weiter zu entwickeln, dass er nur eine geringe Elektromigration bei gleichzeitiger Unterdrückung des Bump-to-bridge-bridging aufweist. Diese Aufgabe wird durch einen Schaltkreis mit den Merkmalen des Anspruchs 1 gelöst. Der Anspruch 6 betrifft ein entsprechendes Herstellungsverfahren.
  • Figurenliste
  • Die Einzelheiten der vorliegenden Offenbarung lassen sich am besten anhand der nachstehenden genauen Beschreibung verstehen, wenn diese zusammen mit den beigefügten Figuren gelesen wird. Es wird betont, dass entsprechend der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können zur Übersichtlichkeit der Diskussion die Abmessungen von verschiedenen Merkmalen willkürlich vergrößert oder verkleinert sein.
    • 1 zeigt eine Querschnittsansicht eines Verbindungsaufbaus eines integrierten Schaltkreises, der gemäß verschiedenen Aspekten der vorliegenden Offenbarung in einer oder mehreren Ausführungsformen aufgebaut ist.
    • 2 zeigt eine perspektivische Ansicht des integrierten Schaltkreises gemäß 1 gemäß einer oder mehreren Ausführungsformen.
    • 3 zeigt eine Querschnittsansicht eines Verbindungsaufbaus eines integrierten Schaltkreises, der entsprechend verschiedenen Aspekten der vorliegenden Offenbarung in einer oder mehreren Ausführungsformen aufgebaut ist.
    • 4 zeigt eine Draufsicht auf den integrierten Schaltkreis gemäß 3 gemäß einer oder mehreren Ausführungsformen.
    • 5 zeigt perspektivische Ansichten des Metallkontakthügels gemäß verschiedenen Ausführungsformen.
    • 6 zeigt Draufsichten des Metallkontakthügel gemäß verschiedenen Ausführungsformen.
  • GENAUE BESCHREIBUNG
  • Es kann sein, dass die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in verschiedenen Beispielen wiederholt. Diese Wiederholung dient der Vereinfachung und Übersichtlichkeit und soll selbst keine Beziehung zwischen den diskutierten verschiedenen Ausführungsformen und/oder Konfigurationen vorgeben. Darüber hinaus kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, bei welchen das erste und das zweite Merkmal unmittelbar in Kontakt miteinander ausgebildet sind, und kann darüber hinaus Ausführungsformen umfassen, bei welchen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal angeordnet sind, so dass das erste und das zweite Merkmal nicht unmittelbar in Kontakt stehen.
  • Die 1 zeigt eine Querschnittsansicht eines Verbindungsaufbaus eines integrierten Schaltkreises 10, der gemäß verschiedenen Aspekten der vorliegenden Erfindung in einer oder mehreren Ausführungsformen ausgebildet ist. Die 2 zeigt eine perspektivische Ansicht des integrierten Schaltkreises 10 gemäß einer oder mehreren Ausführungsformen. Der integrierte Schaltkreis 10 und das entsprechende Herstellungsverfahren werden gemeinsam mit Bezug auf die 1 und 2 beschrieben.
  • Der integrierte Schaltkreis 10 ist auf einem Halbleitersubstrat (nicht dargestellt), etwa einem Siliziumsubstrat, ausgebildet. Alternativ oder zusätzlich umfasst das Substrat Germanium, Silizium-Germanium oder andere geeignete Halbleitermaterialien. Das Halbleitersubstrat kann ebenso verschiedene Isolationsmerkmale, so wie eine Shallow-Trench-Isolierung (shallow trench isolation (STI)) aufweisen, die in dem Substrat ausgebildet ist, um verschiedene Bauteile voneinander abzugrenzen. Das Halbleitersubstrat umfasst ebenfalls verschiedene dotierte Bereiche, etwa n-dotierte und p-dotierte.
  • Der integrierte Schaltkreis 10 umfasst weiterhin verschiede Bauelemente, wie Transistoren, Dioden, Widerstände, Kondensatoren, Sensoren, Speicherzellen oder andere geeignete IC-Bauelemente. Gemäß einem Beispiel umfasst der integrierte Schaltkreis 10 einen Feldeffekttransistor, der eine Source und eine Drain aufweist, die in dem Halbleitersubstrat ausgebildet sind, und er weist weiterhin einen Gatestapel (gate stack) auf, der auf dem Halbleitersubstrat ausgebildet und zwischen der Source und der Drain angeordnet ist, um einen funktionsfähigen Transistor auszubilden.
  • Der integrierte Schaltkreis 10 umfasst ebenso eine Verbindungsstruktur, welche verschiedene Metallschichten aufweist. Die Verbindungsstruktur umfasst Metallleitungen, die in den Metallschichten ausgebildet sind, sowie Kontaktierungen und Durchkontaktierungen. Die Kontaktierungen verbinden die dotierten Bauteile und/oder die Gate-Elektroden mit entsprechenden Metallleitungen und die Durchkontaktierungen verbinden Metallleitungen in benachbarten Metallschichten. Die Verbindungsstruktur ist darauf ausgelegt, die verschiedenen dotierten Bauteile und die leitenden Bauteile miteinander zu verbinden, um verschiedene Bauelemente auszubilden, so dass einer oder mehrere funktionale, auf dem Halbleitersubstrat integrierte Schaltkreise entstehen.
  • Insbesondere umfasst der integrierte Schaltkreis 10 verschiedene Bonding- oder Verbindungsstrukturen, um die verschiedenen IC-Bauelemente mit der Einkapselung (oder dem Einkapselungssubstrat) und weiterhin mit den Eingangs-/Ausgangssignalen und Energiequellen zu verbinden. Gemäß einem Beispiel ist das Bauteil 42 ein Abschnitt des Substrats, wobei die Bauelemente und die Verbindungsstrukturen sowie die Bauteile 45 einen Abschnitt des Einkapselungssubstrates bilden.
  • Zur Vereinfachung zeigt 1 lediglich eine Bondstruktur. Die Bondstruktur umfasst eine Anlagemetallspur 20, welche ordnungsgemäß mit der Verbindungsstruktur verbunden ist, und darüber hinaus einen Metallkontakthügel (oder Metallhügel) 40, der entlang der Anlagemetallspur ausgerichtet ist und diese überdeckt. Bei einer Ausführungsform können verschiedene leitfähige Bauteile zwischen der Anlagemetallspur 20 und dem Metallkontakthügel 40 angeordnet sein. Bei einem Beispiel ist das Verhältnis T/U kleiner als 0,6.
  • 3 zeigt eine Querschnittsansicht einer Verbindungsstruktur eines integrierten Schaltkreises 50, der gemäß verschiedenen Aspekten der vorliegenden Offenbarung in einer oder mehreren Ausführungsformen ausgebildet ist. 4 zeigt eine Draufsicht des integrierten Schaltkreises 50 gemäß einer oder mehreren Ausführungsformen. Der integrierte Schaltkreis 50 und das entsprechende Herstellungsverfahren werden mit Bezug auf die 3 und 4 zusammen beschrieben. Der integrierte Schaltkreis 50 ist ebenso auf einem Substrat, etwa einem Halbleitersubstrat, ausgebildet. Der integrierte Schaltkreis 50 umfasst ebenso verschiedene Bauelemente und eine Verbindungsstruktur.
  • Der integrierte Schaltkreis 50 umfasst verschiedene Bondstrukturen, um die verschiedenen IC- Bauelemente mit der Einkapselung und weiterhin mit den Eingangs-/Ausgangssignalen und den Energiequellen zu verbinden. Die 3 zeigt zur Vereinfachung lediglich eine Bondstruktur. Die Bondstruktur umfasst eine Anlagemetallspur 20, die ordnungsgemäß mit der Verbindungsstruktur verbunden ist, und einen Metallkontakthügel 40, der entlang der Anlagemetallspur 20 ausgerichtet ist, diese überdeckt und mit dieser verbunden ist. Gemäß einem Beispiel umfasst der Metallkontakthügel 40 mittels Sputterdeposition, Plattierung oder einer Kombination dieser Verfahren ausgebildetes Kupfer.
  • Die Metallkontaktspur 20 weist eine in 4 mit „T“ gekennzeichnete Breite auf. Die Breite T ist definiert und erstreckt sich in Richtung senkrecht zu der Richtung eines elektrischen Stromes durch die Anlagemetallspur 20. Der Metallkontakthügel 40 weist eine in 4 mit „U“ gekennzeichnete Breite und eine mit „L“ gekennzeichnete Länge auf. Die Breite „U“ ist als eine Abmessung rechtwinklig zu der Führungsrichtung der Anlagemetallspur festgelegt. Eine Lücke „S“ ist zwischen einem Metallkontakthügel und einer nächstliegenden Anlagemetallspur festgelegt, wie es in den 3 und 4 gezeigt ist. Die Länge L erstreckt sich in eine erste Richtung des elektrischen Stromes. Die Breiten U und T erstrecken sich in eine zweite Richtung rechtwinklig zu der ersten Richtung erstrecken. Insbesondere ist gemäß der vorliegenden Ausführungsform die Breite U des Metallkontakthügels 20 größer als die Breite T der Anlagemetallspur 20.
  • Zur weitere Verbesserung der Ausführungsform ist das Verhältnis L/U kleiner als 2, mithin L/U < 2. Das Verhältnis T/U bewegt sich in dem Bereich 0,5 ≤ T/U < 1. Alternativ bewegt sich das Verhältnis T/U in dem Bereich 0,7 ≤ T/U < 0,9 oder 0,75 ≤ T/U < 0,85. Das Verhältnis S/T beträgt S/T < 0,6. Alternativ beträgt das Verhältnis S/T < 0,5, oder S/T < 0,4.
  • Das Verhältnis U/S bewegt sich in dem Bereich 2 < U/S < 4. Alternativ bewegt sich das Verhältnis U/S in dem Bereich 2,5 < U/S < 3,5.
  • Die Konstruktionsüberlegung der offenbarten Struktur basiert auf den in der vorliegenden Offenbarung identifizierten Problemen. Eines dieser Probleme ist das Überbrückungsrisiko, welches an der Schnittstelle zwischen der Anlagemetallspur 20 und dem Metallkontakthügel 40 auftreten kann. Ein weiteres Problem ist die Elektromigration (EM). Bei den Konstruktionsüberlegungen wird die mittlere Zeit zwischen zwei Fehlern (mean time between failures (MTTF)) mittels der Gleichung MTTF = A(1/fn) × exp(Q/kT) bestimmt. Der integrierte Schaltkreis 50 unterdrückt oder reduziert effektiv das Überbrückungsrisiko. Der integrierte Schaltkreis 50 reduziert weiterhin das EM-Problem und erhöht die Schaltkreisleistungsfähigkeit.
  • 5 zeigt perspektivische Ansichten des Metallkontakthügels 50, welcher in den integrierten Schaltkreis 50 gemäß 3 und 4 entsprechend verschiedenen Ausführungsformen aufgenommen werden kann. Der Metallkontakthügel 40 kann eine Säulenform, eine konische Form oder eine andere geeignete Form, etwa gemäß den in 5 gezeigten Formen, aufweisen.
  • Die 6 zeigt Draufsichten des Metallkontakthügels 40, der in den integrierten Schaltkreis 50 gemäß den 3 und 4 gemäß verschiedenen Ausführungsformen aufgenommen werden kann. Der Metallkontakthügel 40 kann verschiedene Geometrien aufweisen, etwa eine runde, polygonale, längliche Form, eine ovale Form oder eine andere in 6 gezeigte geeignete Form.
  • Beispielsweise ist die vorliegende Offenbarung nicht auf eine bestimmte Anwendung begrenzt. Beispielsweise kann der integrierte Schaltkreis 50 verschiedene IC-Strukturen, wie Feldeffekttransistoren, eine Dynamic-Random-Access-Second (DRAM)-Zelle, ein Field-Programmable-Gate-Array (FPGA) und/oder andere mikroelektronische Vorrichtungen aufweisen. Selbstverständlich können Aspekte der vorliegenden Offenbarung in vielen unterschiedlichen Anwendungsbereichen eingesetzt werden, einschließlich in Sensorzellen sowie Logikzellen und in anderen.
  • Die vorliegende Offenbarung stellt somit eine Ausführungsform eines integrierten Schaltkreises bereit. Der integrierte Schaltkreis umfasst eine Verbindungsstruktur, die auf einem Substrat ausgebildet ist; eine Anlagemetallspur, die auf der Verbindungsstruktur ausgebildet und mit der Verbindungsstruktur verbunden ist, wobei die Anlagemetallspur eine erste Breite T aufweist, die sich in eine erste Richtung erstreckt; wobei ein Metallkontakthügel auf der Anlagemetallspur ausgebildet und entlang dieser ausgerichtet ist, wobei der Metallkontakthügel eine zweite Breite U aufweist, die sich entlang der ersten Richtung erstreckt, und wobei die zweite Breite U größer als die erste Breite T ist.
  • Gemäß einer Ausführungsform des integrierten Schaltkreises definieren die erste Breite T und die zweite Breite U ein erstes Verhältnis T/U, welches größer oder gleich 0,5 und kleiner als 1 ist. Gemäß einer weiteren Ausführungsform ist das Verhältnis T/U größer oder gleich 0,7 und kleiner als 0,9. Gemäß noch einer anderen Ausführungsform ist das erste Verhältnis T/U größer oder gleich 0,75 und kleiner als 0,85.
  • Der Metallkontakthügel weist eine Länge auf, die sich in eine zweite Richtung rechtwinklig zu der ersten Richtung erstreckt, mit einem zweiten Verhältnis L/U kleiner als 2.
  • Der integrierte Schaltkreis weist weiterhin eine benachbarte Anlagemetallspur, welche nahe bei der Anlagemetallspur ist, auf, wobei eine Lücke S als ein Abstand zwischen dem Metallkontakthügel und der benachbarten Anlagemetallspur bestimmt ist, wobei ein drittes Verhältnis S/T kleiner als 0,6 ist.
  • Das dritte Verhältnis S/T ist kleiner als 0,5. Bei einer Ausführungsform ist das dritte Verhältnis S/T kleiner als 0,4. Bei einer anderen Ausführungsform der Erfindung ist ein viertes Verhältnis U/S größer als 2 und kleiner als 4. Bei noch einer anderen Ausführungsform ist das vierte Verhältnis U/S größer als 2,5 und kleiner als 3,5.
  • Bei noch einer anderen Ausführungsform weist der Metallkontakthügel Kupfer auf. Bei noch einer anderen Ausführungsform erstreckt sich die erste Richtung rechtwinklig zu einer Richtung des elektrischen Stromes durch die Anlagemetallspur.
  • Bei noch einer anderen Ausführungsform weist der Metallkontakthügel eine Säulenform oder eine konische Form auf.
  • Bei noch einer anderen Ausführungsform weist der Metallkontakthügel eine Form auf, die in der Draufsicht aus der Gruppe bestehend aus rund, polygonal, längliche Form und ovale Form ausgewählt ist.
  • Die vorliegende Offenbarung stellt ebenfalls eine Ausführungsform für ein Verfahren bereit. Das Verfahren weist das Ausbilden einer Verbindungsstruktur auf einem Substrat auf; das Ausbilden einer Anlagemetallspur auf der Verbindungsstruktur, wobei die Anlagemetallspur eine erste Breite T aufweist, die sich in eine erste Richtung erstreckt; und das Ausbilden eines Metallkontakthügels auf der Anlagemetallspur, wobei der Metallkontakthügel eine zweite Breite U aufweist, die sich in die erste Richtung erstreckt, wobei die zweite Breite U größer als die erste Breite T ist.
  • Bei einer Ausführungsform des Verfahrens umfasst das Ausbilden des Metallkontakthügels das Ausbilden eines Kupferhügels durch Abscheiden und/oder durch Plattieren.
  • Bei einer anderen Ausführungsform umfasst das Verfahren weiterhin das Ausformen verschiedener integrierter Schaltkreisbauelemente auf dem Substrat.
  • Bei noch einer anderen Ausführungsform umfasst das Ausbilden des Metallkontakthügels das Ausbilden des Metallkontakthügels mit einem ersten Verhältnis T/U größer oder gleich 0,5 und kleiner als 1.
  • Bei noch einer anderen Ausführungsform umfasst das Ausbilden des Metallkontakthügels das Ausbilden des Metallkontakthügels mit einer Form, die aus einer der Formen Säulenform und konische Form ausgewählt ist.
  • Bei noch einer anderen Ausführungsform umfasst das Ausbilden des Metallkontakthügels das Ausbilden des Metallkontakthügels mit einer Form, die in der Draufsicht aus der Gruppe bestehend aus rund, polygonal, längliche Form und ovale Form ausgewählt ist.

Claims (7)

  1. Integrierter Schaltkreis (10), der aufweist: eine Verbindungsstruktur, die auf einem Substrat (42) ausgebildet ist; eine Anlagemetallspur (20), die auf der Verbindungsstruktur ausgebildet und mit der Verbindungsstruktur gekoppelt ist, wobei die Anlagemetallspur (20) eine erste Breite (T) aufweist, die sich in eine erste Richtung erstreckt; einen Metallkontakthügel (40), der auf der Anlagemetallspur (20) ausgebildet und entlang dieser ausgerichtet ist, wobei der Metallkontakthügel (40) gegenüberliegende Seitenwandabschnitte umfasst und eine zweite Breite (U) aufweist, die als ein Abstand in der ersten Richtung zwischen den gegenüberliegenden Seitenwandabschnitten festgelegt ist, und wobei der Metallkontakthügel (40) eine Länge (L) aufweist, die sich in eine zweite Richtung senkrecht zu der ersten Richtung erstreckt, wobei ein Verhältnis (L/U) kleiner als 2 ist, wobei die erste Breite (T) und die zweite Breite (U) ein Verhältnis (T/U) größer oder gleich 0,7 und kleiner als 0,9 festlegen; und eine benachbarte Anlagemetallspur (20), die der Anlagemetallspur (20) angenähert ist, wobei eine Lücke (S) als ein Abstand in der ersten Richtung zwischen der benachbarten Anlagemetallspur (20) und dem Seitenwandabschnitt des Metallkontakthügels (40), der neben der benachbarten Anlagemetallspur (20) liegt, festgelegt ist, und wobei ein Verhältnis (S/T) kleiner als 0,5 ist und ein Verhältnis (U/S) größer als 2,5 und kleiner als 3,5 ist.
  2. Integrierter Schaltkreis nach Anspruch 1, bei dem das Verhältnis (S/T) kleiner als 0,4 ist.
  3. Integrierter Schaltkreis nach einem der vorangegangenen Ansprüche, bei dem das Verhältnis (T/U) größer oder gleich 0,75 und kleiner als 0,85 ist.
  4. Integrierter Schaltkreis nach einem der vorangegangenen Ansprüche, bei dem sich die erste Richtung senkrecht zu einer Richtung eines elektrischen Stromes durch die Anlagemetallspur (20) erstreckt.
  5. Integrierter Schaltkreis nach einem der vorangegangenen Ansprüche, bei dem der Metallkontakthügel (40) eine der Formen Säulenform und konische Form aufweist, und wobei er in der Draufsicht eine Form aufweist, die aus einer Gruppe bestehend aus rund, polygonal, längliche Form und ovale Form ausgewählt ist.
  6. Verfahren, das aufweist: Ausbilden einer Verbindungsstruktur auf einem Substrat; Ausbilden einer Anlagemetallspur (20) auf der Verbindungsstruktur, wobei die Anlagemetallspur (20) eine erste Breite T aufweist, die sich in eine erste Richtung erstreckt; Ausbilden eines Metallkontakthügels (40) auf der Anlagemetallspur (30), wobei der Metallkontakthügel (40) gegenüberliegende Seitenwandabschnitte umfasst und eine zweite Breite U aufweist, die als ein Abstand in der ersten Richtung zwischen den gegenüberliegenden Seitenwandabschnitten festgelegt ist, und wobei der Metallkontakthügel (40) eine Länge (L) aufweist, die sich in eine zweite Richtung senkrecht zu der ersten Richtung erstreckt, wobei ein Verhältnis (L/U) kleiner als 2 ist, wobei die erste Breite (T) und die zweite Breite (U) ein Verhältnis (T/U) größer oder gleich 0,7 und kleiner als 0,9 festlegen; und eine benachbarte Anlagemetallspur (20), die der Anlagemetallspur (20) angenähert ist, wobei eine Lücke (S) als ein Abstand in der ersten Richtung zwischen der benachbarten Anlagemetallspur (20) und dem Seitenwandabschnitt des Metallkontakthügels (40), der neben der benachbarten Anlagemetallspur (20) liegt, festgelegt ist, und wobei ein Verhältnis (S/T) kleiner als 0,5 ist und ein Verhältnis (U/S) größer als 2,5 und kleiner als 3,5 ist.
  7. Verfahren nach Anspruch 6, bei dem das Ausbilden des Metallkontakthügels (40) das Ausbilden des Metallkontakthügels (40) mit einer Form ausgewählt aus einer der Formen Säulenform und konische Form umfasst.
DE102012106473.3A 2011-07-27 2012-07-18 Struktur und Verfahren für das Kontakthügel-Anlagespur-Verhältnis Active DE102012106473B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161512283P 2011-07-27 2011-07-27
US61/512,283 2011-07-27
US13/426,386 US8643196B2 (en) 2011-07-27 2012-03-21 Structure and method for bump to landing trace ratio
US13/426,386 2012-03-21

Publications (2)

Publication Number Publication Date
DE102012106473A1 DE102012106473A1 (de) 2013-01-31
DE102012106473B4 true DE102012106473B4 (de) 2020-10-22

Family

ID=47596559

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012106473.3A Active DE102012106473B4 (de) 2011-07-27 2012-07-18 Struktur und Verfahren für das Kontakthügel-Anlagespur-Verhältnis

Country Status (5)

Country Link
US (2) US8643196B2 (de)
KR (1) KR101366401B1 (de)
CN (1) CN102956609B (de)
DE (1) DE102012106473B4 (de)
TW (1) TWI474438B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643196B2 (en) * 2011-07-27 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for bump to landing trace ratio
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
TWI600129B (zh) 2013-05-06 2017-09-21 奇景光電股份有限公司 玻璃覆晶接合結構
US9269688B2 (en) 2013-11-06 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace design for enlarge bump-to-trace distance
US10223066B2 (en) 2015-12-23 2019-03-05 Apple Inc. Proactive assistance based on dialog communication between devices
KR102654925B1 (ko) * 2016-06-21 2024-04-05 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
TWI681524B (zh) * 2017-01-27 2020-01-01 日商村田製作所股份有限公司 半導體晶片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246147A1 (en) * 2007-04-09 2008-10-09 Chao-Yuan Su Novel substrate design for semiconductor device
US20100193944A1 (en) * 2009-02-04 2010-08-05 Texas Instrument Incorporated Semiconductor Flip-Chip System Having Oblong Connectors and Reduced Trace Pitches
US20110001250A1 (en) * 2009-07-02 2011-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (imc) on cu pillar bump
US20110133334A1 (en) * 2008-12-31 2011-06-09 Stats Chippac, Ltd. Semiconductor Device and Method of Confining Conductive Bump Material with Solder Mask Patch

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923955A (en) 1998-05-28 1999-07-13 Xerox Corporation Fine flip chip interconnection
EP1099247B1 (de) * 1998-07-15 2004-03-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
US6815252B2 (en) * 2000-03-10 2004-11-09 Chippac, Inc. Method of forming flip chip interconnection structure
US6340608B1 (en) 2000-07-07 2002-01-22 Chartered Semiconductor Manufacturing Ltd. Method of fabricating copper metal bumps for flip-chip or chip-on-board IC bonding on terminating copper pads
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6617696B1 (en) * 2002-03-14 2003-09-09 Fairchild Semiconductor Corporation Supporting control gate connection on a package using additional bumps
TWI307152B (en) * 2002-04-03 2009-03-01 Advanced Semiconductor Eng Under bump metallurgy
CN2594979Y (zh) * 2003-01-17 2003-12-24 威盛电子股份有限公司 集成电路芯片载板
US20060012055A1 (en) * 2004-07-15 2006-01-19 Foong Chee S Semiconductor package including rivet for bonding of lead posts
KR100596452B1 (ko) 2005-03-22 2006-07-04 삼성전자주식회사 볼 랜드와 솔더 볼 사이에 에어 갭을 갖는 웨이퍼 레벨 칩스케일 패키지와 그 제조 방법
WO2006105015A2 (en) * 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US20060223313A1 (en) 2005-04-01 2006-10-05 Agency For Science, Technology And Research Copper interconnect post for connecting a semiconductor chip to a substrate and method of fabricating the same
CN101854771A (zh) * 2005-06-30 2010-10-06 揖斐电株式会社 印刷线路板
US7495330B2 (en) 2005-06-30 2009-02-24 Intel Corporation Substrate connector for integrated circuit devices
TWI273667B (en) * 2005-08-30 2007-02-11 Via Tech Inc Chip package and bump connecting structure thereof
TW200711154A (en) 2005-09-08 2007-03-16 Advanced Semiconductor Eng Flip-chip packaging process
US20070114674A1 (en) * 2005-11-22 2007-05-24 Brown Matthew R Hybrid solder pad
US7534652B2 (en) 2005-12-27 2009-05-19 Tessera, Inc. Microelectronic elements with compliant terminal mountings and methods for making the same
WO2007085988A1 (en) * 2006-01-24 2007-08-02 Nxp B.V. Stress buffering package for a semiconductor component
KR100779857B1 (ko) * 2006-04-03 2007-11-27 (주)아이디에스 탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는플립칩 본딩 영역을 가지는 연성인쇄회로기판
US7973418B2 (en) * 2007-04-23 2011-07-05 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
EP2206145A4 (de) 2007-09-28 2012-03-28 Tessera Inc Flip-chip-verbindung mit doppelten pfosten
US20090289362A1 (en) 2008-05-21 2009-11-26 Texas Instruments Incorporated Low Inductance Ball Grid Array Device Having Chip Bumps on Substrate Vias
US8445375B2 (en) * 2009-09-29 2013-05-21 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component
US8669137B2 (en) * 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
US8643196B2 (en) 2011-07-27 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for bump to landing trace ratio

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246147A1 (en) * 2007-04-09 2008-10-09 Chao-Yuan Su Novel substrate design for semiconductor device
US20110133334A1 (en) * 2008-12-31 2011-06-09 Stats Chippac, Ltd. Semiconductor Device and Method of Confining Conductive Bump Material with Solder Mask Patch
US20100193944A1 (en) * 2009-02-04 2010-08-05 Texas Instrument Incorporated Semiconductor Flip-Chip System Having Oblong Connectors and Reduced Trace Pitches
US20110001250A1 (en) * 2009-07-02 2011-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (imc) on cu pillar bump

Also Published As

Publication number Publication date
KR101366401B1 (ko) 2014-02-24
US20130026614A1 (en) 2013-01-31
CN102956609B (zh) 2015-12-16
US20140131865A1 (en) 2014-05-15
TWI474438B (zh) 2015-02-21
US8981576B2 (en) 2015-03-17
TW201306175A (zh) 2013-02-01
CN102956609A (zh) 2013-03-06
DE102012106473A1 (de) 2013-01-31
US8643196B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
DE102012106473B4 (de) Struktur und Verfahren für das Kontakthügel-Anlagespur-Verhältnis
DE102014019418B4 (de) Design einer Kontaktstellenstruktur in einem Fan-out-Gehäuse
DE112009005576B4 (de) Mikroelektronisches Package und Verfahren zur Herstellung eines mikroelektronischen Packages
DE60126960T2 (de) Verbesserter rissunterbrecher für halbleiterchips
DE102012219375B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE102012219376B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE102014101074B4 (de) Durchkontaktierungen und Verfahren zu ihrer Ausbildung
DE102006046182B4 (de) Halbleiterelement mit einer Stützstruktur sowie Herstellungsverfahren
DE102013103465A1 (de) Längliche Bumps in integrierten Schaltungen
DE102014119161A1 (de) Testen von Halbleitervorrichtungen und Vorrichtungen und deren Auslegung
DE102016100055B4 (de) Aktives Atomreservoir zum Verbessern der Elektromigrationszuverlässigkeit in integrierten Schaltungen
DE102013103138A1 (de) Gedrehte Halbleiterbauelementgehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen gedrehter Halbleiterbauelementgehäuse auf Wafer-Ebene vom Fan-Out-Typ
DE112009004978B4 (de) Leistungshalbleitervorrichtung
DE102012103571B4 (de) Halbleiterstruktur mit Silicium-Durchkontaktierung und verringerter Elektromigration sowie Verfahren zur Herstellung einer solchen
EP1532682A2 (de) Halbleiterwafer mit elektrisch verbundenen kontakt- und prüfflächen
DE102014019169A1 (de) Gehäuse mit einem Substrat mit eingebetteter Metallspur überlappt von Verbindungsstelle
DE19815907C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
WO2022263543A1 (de) Leiterplattenanordnung
DE102022100366A1 (de) Vorrichtungen mit siliziumdurchführungen, schutzringe und deren herstellungsverfahren
DE102013113678B4 (de) Dreidimensionaler integrierter Schaltungskondensator
DE19841435C2 (de) Halbleitervorrichtung mit einer verbesserten Zuführungsverbindungsstruktur und Herstellungsverfahren hierfür
DE102016113093B4 (de) Halbleiterchip mit einer dichten anordnung von kontaktanschlüssen
DE102019125487A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102013103916B4 (de) Gehäuse mit Metall-Isolator-Metall-Kondensator
EP1424730B1 (de) Halbleiterchip mit Anschlusskontaktflächen und Anordnung eines solchen Halbleiterchips auf einem Träger

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023488000

Ipc: H01L0023500000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023488000

Ipc: H01L0023500000

Effective date: 20130924

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final