DE10031952A1 - Mehrchip-Halbleitermodul und Herstellungsverfahren dafür - Google Patents

Mehrchip-Halbleitermodul und Herstellungsverfahren dafür

Info

Publication number
DE10031952A1
DE10031952A1 DE10031952A DE10031952A DE10031952A1 DE 10031952 A1 DE10031952 A1 DE 10031952A1 DE 10031952 A DE10031952 A DE 10031952A DE 10031952 A DE10031952 A DE 10031952A DE 10031952 A1 DE10031952 A1 DE 10031952A1
Authority
DE
Germany
Prior art keywords
substrate
semiconductor chip
chip
circuit arrangement
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10031952A
Other languages
English (en)
Inventor
Ming-Tung Shen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW88215325U external-priority patent/TW426225U/zh
Priority claimed from TW088115461A external-priority patent/TW423086B/zh
Application filed by Individual filed Critical Individual
Publication of DE10031952A1 publication Critical patent/DE10031952A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

Ein Mehrchip-Halbleitermodul weist auf: ein Chipmontageteil mit einem ersten und zweiten Substrat, wobei das erste Substrat hat: eine entgegengesetzte erste und zweite Oberfläche, mehrere erste leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche erstrecken, und eine erste Schaltungsanordnung, die auf der zweiten Oberfläche strukturiert und mit den ersten leitenden Kontaktlöchern elektrisch verbunden ist, wobei das zweite Substrat hat: eine entgegengesetzte erste und zweite Oberfläche, mehrere zweite leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des zweiten Substrats erstrecken, eine zweite Schaltungsanordnung, die auf der zweiten Oberfläche des zweiten Substrats strukturiert und mit den zweiten leitenden Kontaktlöchern elektrisch verbunden ist, und eine darin ausgebildete erste Chipaufnahmeöffnung, wobei die erste Oberfläche des zweiten Substrats auf der zweiten Oberfläche des ersten Substrats verbunden ist, so daß die zweite Schaltungsanordnung mit der ersten Schaltungsanordnung über die ersten und zweiten leitenden Kontaktlöcher elektrisch verbunden ist; einen ersten Halbleiterchip, der in der ersten Chipaufnahmeöffnung angeordnet ist und eine auf der zweiten Oberfläche des ersten Substrats montierte erste Kontaktstellenfläche hat, wobei die erste Kontaktstellenfläche mit mehreren ersten Kontaktstellen ausgebildet ist; eine erste Leitereinrichtung zum elektrischen Verbinden der ersten Kontaktstelle mit der ersten ...

Description

Die Erfindung betrifft ein Mehrchip-Halbleitermodul und ein Herstellungsverfahren dafür. Insbesondere betrifft die Erfindung ein Herstellungsverfahren für ein Mehrchip-Halblei­ termodul zum Erhöhen der Ausbeute des Mehrchipmoduls sowie ein Mehrchip-Halbleitermodul zum Kombinieren unterschiedli­ cher Funktionschips in einem Mehrchip-Halbleitermodul.
Tragbare elektronische Produkte sind eine Hauptentwick­ lungsrichtung in der Halbleiterindustrie. Zur Verringerung von Gesamtgröße und -gewicht eines elektronischen Produkts muß zunächst die Größe einer Leiterplatte reduziert werden. Vorgeschlagen wurde, Chips mit unterschiedlichen Funktionen zu einem einzigen Halbleitermodul, d. h. zum Mehrchip-Halb­ leitermodul, zu kombinieren.
Allerdings ist die schlechte Ausbeute des Mehrchip-Halb­ leitermoduls immer noch ein Problem für die Massenherstel­ lung. Ist einer der Chips im Modul defekt, beeinträchtigt dies das gesamte Modul. Außerdem ist die Erkennung des defek­ ten Chips sehr zeitraubend und kostspielig.
Folglich betrifft die Erfindung ein Verfahren zur Her­ stellung eines Mehrchip-Halbleitermoduls zum Erhöhen der Aus­ beute des Mehrchip-Halbleitermoduls sowie eine Mehrchip-Halb­ leitermodulstruktur zum Kombinieren von Chips mit unter­ schiedlichen Funktionen in einem Mehrchip-Halbleitermodul.
Die Erfindung stellt ein Verfahren zur Herstellung eines Mehrchip-Halbleitermoduls bereit, das die Ausbeute des Mehr­ chip-Halbleitermoduls erhöhen kann, sowie eine Mehrchip-Halb­ leitermodulstruktur zum Kombinieren von Chips mit unter­ schiedlichen Funktionen in einem Mehrchip-Halbleitermodul.
Gemäß einem Aspekt der Erfindung weist ein Verfahren zur Herstellung eines Mehrchip-Halbleitermoduls die folgenden Schritte auf: (a) Bereitstellen eines Chipmontageteils mit einem ersten und zweiten Substrat, wobei das erste Substrat hat: eine entgegengesetzte erste und zweite Oberfläche, meh­ rere erste leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche erstrecken, eine erste Schaltungsanord­ nung, die auf der zweiten Oberfläche strukturiert und mit den ersten leitenden Kontaktlöchern elektrisch verbunden ist, und mehrere erste Prüfpunkte, die auf der zweiten Oberfläche an­ geordnet und mit der ersten Schaltungsanordnung elektrisch verbunden sind, wobei das zweite Substrat hat: eine entgegen­ gesetzte erste und zweite Oberfläche, mehrere zweite leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des zweiten Substrats erstrecken, eine zweite Schaltungsan­ ordnung, die auf der zweiten Oberfläche des zweiten Substrats strukturiert und mit den zweiten leitenden Kontaktlöchern elektrisch verbunden ist, mehrere zweite Prüfpunkte, die auf der zweiten Oberfläche des zweiten Substrats angeordnet und mit der zweiten Schaltungsanordnung elektrisch verbunden sind, und eine darin ausgebildete erste Chipaufnahmeöffnung; (b) Montieren einer ersten Kontaktstellenfläche eines ersten Halbleiterchips auf der zweiten Oberfläche des ersten Sub­ strats und elektrisches Verbinden mehrerer erster Kontakt­ stellen auf der ersten Kontaktstellenfläche mit der ersten Schaltungsanordnung; (c) Prüfen des ersten Halbleiterchips über die ersten Prüfpunkte des ersten Substrats, so daß ein Austausch des ersten Halbleiterchips durchgeführt werden kann, wenn festgestellt wird, daß der erste Halbleiterchip defekt ist; (d) Verbinden der ersten Oberfläche des zweiten Substrats auf der zweiten Oberfläche des ersten Substrats, so daß der erste Halbleiterchip in der ersten Chipaufnahmeöff­ nung angeordnet ist und so daß die zweite Schaltungsanordnung mit der ersten Schaltungsanordnung über die ersten und zwei­ ten leitenden Kontaktlöcher elektrisch verbunden ist; (e) Montieren einer zweiten Kontaktstellenfläche eines zweiten Halbleiterchips auf der zweiten Oberfläche des zweiten Sub­ strats und elektrisches Verbinden mehrerer zweiter Kontakt­ stellen auf der zweiten Kontaktstellenfläche mit der zweiten Schaltungsanordnung; und (f) Prüfen des zweiten Halbleiter­ chips über die zweiten Prüfpunkte des zweiten Substrats, so daß ein Austausch des zweiten Halbleiterchips durchgeführt werden kann, wenn festgestellt wird, daß der zweite Halblei­ terchip defekt ist.
Gemäß einem weiteren Aspekt der Erfindung weist ein Ver­ fahren zur Herstellung eines Mehrchip-Halbleitermoduls die folgenden Schritte auf: (a) Bereitstellen eines Chipmontage­ teils mit einem ersten und zweiten Substrat, wobei das erste Substrat hat: eine entgegengesetzte erste und zweite Oberflä­ che, mehrere erste leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche erstrecken, eine erste Schal­ tungsanordnung, die auf der zweiten Oberfläche strukturiert und mit den ersten leitenden Kontaktlöchern elektrisch ver­ bunden ist, und mehrere erste Prüfpunkte, die auf der zweiten Oberfläche angeordnet und mit der ersten Schaltungsanordnung elektrisch verbunden sind, wobei das zweite Substrat hat: ei­ ne entgegengesetzte erste und zweite Oberfläche, mehrere zweite leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des zweiten Substrats erstrecken, eine zweite Schaltungsanordnung, die auf der zweiten Oberfläche des zweiten Substrats strukturiert und mit den zweiten lei­ tenden Kontaktlöchern elektrisch verbunden ist, mehrere zwei­ te Prüfpunkte, die auf der zweiten Oberfläche des zweiten Substrats angeordnet und mit der zweiten Schaltungsanordnung elektrisch verbunden sind, und eine darin ausgebildete erste Chipaufnahmeöffnung; wobei die erste Oberfläche des zweiten Substrats auf der zweiten Oberfläche des ersten Substrats verbunden ist, so daß die zweite Schaltungsanordnung mit der ersten Schaltungsanordnung über die ersten und zweiten lei­ tenden Kontaktlöcher elektrisch verbunden ist und so daß das zweite Substrat nicht die ersten Prüfpunkte abdeckt; (b) An­ ordnen eines ersten Halbleiterchips in der ersten Chipaufnah­ meöffnung, Montieren einer ersten Kontaktstellenfläche des ersten Halbleiterchips auf der zweiten Oberfläche des ersten Substrats und elektrisches Verbinden mehrerer erster Kontakt­ stellen auf der ersten Kontaktstellenfläche mit der ersten Schaltungsanordnung; (c) Prüfen des ersten Halbleiterchips über die ersten Prüfpunkte des ersten Substrats, so daß ein Austausch des ersten Halbleiterchips durchgeführt werden kann, wenn festgestellt wird, daß der erste Halbleiterchip defekt ist; (d) Montieren einer zweiten Kontaktstellenfläche eines zweiten Halbleiterchips auf der zweiten Oberfläche des zweiten Substrats und elektrisches Verbinden mehrerer zweiter Kontaktstellen auf der zweiten Kontaktstellenfläche mit der zweiten Schaltungsanordnung; und (e) Prüfen des zweiten Halb­ leiterchips über die zweiten Prüfpunkte des zweiten Sub­ strats, so daß ein Austausch des zweiten Halbleiterchips durchgeführt werden kann, wenn festgestellt wird, daß der zweite Halbleiterchip defekt ist.
Gemäß noch einem weiteren Aspekt der Erfindung weist ein Mehrchip-Halbleitermodul auf: ein Chipmontageteil mit einem ersten und zweiten Substrat, wobei das erste Substrat hat: eine entgegengesetzte erste und zweite Oberfläche, mehrere erste leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche erstrecken, und eine erste Schaltungsanord­ nung, die auf der zweiten Oberfläche strukturiert und mit den ersten leitenden Kontaktlöchern elektrisch verbunden ist, wo­ bei das zweite Substrat hat: eine entgegengesetzte erste und zweite Oberfläche, mehrere zweite leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des zweiten Sub­ strats erstrecken, eine zweite Schaltungsanordnung, die auf der zweiten Oberfläche des zweiten Substrats strukturiert und mit den zweiten leitenden Kontaktlöchern elektrisch verbunden ist, und eine darin ausgebildete erste Chipaufnahmeöffnung, wobei die erste Oberfläche des zweiten Substrats auf der zweiten Oberfläche des ersten Substrats verbunden ist, so daß die zweite Schaltungsanordnung mit der ersten Schaltungsan­ ordnung über die ersten und zweiten leitenden Kontaktlöcher elektrisch verbunden ist; einen ersten Halbleiterchip, der in der ersten Chipaufnahmeöffnung angeordnet ist und eine auf der zweiten Oberfläche des ersten Substrats montierte erste Kontaktstellenfläche hat, wobei die erste Kontaktstellenflä­ che mit mehreren ersten Kontaktstellen ausgebildet ist; eine erste Leitereinrichtung zum elektrischen Verbinden der ersten Kontaktstellen mit der ersten Schaltungsanordnung; einen zweiten Halbleiterchip mit einer auf der zweiten Oberfläche des zweiten Substrats montierten zweiten Kontaktstellenflä­ che, wobei die zweite Kontaktstellenfläche mit mehreren zwei­ ten Kontaktstellen ausgebildet ist; und eine zweite Leiter­ einrichtung zum elektrischen Verbinden der zweiten Kontakt­ stellen mit der zweiten Schaltungsanordnung.
Gemäß noch einem weiteren Aspekt der Erfindung weist ein Verfahren zur Herstellung eines Mehrchip-Halbleitermoduls die folgenden Schritte auf: (a) Bereitstellen eines Chipmontage­ teils mit einem ersten, zweiten und dritten Substrat, wobei das erste Substrat eine entgegengesetzte erste und zweite Oberfläche sowie mehrere erste leitende Kontaktlöcher hat, die sich durch die erste und zweite Oberfläche erstrecken, wobei das zweite Substrat hat: eine entgegengesetzte erste und zweite Oberfläche, mehrere zweite leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des zweiten Substrats erstrecken, eine erste Schaltungsanordnung, die auf der zweiten Oberfläche des zweiten Substrats strukturiert und mit den zweiten leitenden Kontaktlöchern elektrisch verbunden ist, mehrere erste Prüfpunkte, die auf der zweiten Oberfläche des zweiten Substrats angeordnet und mit der ersten Schal­ tungsanordnung elektrisch verbunden sind, und eine darin aus­ gebildete erste Chipaufnahmeöffnung, wobei das dritte Sub­ strat hat: eine entgegengesetzte erste und zweite Oberfläche, mehrere dritte leitende Kontaktlöcher, die sich durch die er­ ste und zweite Oberfläche des dritten Substrats erstrecken, eine zweite Schaltungsanordnung, die auf der zweiten Oberflä­ che des dritten Substrats strukturiert und mit den dritten leitenden Kontaktlöchern elektrisch verbunden ist, mehrere zweite Prüfpunkte, die auf der zweiten Oberfläche des dritten Substrats angeordnet und mit der zweiten Schaltungsanordnung elektrisch verbunden sind, und eine darin ausgebildete zweite Chipaufnahmeöffnung, die größer als die erste Chipaufnahme­ öffnung ist; (b) Verbinden der ersten Oberfläche des zweiten Substrats auf der zweiten Oberfläche des ersten Substrats, so daß die erste Schaltungsanordnung mit den ersten leitenden Kontaktlöchern über die zweiten leitenden Kontaktlöcher elek­ trisch verbunden ist; (c) Anordnen eines ersten Halbleiter­ chips in der ersten Chipaufnahmeöffnung, Montieren des ersten Halbleiterchips auf der zweiten Oberfläche des ersten Sub­ strats und Drahtbonden mehrerer erster Kontaktstellen auf ei­ ner Seite des ersten Halbleiterchips mit der ersten Schal­ tungsanordnung; (d) Prüfen des ersten Halbleiterchips über die ersten Prüfpunkte, so daß ein Austausch des ersten Halb­ leiterchips durchgeführt werden kann, wenn festgestellt wird, daß der erste Halbleiterchip defekt ist; (e) Verbinden der ersten Oberfläche des dritten Substrats auf der zweiten Ober­ fläche des zweiten Substrats, so daß die zweite Schaltungsan­ ordnung mit der ersten Schaltungsanordnung über die zweiten und dritten leitenden Kontaktlöcher elektrisch verbunden ist und so daß die erste und zweite Chipaufnahmeöffnung auf einer gemeinsamen senkrechten Achse angeordnet sind; (f) Anordnen eines zweiten Halbleiterchips in der zweiten Chipaufnahmeöff­ nung, Montieren des zweiten Halbleiterchips auf der einen Seite des ersten Halbleiterchips über eine erste Klebe­ schicht, so daß der zweite Halbleiterchip von der zweiten Oberfläche des zweiten Substrats entlang der senkrechten Ach­ se beabstandet ist, und Drahtbonden mehrerer zweiter Kontakt­ stellen auf einer Seite des zweiten Halbleiterchips mit der zweiten Schaltungsanordnung; und (g) Prüfen des zweiten Halb­ leiterchips über die zweiten Prüfpunkte, so daß ein Austausch des zweiten Halbleiterchips durchgeführt werden kann, wenn festgestellt wird, daß der zweite Halbleiterchip defekt ist. Gemäß noch einem weiteren Aspekt der Erfindung weist ein Verfahren zur Herstellung eines Mehrchip-Halbleitermoduls die folgenden Schritte auf: (a) Bereitstellen eines Chipmontage­ teils mit einem ersten, zweiten und dritten Substrat, wobei das erste Substrat eine entgegengesetzte erste und zweite Oberfläche sowie mehrere erste leitende Kontaktlöcher hat, die sich durch die erste und zweite Oberfläche erstrecken, wobei das zweite Substrat hat: eine entgegengesetzte erste und zweite Oberfläche, mehrere zweite leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des zweiten Substrats erstrecken, eine erste Schaltungsanordnung, die auf der zweiten Oberfläche des zweiten Substrats strukturiert und mit den zweiten leitenden Kontaktlöchern elektrisch verbunden ist, mehrere erste Prüfpunkte, die auf der zweiten Oberfläche des zweiten Substrats angeordnet und mit der ersten Schal­ tungsanordnung elektrisch verbunden sind, und eine darin aus­ gebildete erste Chipaufnahmeöffnung, wobei die erste Oberflä­ che des zweiten Substrats auf der zweiten Oberfläche des er­ sten Substrats verbunden ist, so daß die erste Schaltungsan­ ordnung mit den ersten leitenden Kontaktlöchern über die zweiten leitenden Kontaktlöcher elektrisch verbunden ist, wo­ bei das dritte Substrat hat: eine entgegengesetzte erste und zweite Oberfläche, mehrere dritte leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des dritten Sub­ strats erstrecken, eine zweite Schaltungsanordnung, die auf der zweiten Oberfläche des dritten Substrats strukturiert und mit den dritten leitenden Kontaktlöchern elektrisch verbunden ist, mehrere zweite Prüfpunkte, die auf der zweiten Oberflä­ che des dritten Substrats angeordnet und mit der zweiten Schaltungsanordnung elektrisch verbunden sind, und eine darin ausgebildete zweite Chipaufnahmeöffnung, die größer als die erste Chipaufnahmeöffnung ist, wobei die erste Oberfläche des dritten Substrats auf der zweiten Oberfläche des zweiten Sub­ strats verbunden ist, so daß die zweite Schaltungsanordnung mit der ersten Schaltungsanordnung über die zweiten und drit­ ten leitenden Kontaktlöcher elektrisch verbunden ist, so daß die erste und zweite Chipaufnahmeöffnung auf einer gemeinsa­ men senkrechten Achse angeordnet sind und so daß das dritte Substrat nicht die ersten Prüfpunkte abdeckt; (b) Anordnen eines ersten Halbleiterchips in der ersten Chipaufnahmeöff­ nung, Montieren des ersten Halbleiterchips auf der zweiten Oberfläche des ersten Substrats und Drahtbonden mehrerer er­ ster Kontaktstellen auf einer Seite des ersten Halbleiter­ chips mit der ersten Schaltungsanordnung; (c) Prüfen des er­ sten Halbleiterchips über die ersten Prüfpunkte, so daß ein Austausch des ersten Halbleiterchips durchgeführt werden kann, wenn festgestellt wird, daß der erste Halbleiterchip defekt ist; (d) Anordnen eines zweiten Halbleiterchips in der zweiten Chipaufnahmeöffnung, Montieren des zweiten Halblei­ terchips auf der einen Seite des ersten Halbleiterchips über eine erste Klebeschicht, so daß der zweite Halbleiterchip von der zweiten Oberfläche des zweiten Substrats entlang der senkrechten Achse beabstandet ist, und Drahtbonden mehrerer zweiter Kontaktstellen auf einer Seite des zweiten Halblei­ terchips mit der zweiten Schaltungsanordnung; und (e) Prüfen des zweiten Halbleiterchips über die zweiten Prüfpunkte, so daß ein Austausch des zweiten Halbleiterchips durchgeführt werden kann, wenn festgestellt wird, daß der zweite Halblei­ terchip defekt ist.
Gemäß noch einem weiteren Aspekt der Erfindung weist ein Mehrchip-Halbleitermodul auf: ein Chipmontageteil mit einem ersten, zweiten und dritten Substrat, wobei das erste Sub­ strat eine entgegengesetzte erste und zweite Oberfläche und mehrere erste leitende Kontaktlöcher hat, die sich durch die erste und zweite Oberfläche erstrecken, wobei das zweite Sub­ strat hat: eine entgegengesetzte erste und zweite Oberfläche, mehrere zweite leitende Kontaktlöcher, die sich durch die er­ ste und zweite Oberfläche des zweiten Substrats erstrecken, eine erste Schaltungsanordnung, die auf der zweiten Oberflä­ che des zweiten Substrats strukturiert und mit den zweiten leitenden Kontaktlöchern elektrisch verbunden ist, und eine darin ausgebildete erste Chipaufnahmeöffnung, wobei die erste Oberfläche des zweiten Substrats auf der zweiten Oberfläche des ersten Substrats verbunden ist, so daß die erste Schal­ tungsanordnung mit den ersten leitenden Kontaktlöchern über die zweiten leitenden Kontaktlöcher elektrisch verbunden ist, wobei das dritte Substrat hat: eine entgegengesetzte erste und zweite Oberfläche, mehrere dritte leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des dritten Substrats erstrecken, eine zweite Schaltungsanordnung, die auf der zweiten Oberfläche des dritten Substrats strukturiert und mit den dritten leitenden Kontaktlöchern elektrisch ver­ bunden ist, und eine darin ausgebildete zweite Chipaufnahme­ öffnung, die größer als die erste Chipaufnahmeöffnung ist, wobei die erste Oberfläche des dritten Substrats auf der zweiten Oberfläche des zweiten Substrats verbunden ist, so daß die zweite Schaltungsanordnung mit der ersten Schaltungs­ anordnung über die zweiten und dritten leitenden Kontaktlö­ cher elektrisch verbunden ist und so daß die erste und zweite Chipaufnahmeöffnung auf einer gemeinsamen senkrechten Achse angeordnet sind; einen ersten Halbleiterchip mit einer Seite, die mit mehreren ersten Kontaktstellen versehen ist, wobei der erste Halbleiterchip in der ersten Chipaufnahmeöffnung angeordnet und auf der zweiten Oberfläche des ersten Sub­ strats montiert ist, wobei die ersten Kontaktstellen mit der ersten Schaltungsanordnung drahtgebondet sind; einen zweiten Halbleiterchip mit einer Seite, die mit mehreren zweiten Kon­ taktstellen versehen ist, wobei der zweite Halbleiterchip in der zweiten Chipaufnahmeöffnung angeordnet ist, wobei die zweiten Kontaktstellen mit der zweiten Schaltungsanordnung drahtgebondet sind; und eine erste Klebeschicht zum Montieren des zweiten Halbleiterchips auf der einen Seite des ersten Halbleiterchips, so daß der zweite Halbleiterchip von der zweiten Oberfläche des zweiten Substrats entlang der senk­ rechten Achse beabstandet ist.
Verständlich sollte sein, daß die vorstehende allgemeine Beschreibung und die folgende nähere Beschreibung als Bei­ spiele dienen und eine nähere Erläuterung der beanspruchten Erfindung geben sollen.
Die beigefügten Zeichnungen dienen zum besseren Ver­ ständnis der Erfindung, sind in diese Beschreibung eingefügt und bilden einen Teil von ihr. Die Zeichnungen veranschauli­ chen bevorzugte Ausführungsformen der Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung der Grundsätze der Erfindung. Es zeigen:
Fig. 1 bis 7 schematische teilweise Querschnittansichten eines Herstellungsverfahrens für ein Mehrchip-Halbleitermodul gemäß einer ersten bevorzugten Ausführungsform der Erfindung;
Fig. 8 eine schematische teilweise Querschnittansicht eines Mehrchip-Halbleitermoduls gemäß einer zweiten bevorzug­ ten Ausführungsform der Erfindung;
Fig. 9 eine schematische Draufsicht auf eine bevorzugte Ausführungsform einer Anordnung von Leiterbahnen auf einem Substrat gemäß der Erfindung;
Fig. 10 eine schematische Perspektivansicht einer bevor­ zugten Ausführungsform einer Klebeschicht gemäß der Erfin­ dung;
Fig. 11 eine schematische Perspektivansicht einer alter­ nativen Struktur der Klebeschicht von Fig. 10;
Fig. 12 eine schematische Perspektivansicht einer bevor­ zugten Ausführungsform einer weiteren Klebeschicht gemäß der Erfindung;
Fig. 13 eine schematische Perspektivansicht einer alter­ nativen Struktur der Klebeschicht von Fig. 12;
Fig. 14 eine schematische teilweise Schnittansicht einer bevorzugten Ausführungsform einer Struktur eines leitenden Körpers zwischen einem Substrat und einem Chip gemäß der Er­ findung;
Fig. 15 eine schematische teilweise Schnittansicht einer alternativen Ausführungsform der Struktur eines leitenden Körpers zwischen einem Substrat und einem Chip gemäß der Erfindung;
Fig. 16 bis 22 schematische teilweise Querschnittansich­ ten eines Herstellungsverfahrens für ein Mehrchipmodul gemäß einer dritten bevorzugten Ausführungsform der Erfindung;
Fig. 23 eine schematische teilweise Querschnittansicht eines Mehrchipmoduls gemäß einer vierten bevorzugten Ausfüh­ rungsform der Erfindung;
Fig. 24 eine schematische teilweise Querschnittansicht eines Abschnitts eines Mehrchipmoduls gemäß einer fünften be­ vorzugten Ausführungsform der Erfindung;
Fig. 25 eine schematische teilweise Querschnittansicht eines Mehrchipmoduls gemäß einer sechsten bevorzugten Ausfüh­ rungsform der Erfindung;
Fig. 26 eine schematische teilweise Querschnittansicht eines Mehrchipmoduls gemäß einer siebenten bevorzugten Aus­ führungsform der Erfindung;
Fig. 27 eine schematische teilweise Querschnittansicht eines Mehrchipmoduls gemäß einer achten bevorzugten Ausfüh­ rungsform der Erfindung;
Fig. 28 eine schematische teilweise Querschnittansicht eines Mehrchipmoduls gemäß einer neunten bevorzugten Ausfüh­ rungsform der Erfindung;
Fig. 29 eine schematische teilweise Querschnittansicht eines Mehrchipmoduls gemäß einer zehnten bevorzugten Ausfüh­ rungsform der Erfindung; und
Fig. 30 eine schematische teilweise Querschnittansicht eines Mehrchipmoduls gemäß einer elften bevorzugten Ausfüh­ rungsform der Erfindung.
Das Verfahren zur Herstellung eines Mehrchip-Halbleitex­ moduls und seine Struktur gemäß der nachfolgenden Beschrei­ bung stellen kein vollständiges Verfahren zu seiner Herstel­ lung dar. Die Erfindung kann im Zusammenhang mit den derzeit im Stand der Technik genutzten Verfahren praktiziert werden, und es sind nur so viele der gewöhnlich praktizierten Verfah­ rensschritte aufgenommen, die zum Verständnis der Erfindung notwendig sind. Ferner kann bei der Herstellung des erfin­ dungsgemäßen Mehrchip-Halbleitermoduls die Anzahl zusammenge­ stellter Chips bei Bedarf abgewandelt sein. Zur Vereinfachung der Darstellung der Ausführungsformen der Erfindung sind nur fünf Chips im Mehrchip-Halbleitermodul der Erfindung vorhan­ den. Ferner sind gleiche Elemente in der gesamten Beschrei­ bung mit gleichen Bezugszahlen bezeichnet.
Fig. 1 bis 7 sind schematische teilweise Querschnittan­ sichten eines Herstellungsverfahrens für ein Mehrchip-Halb­ leitermodul gemäß einer ersten bevorzugten Ausführungsform der Erfindung. Gemäß Fig. 1 wird zunächst ein erstes Substrat 1 bereitgestellt. Das erste Substrat 1 kann eine Leiterplat­ te, eine mit einem Isoliermaterial abgedeckte Metallplatte oder eine Keramikplatte sein. Das erste Substrat 1 hat eine entgegengesetzte erste und zweite Oberfläche 11 und 12, meh­ rere erste leitende Kontaktlöcher 13, die sich durch die er­ ste und zweite Oberfläche 11 und 12 erstrecken, eine erste Schaltungsanordnung, die aus mehreren elektrischen Bahnen 14 (siehe Fig. 9) ausgebildet und auf der zweiten Oberfläche 12 strukturiert sowie mit den ersten leitenden Kontaktlöchern 13 elektrisch verbunden ist, und mehrere erste Prüfpunkte 15, die auf der zweiten Oberfläche 12 angeordnet und mit der er­ sten Schaltungsanordnung 14 elektrisch verbunden sind. Mehre­ re Lötkugeln 10 sind auf der ersten Oberfläche 11 des ersten Substrats 1 an Positionen angeordnet, die den ersten leiten­ den Kontaktlöchern 13 entsprechen, so daß die Lötkugeln 10 jeweils mit den ersten leitenden Kontaktlöchern 13 elektrisch verbunden sind.
Gemäß Fig. 2 wird ein zweites Substrat 2 mit einer klei­ neren Größe als das erste Substrat 1 bereitgestellt. Das zweite Substrat 2 hat eine entgegengesetzte erste und zweite Oberfläche 21 und 22. Die erste Oberfläche 21 des zweiten Substrats 2 ist auf der zweiten Oberfläche 12 des ersten Sub­ strats 1 verbunden, ohne die Prüfpunkte 15 des ersten Sub­ strats 1 abzudecken. Ähnlich kann das zweite Substrat 2 eine Leiterplatte, eine mit einem Isoliermaterial abgedeckte Me­ tallplatte oder eine Keramikplatte sein. Ferner hat das zwei­ te Substrat 2 mehrere zweite leitende Kontaktlöcher 23, die sich durch die erste und zweite Oberfläche 21 und 22 des zweiten Substrats 2 erstrecken, und eine (nicht gezeigte) zweite Schaltungsanordnung, die der ersten Schaltungsanord­ nung 14 ähnelt und auf der zweiten Oberfläche 22 des zweiten Substrats 2 strukturiert sowie mit den zweiten leitenden Kon­ taktlöchern 23 elektrisch verbunden ist, so daß die zweite Schaltungsanordnung mit der ersten Schaltungsanordnung über die ersten und zweiten leitenden Kontaktlöcher 13 und 23 elektrisch verbunden ist, mehrere zweite Prüfpunkte 25, die auf der zweiten Oberfläche 22 des zweiten Substrats 2 ange­ ordnet und mit der zweiten Schaltungsanordnung elektrisch verbunden sind, und eine darin ausgebildete erste Chipaufnah­ meöffnung 26.
Gemäß Fig. 2 und 10 wird eine erste Klebeschicht 27 mit einer entgegengesetzten ersten und zweiten Klebefläche 271 und 272 und mehreren Fenstern 273 bereitgestellt, die sich durch die erste und zweite Klebefläche 271 und 272 erstrec­ ken. Die erste Klebefläche 271 der ersten Klebeschicht 27 wird an die zweite Oberfläche 12 des ersten Substrats 1 ge­ klebt, so daß die Fenster 273 der ersten Klebeschicht 27 den Zugang zur ersten Schaltungsanordnung von der zweiten Klebe­ fläche 272 der ersten Klebeschicht 27 ermöglichen.
Ein erster Halbleiterchip 20 mit einer ersten Kontakt­ stellenfläche 201, auf der mehrere erste Kontaktstellen 202 ausgebildet sind, wird in der ersten Chipaufnahmeöffnung 26 angeordnet. Die erste Kontaktstellenfläche 201 des ersten Halbleiterchips 20 wird an die zweite Klebefläche 272 der er­ sten Klebeschicht 27 geklebt.
Ein erster leitender Körper 28 wird in jedem der Fenster 273 der ersten Klebeschicht 27 so plaziert, daß die ersten Kontaktstellen 202 des ersten Halbleiterchips 20 jeweils mit den leitenden Körpern 28 in den Fenstern 273 elektrisch ver­ bunden sind, um eine elektrische Verbindung mit der ersten Schaltungsanordnung herzustellen. Eine wärmeableitende Me­ tallplatte 204 wird auf der Oberfläche 203 des ersten Halb­ leiterchips 20 entgegengesetzt zur ersten Kontaktstellenflä­ che 201 des ersten Halbleiterchips 20 montiert.
Gemäß Fig. 14 besteht jeder der leitenden Körper 28 aus einem leitenden Kleber 282, der mit der ersten Kontaktstelle 202 des ersten Halbleiterchips 20 elektrisch verbunden ist, und einer metallischen Kugel 281, die mit der ersten Schal­ tungsanordnung des ersten Substrats 1 elektrisch verbunden ist, wobei der leitende Kleber 282 ein leitender Silberkleber oder eine Lötpaste sein kann und die metallische Kugel 281 eine Lötkugel oder eine leitende metallische Kugel sein kann. Zu beachten ist, daß der leitende Kleber 282 auch mit Gold, Kupfer, Eisen oder einem anderen leitenden metallischen Mate­ rial dotiert sein kann.
Gemäß Fig. 15 kann der leitende Kleber 282 auch mit der ersten Schaltungsanordnung des ersten Substrats 1 elektrisch verbunden sein, und die metallische Kugel 281 kann mit der ersten Kontaktstelle 202 des ersten Halbleiterchips 20 elek­ trisch verbunden sein.
Zu beachten ist, daß der erste Halbleiterchip 20 über die ersten Prüfpunkte 15 des ersten Substrats 1 in dieser Stufe geprüft wird, so daß ein Austausch des ersten Halblei­ terchips 20 durchgeführt werden kann, wenn festgestellt wird, daß der erste Halbleiterchip 20 defekt ist. Zu beachten ist auch, daß eine Prüfung des ersten Halbleiterchips 20 durchge­ führt werden könnte, bevor das zweite Substrat 2 mit dem er­ sten Substrat 1 verbunden wird.
Gemäß Fig. 11 kann ein rechtwinkliger Schlitz 273a die Fenster 273 der ersten Klebeschicht 27 entlang einer Längs­ achse ersetzen.
Gemäß Fig. 3 wird ein drittes Substrat 3 mit einer klei­ neren Größe als das zweite Substrat 2 bereitgestellt. Das dritte Substrat 3 hat eine entgegengesetzte erste und zweite Oberfläche 31 und 32. Die erste Oberfläche 31 des dritten Substrats 3 wird auf der zweiten Oberfläche 22 des zweiten Substrats 2 verbunden, ohne die Prüfpunkte 25 des zweiten Substrats 2 abzudecken. Ähnlich kann das dritte Substrat 3 eine Leiterplatte, eine mit einem Isoliermaterial abgedeckte Metallplatte oder eine Keramikplatte sein. Ferner hat das dritte Substrat 3 mehrere leitende Kontaktlöcher 33, die sich durch die erste und zweite Oberfläche 31 und 32 des dritten Substrats 3 erstrecken, eine (nicht gezeigte) dritte Schal­ tungsanordnung, die der ersten Schaltungsanordnung 14 ähnelt und die auf der zweiten Oberfläche 32 des dritten Substrats 3 strukturiert sowie mit den dritten leitenden Kontaktlöchern 33 elektrisch verbunden ist, so daß die dritte Schaltungsan­ ordnung mit der zweiten Schaltungsanordnung über die zweiten und dritten leitenden Kontaktlöcher 23 und 33 elektrisch ver­ bunden ist, mehrere dritte Prüfpunkte 35, die auf der zweiten Oberfläche 32 des dritten Substrats 3 angeordnet und mit der dritten Schaltungsanordnung elektrisch verbunden sind, und eine darin ausgebildete zweite Chipaufnahmeöffnung 36, die größer als die erste Chipaufnahmeöffnung 26 ist.
Gemäß Fig. 3 und 12 hat eine zweite Klebeschicht 37 eine erste Klebefläche 371, die an die zweite Oberfläche 22 des zweiten Substrats 2 geklebt ist, und eine zweite Klebefläche 372 entgegengesetzt zur ersten Klebefläche 371. Ferner hat die zweite Klebeschicht 37 ein Durchgangsloch 374, das sich durch ihre erste und zweite Klebefläche 371 und 372 erstreckt und das sich mit der ersten Chipaufnahmeöffnung 26 in Deckung befindet, sowie mehrere Fenster 373, die sich durch ihre er­ ste und zweite Klebefläche 371 und 372 erstrecken und die den Zugang zur zweiten Schaltungsanordnung des zweiten Substrats 2 von ihrer ersten Klebefläche 372 ermöglichen.
Ein zweiter Halbleiterchip 30 mit einer zweiten Kontakt­ stellenfläche 301, auf der mehrere zweite Kontaktstellen 302 ausgebildet sind, wird in der zweiten Chipaufnahmeöffnung 36 so angeordnet, daß der erste und zweite Halbleiterchip 20 und 30 auf einer gemeinsamen senkrechten Achse angeordnet sind. Die zweite Kontaktstellenfläche 301 des zweiten Halbleiter­ chips 30 wird an die zweite Klebefläche 372 der zweiten Kle­ beschicht 37 so geklebt, daß die zweiten Kontaktstellen 302 um die erste Chipaufnahmeöffnung 26 des zweiten Substrats 2 angeordnet sind.
Ein zweiter leitender Körper 38 wird in jedem der Fen­ ster 373 der zweiten Klebeschicht 37 so plaziert, daß die zweiten Kontaktstellen 302 des zweiten Halbleiterchips 30 je­ weils mit den zweiten leitenden Körpern 38 in den Fenstern 373 elektrisch verbunden sind, um eine elektrische Verbindung mit der zweiten Schaltungsanordnung des zweiten Substrats 2 herzustellen. Da die Struktur des zweiten leitenden Körpers 38 der des ersten leitenden Körpers 28 ähnelt, entfällt ihre nähere Beschreibung hier. Eine wärmeableitende Metallplatte 304 wird auf der Oberfläche 303 des zweiten Halbleiterchips 30 entgegengesetzt zur zweiten Kontaktstellenfläche 301 des zweiten Halbleiterchips 30 montiert. Die zweite Kontaktstel­ lenfläche 301 des zweiten Halbleiterchips 30 hat einen kon­ taktlosen Abschnitt, der an die wärmeableitende Platte 204 auf dem ersten Halbleiterchip 20 anstößt.
Zu beachten ist, daß der zweite Halbleiterchip 30 über die zweiten Prüfpunkte 25 des zweiten Substrats 2 in dieser Stufe geprüft wird, so daß ein Austausch des zweiten Halblei­ terchips 30 erfolgen kann, wenn festgestellt wird, daß der zweite Halbleiterchip 30 defekt ist. Zudem ist zu beachten, daß eine Prüfung des zweiten Halbleiterchips 30 durchgeführt werden könnte, bevor das dritte Substrat 3 mit dem zweiten Substrat 2 verbunden wird.
Gemäß Fig. 13 kann ein rechtwinkliger Schlitz 373a die Fenster 373 der zweiten Klebeschicht 37 entlang einer Längs­ achse ersetzen.
Gemäß Fig. 4 wird ein viertes Substrat 4 mit einer klei­ neren Größe als das dritte Substrat 3 bereitgestellt. Das vierte Substrat 4 hat eine entgegengesetzte erste und zweite Oberfläche 41 und 42. Die erste Oberfläche 41 des vierten Substrats 4 wird auf der zweiten Oberfläche 32 des dritten Substrats 3 verbunden, ohne die Prüfpunkte 35 des dritten Substrats 3 abzudecken. Ähnlich kann das vierte Substrat 4 eine Leiterplatte, eine mit einem Isoliermaterial abgedeckte Metallplatte oder eine Keramikplatte sein. Ferner hat das vierte Substrat 4 mehrere vierte leitende Kontaktlöcher 43, die sich durch die erste und zweite Oberfläche 41 und 42 des vierten Substrats 4 erstrecken, eine (nicht gezeigte) vierte Schaltungsanordnung, die der ersten Schaltungsanordnung 14 ähnelt und die auf der zweiten Oberfläche 42 des vierten Sub­ strats 4 strukturiert sowie mit den vierten leitenden Kon­ taktlöchern 43 elektrisch verbunden wird, so daß die vierte Schaltungsanordnung mit der dritten Schaltungsanordnung über die dritten und vierten leitenden Kontaktlöcher 33 und 43 verbunden ist, mehrere vierte Prüfpunkte 45, die auf der zweiten Oberfläche 42 des vierten Substrats 4 angeordnet und mit der vierten Schaltungsanordnung elektrisch verbunden sind, und eine darin ausgebildete dritte Chipaufnahmeöffnung 46, die größer als die zweite Chipaufnahmeöffnung 36 ist.
Ein dritter Halbleiterchip 40 wird in der dritten Chip­ aufnahmeöffnung 46 so angeordnet, daß der zweite und dritte Halbleiterchip 30 und 40 auf einer gemeinsamen senkrechten Achse angeordnet sind. Da der dritte Halbleiterchip 40 auf dem dritten Substrat 3 ähnlich wie bei der Montage des zwei­ ten Halbleiterchips 30 auf dem zweiten Substrat durch eine dritte Klebeschicht 47 mit ähnlicher Struktur wie die Struk­ tur der zweiten Klebeschicht 37 montiert wird, entfällt eine nähere Beschreibung hier.
Ein dritter leitender Körper 48 wird in jedem der Fen­ ster 473 der dritten Klebeschicht 47 so plaziert, daß die dritten Kontaktstellen 402 des dritten Halbleiterchips 40 je­ weils mit den dritten leitenden Körpern 48 in den Fenstern 473 elektrisch verbunden sind, um eine elektrische Verbindung mit der dritten Schaltungsanordnung des dritten Substrats 3 herzustellen. Da die Struktur des dritten leitenden Körpers 48 der des ersten leitenden Körpers 28 ähnelt, wird auf eine nähere Beschreibung hier verzichtet. Eine wärmeableitende Me­ tallplatte 404 wird auf der Oberfläche 403 des dritten Halb­ leiterchips 40 entgegengesetzt zur dritten Kontaktstellenflä­ che 401 des dritten Halbleiterchips 40 montiert. Die dritte Kontaktstellenfläche 401 des dritten Halbleiterchips 40 hat einen kontaktlosen Abschnitt, der an die wärmeableitende Platte 304 auf dem zweiten Halbleiterchip 30 anstößt.
Zu beachten ist, daß der dritte Halbleiterchip 40 über die dritten Prüfpunkte 35 des dritten Substrats 3 in dieser Stufe geprüft wird, so daß ein Austausch des dritten Halblei­ terchips 40 durchgeführt werden kann, wenn festgestellt wird, daß der dritte Halbleiterchip 40 defekt ist. Zudem ist zu be­ achten, daß eine Prüfung des dritten Halbleiterchips 40 durchgeführt werden könnte, bevor das vierte Substrat 4 mit dem dritten Substrat 3 verbunden wird.
Gemäß Fig. 5 wird ein fünftes Substrat 5 mit einer klei­ neren Größe als das vierte Substrat 4 bereitgestellt. Das er­ ste bis fünfte Substrat 1 bis 5 bilden zusammenwirkend ein Chipmontageteil. Das fünfte Substrat 5 hat eine entgegenge­ setzte erste und zweite Oberfläche 51 und 52. Die erste Ober­ fläche 51 des fünften Substrats 5 ist auf der zweiten Ober­ fläche 42 des vierten Substrats 4 verbunden, ohne die Prüf­ punkte 45 des vierten Substrats 4 abzudecken. Ähnlich kann das fünfte Substrat 5 eine Leiterplatte, eine mit einem Iso­ liermaterial abgedeckte Metallplatte oder eine Keramikplatte sein. Ferner hat das fünfte Substrat 5 mehrere fünfte leiten­ de Kontaktlöcher 53, die sich durch die erste und zweite Oberfläche 51 und 52 des fünften Substrats 5 erstrecken, eine (nicht gezeigte) fünfte Schaltungsanordnung, die der ersten Schaltungsanordnung 14 ähnelt und die auf der zweiten Ober­ fläche 52 des fünften Substrats 5 strukturiert sowie mit den fünften leitenden Kontaktlöchern 53 so elektrisch verbunden ist, daß die fünfte Schaltungsanordnung mit der vierten Schaltungsanordnung über die vierten und fünften leitenden Kontaktlöcher 43 und 53 verbunden ist, mehrere fünfte Prüf­ punkte 55, die auf der zweiten Oberfläche 52 des fünften Sub­ strats 5 angeordnet und mit der fünften Schaltungsanordnung elektrisch verbunden sind, und eine darin ausgebildete vierte Chipaufnahmeöffnung 56, die größer als die dritte Chipaufnah­ meöffnung 46 ist.
Ein vierter Halbleiterchip 50 wird in der vierten Chip­ aufnahmeöffnung 56 so angeordnet, daß der dritte und vierte Halbleiterchip 40 und 50 auf einer gemeinsamen senkrechten Achse angeordnet sind. Da der vierte Halbleiterchip 50 auf dem vierten Substrat 4 wie bei der Montage des zweiten Halb­ leiterchips 30 auf dem zweiten Substrat durch eine vierte Klebeschicht 57 mit ähnlicher Struktur wie die Struktur der zweiten Klebeschicht 37 montiert wird, entfällt eine nähere Beschreibung hier.
Ein vierter leitender Körper 58 wird in jedem der Fen­ ster 573 der vierten Klebeschicht 57 so plaziert, daß die vierten Kontaktstellen 502 des vierten Halbleiterchips 50 je­ weils mit den vierten leitenden Körpern 58 in den Fenstern 573 elektrisch verbunden sind, um eine elektrische Verbindung mit der vierten Schaltungsanordnung des vierten Substrats 4 herzustellen. Da die Struktur des vierten leitenden Körpers 58 der des ersten leitenden Körpers 28 ähnelt, wird auf eine nähere Beschreibung hier verzichtet. Eine wärmeableitende Me­ tallplatte 504 wird auf der Oberfläche 503 des vierten Halb­ leiterchips 50 entgegengesetzt zur vierten Kontaktstellenflä­ che 501 des vierten Halbleiterchips 50 montiert. Die vierte Kontaktstellenfläche 501 des vierten Halbleiterchips 50 hat einen kontaktlosen Abschnitt, der an die wärmeableitende Platte 404 auf dem dritten Halbleiterchip 40 anstößt.
Zu beachten ist, daß der vierte Halbleiterchip 50 über die vierten Prüfpunkte 45 des vierten Substrats 4 in dieser Stufe geprüft wird, so daß ein Austausch des vierten Halblei­ terchips 50 durchgeführt werden kann, wenn festgestellt wird, daß der vierte Halbleiterchip 50 defekt ist. Zudem ist zu be­ achten, daß eine Prüfung des vierten Halbleiterchips 50 er­ folgen könnte, bevor das fünfte Substrat 5 mit dem vierten Substrat 4 verbunden wird.
Gemäß Fig. 6 wird ein fünfter Halbleiterchip 60 auf der zweiten Oberfläche 52 des fünften Substrats 5 wie bei der Montage des zweiten Halbleiterchips 30 auf dem zweiten Sub­ strat 2 durch eine fünfte Klebeschicht 67 mit einer Struktur montiert, die der Struktur der zweiten Klebeschicht 37 äh­ nelt.
Ein fünfter leitender Körper 68 wird in jedem der Fen­ ster 673 der fünften Klebeschicht 67 so plaziert, daß die fünften Kontaktstellen 602 des fünften Halbleiterchips 60 je­ weils mit den, fünften leitenden Körpern 68 in den Fenstern 673 elektrisch verbunden sind, um eine elektrische Verbindung mit der fünften Schaltungsanordnung des fünften Substrats 5 herzustellen. Da die Struktur des fünften leitenden Körpers 68 der des ersten leitenden Körpers 28 ähnelt, entfällt eine nähere Beschreibung hier. Eine wärmeableitende Metallplatte 604 wird auf der Oberfläche 603 des fünften Halbleiterchips 60 entgegengesetzt zur fünften Kontaktstellenfläche 601 des fünften Halbleiterchips 60 montiert. Die fünfte Kontaktstel­ lenfläche 601 des fünften Halbleiterchips 60 hat einen kon­ taktlosen Abschnitt, der an die wärmeableitende Platte 504 auf dem vierten Halbleiterchip 50 anstößt.
Zu beachten ist, daß der fünfte Halbleiterchip 60 über die fünften Prüfpunkte 55 des fünften Substrats 5 in dieser Stufe geprüft wird, so daß ein Austausch des fünften Halblei­ terchips 60 durchgeführt werden kann, wenn festgestellt wird, daß der fünfte Halbleiterchip 60 defekt ist.
Eine Verkapselungsschicht 69 wird auf der zweiten Ober­ fläche 52 des fünften Substrats 5 um den fünften Halbleiter­ chip 60 zum Schutz gegen Krafteinwirkung von außen und Umge­ bungsfeuchtigkeit angeordnet. In dieser bevorzugten Ausfüh­ rungsform ist die Verkapselungsschicht 69 aus einem metalli­ schen Material hergestellt. Alternativ kann die Verkapse­ lungsschicht 69 aus Epoxidharz hergestellt sein. Zu beachten ist, daß bei Herstellung der Verkapselungsschicht aus Epoxid­ harz Abschnitte der Chipaufnahmeöffnungen 26, 36, 46, 56, die nicht von den entsprechenden Halbleiterchips 20, 30, 40, 50 belegt sind, mit Epoxidharz gefüllt sind.
Gemäß Fig. 7 werden das erste bis fünfte Substrat 1 bis 5 abschließend beschnitten, um das erste bis fünfte Substrat 1 bis 5 mit gemeinsamen senkrechten Kanten auszubilden.
Zu beachten ist, daß die Halbleiterchips 20 bis 60 un­ terschiedliche Funktionen haben können. Beispielsweise kann der erste Halbleiterchip 20 ein Speicher sein, der zweite Halbleiterchip 30 kann eine Eingabe/Ausgabe-Steuereinheit sein, der dritte Halbleiterchip 40 kann eine Grafiksteuerein­ heit sein, der vierte Halbleiterchip 50 kann eine Chipsatz­ einheit sein, und der fünfte Halbleiterchip 60 kann eine Zen­ traleinheit (CPU) sein.
Gemäß der vorstehenden Beschreibung der bevorzugten Aus­ führungsform der Erfindung kombiniert das Verfahren zur Her­ stellung eines Mehrchip-Halbleitermoduls ein Prüfverfahren. Daher kann die Ausbeuterate für die Herstellung des Mehrchip- Halbleitermoduls nahezu 100% erreichen, was die Reparaturko­ sten für defekte Halbleitermodule senkt. Dadurch lassen sich die Gesamtherstellungskosten reduzieren.
In Fig. 8 ist eine zweite Ausführungsform der Erfindung dargestellt. Anders als in der ersten Ausführungsform weist das Chipmontageteil des Mehrchip-Halbleitermoduls dieser Aus­ führungsform ferner ein sechstes Substrat 6 mit einer entge­ gengesetzten ersten und zweiten Oberfläche 61 und 62 sowie eine darin ausgebildete fünfte Chipaufnahmeöffnung 66 auf. Die erste Oberfläche 61 des sechsten Substrats 6 ist auf der zweiten Oberfläche 52 des fünften Substrats 5 so verbunden, daß der fünfte Halbleiterchip 60 in der fünften Chipaufnahme­ öffnung 66 angeordnet ist, die eine kleinere Größe als das fünfte Substrat 5 hat. Zu beachten ist, daß die Verkapse­ lungsschicht 69 in dieser bevorzugten Ausführungsform aus Epoxidharz hergestellt ist, so daß Abschnitte der Chipaufnah­ meöffnungen 26, 36, 46, 56, die nicht von den entsprechenden Halbleiterchips 20, 30, 40, 50 belegt sind, auch mit Epoxid­ harz gefüllt sind.
In Fig. 16 bis 22 ist das Verfahren zur Herstellung ei­ nes Mehrchip-Halbleitermoduls gemäß einer dritten bevorzugten Ausführungsform der Erfindung dargestellt.
Gemäß Fig. 16 wird ein Chipmontageteil bereitgestellt.
Das Chipmontageteil weist ein erstes bis fünftes Substrat 1 bis 5 auf. Da die Strukturen des ersten bis fünften Substrats 1 bis 5 dieser Ausführungsform denen der ersten Ausführungs­ form ähneln, entfällt ihre nähere Beschreibung hier.
Nunmehr wird auf Fig. 17 Bezug genommen. Eine erste Kle­ beschicht 27 mit einer ähnlichen Struktur wie in den vorste­ henden Ausführungsformen wird bereitgestellt. Die erste Kle­ befläche 271 der ersten Klebeschicht 27 wird an die zweite Oberfläche 12 des ersten Substrats 1 so geklebt, daß die Fen­ ster 273 der ersten Klebeschicht 27 den Zugang zur ersten Schaltungsanordnung von der zweiten Klebefläche 272 der er­ sten Klebeschicht 27 ermöglichen.
Ein erster Halbleiterchip 20 mit einer ersten Kontakt­ stellenfläche 201, auf der mehrere erste Kontaktstellen 202 ausgebildet sind, wird in der ersten Chipaufnahmeöffnung 26 des zweiten Substrats 2 angeordnet. Die erste Kontaktstellen­ fläche 201 des ersten Halbleiterchips 20 wird an die zweite Klebefläche 272 der ersten Klebeschicht 27 geklebt.
Ein erster leitender Körper 28 mit einer ähnlichen Struktur wie in den vorstehenden Ausführungsformen wird in jedem der Fenster 273 der ersten Klebeschicht 27 so plaziert, daß die ersten Kontaktstellen 202 des ersten Halbleiterchips 20 jeweils mit den leitenden Körpern 28 in den Fenstern 273 elektrisch verbunden sind, um eine elektrische Verbindung mit der ersten Schaltungsanordnung herzustellen. Eine wärmeablei­ tende Metallplatte 204 wird auf der Oberfläche 203 des ersten Halbleiterchips 20 entgegengesetzt zur ersten Kontaktstellen­ fläche 201 des ersten Halbleiterchips 20 montiert.
Zu beachten ist, daß der erste Halbleiterchip 20 über die ersten Prüfpunkte 15 des ersten Substrats 1 in dieser Stufe geprüft wird, so daß ein Austausch des ersten Halblei­ terchips 20 durchgeführt werden kann, wenn festgestellt wird, daß der erste Halbleiterchip 20 defekt ist.
Gemäß Fig. 18 wird eine zweite Klebeschicht 37 mit einer ähnlichen Struktur wie in der ersten Ausführungsform bereit­ gestellt. Die erste Klebefläche 371 der zweiten Klebeschicht 37 wird an die zweite Oberfläche 22 des zweiten Substrats 2 geklebt.
Ein zweiter Halbleiterchip 30 mit einer zweiten Kontakt­ stellenfläche 301, auf der mehrere zweite Kontaktstellen 302 ausgebildet sind, wird in der zweiten Chipaufnahmeöffnung 36 des dritten Substrats 3 so angeordnet, daß der erste und zweite Halbleiterchip 208496 00070 552 001000280000000200012000285912838500040 0002010031952 00004 28377OL< und 30 auf einer gemeinsamen senk­ rechten Achse angeordnet sind. Die zweite Kontaktstellenflä­ che 301 des zweiten Halbleiterchips 30 wird an die zweite Klebefläche 372 der zweiten Klebeschicht 37 geklebt. Ein zweiter leitender Körper 38 wird in jedem der Fen­ ster 373 der zweiten Klebeschicht 37 so plaziert, daß die zweiten Kontaktstellen 302 des zweiten Halbleiterchips 30 je­ weils mit den zweiten leitenden Körpern 38 in den Fenstern 373 elektrisch verbunden sind, um eine elektrische Verbindung mit der zweiten Schaltungsanordnung des zweiten Substrats 2 herzustellen. Eine wärmeableitende Metallplatte 304 wird auf der Oberfläche 303 des zweiten Halbleiterchips 30 entgegenge­ setzt zur zweiten Kontaktstellenfläche 301 des zweiten Halb­ leiterchips 30 montiert. Die zweite Kontaktstellenfläche 301 des zweiten Halbleiterchips 30 hat einen kontaktlosen Ab­ schnitt, der an die wärmeableitende Platte 204 auf dem ersten Halbleiterchip 20 anstößt. Zu beachten ist, daß der zweite Halbleiterchip 30 über die zweiten Prüfpunkte 25 des zweiten Substrats 2 in dieser Stufe geprüft wird, so daß ein Austausch des zweiten Halblei­ terchips 30 durchgeführt werden kann, wenn festgestellt wird, daß der zweite Halbleiterchip 30 defekt ist. Gemäß Fig. 19 wird ein dritter Halbleiterchip 40 in der dritten Chipaufnahmeöffnung 46 des vierten Substrats 4 so an­ geordnet, daß der zweite und dritte Halbleiterchip 30 und 40 auf einer gemeinsamen senkrechten Achse angeordnet sind. Da der dritte Halbleiterchip 40 auf dem dritten Substrat 3 wie bei der Montage des zweiten Halbleiterchips 30 auf dem zwei­ ten Substrat durch eine dritte Klebeschicht 47 mit einer ähn­ lichen Struktur wie die Struktur der zweiten Klebeschicht 37 montiert wird, entfällt eine nähere Beschreibung hier. Ein dritter leitender Körper 48 wird in jedem der Fen­ ster 473 der dritten Klebeschicht 47 so plaziert, daß die dritten Kontaktstellen 402 des dritten Halbleiterchips 40 je­ weils mit den dritten leitenden Körpern 48 in den Fenstern 473 elektrisch verbunden sind, um eine elektrische Verbindung mit der dritten Schaltungsanordnung des dritten Substrats 3 herzustellen. Eine wärmeableitende Metallplatte 404 wird auf der Oberfläche 403 des dritten Halbleiterchips 40 entgegenge­ setzt zur dritten Kontaktstellenfläche 401 des dritten Halb­ leiterchips 40 montiert. Die dritte Kontaktstellenfläche 401 des dritten Halbleiterchips 40 hat einen kontaktlosen Ab­ schnitt, der an die wärmeableitende Platte 304 auf dem zwei­ ten Halbleiterchip 30 anstößt. Zu beachten ist, daß der dritte Halbleiterchip 40 über die dritten Prüfpunkte 35 des dritten Substrats 3 in dieser Stufe geprüft wird, so daß ein Austausch des dritten Halblei­ terchips 40 durchgeführt werden kann, wenn festgestellt wird, daß der dritte Halbleiterchip 40 defekt ist. Gemäß Fig. 20 wird ein vierter Halbleiterchip 50 in der vierten Chipaufnahmeöffnung 56 des fünften Substrats 5 so an­ geordnet, daß der dritte und vierte Halbleiterchip 40 und 50 auf einer gemeinsamen senkrechten Achse angeordnet sind. Der vierte Halbleiterchip 50 wird auf dem vierten Substrat 4 wie bei der Montage des zweiten Halbleiterchips 30 auf dem zwei­ ten Substrat durch eine vierte Klebeschicht 57 mit einer ähn­ lichen Struktur wie die Struktur der zweiten Klebeschicht 37 montiert. Ein vierter leitender Körper 58 wird in jedem der Fen­ ster 573 der vierten Klebeschicht 57 so plaziert, daß die vierten Kontaktstellen 502 des vierten Halbleiterchips 50 je­ weils mit den vierten leitenden Körpern 58 in den Fenstern 573 elektrisch verbunden sind, um eine elektrische Verbindung mit der vierten Schaltungsanordnung des vierten Substrats 4 herzustellen. Eine wärmeableitende Metallplatte 504 wird auf der Oberfläche 503 des vierten Halbleiterchips 50 entgegenge­ setzt zur vierten Kontaktstellenfläche 501 des vierten Halb­ leiterchips 50 montiert. Die vierte Kontaktstellenfläche 501 des vierten Halbleiterchips 50 hat einen kontaktlosen Ab­ schnitt, der an die wärmeableitende Platte 404 auf dem drit­ ten Halbleiterchip 40 anstößt. Zu beachten ist, daß der vierte Halbleiterchip 50 über die vierten Prüfpunkte 45 des vierten Substrats 4 in dieser Stufe geprüft wird, so daß ein Austausch des vierten Halblei­ terchips 50 durchgeführt werden kann, wenn festgestellt wird, daß der vierte Halbleiterchip 50 defekt ist. Gemäß Fig. 21 wird ein fünfter Halbleiterchip 60 auf der zweiten Oberfläche des fünften Substrats 5 wie bei der Monta­ ge des zweiten Halbleiterchips 30 auf dem zweiten Substrat 2 durch eine fünfte Klebeschicht 67 mit einer ähnlichen Struk­ tur wie die Struktur der zweiten Klebeschicht 37 montiert. Ein fünfter leitender Körper 68 wird in jedem der Fen­ ster 673 der fünften Klebeschicht 67 so plaziert, daß die fünften Kontaktstellen 602 des fünften Halbleiterchips 60 je­ weils mit den fünften leitenden Körpern 68 in den Fenstern 673 elektrisch verbunden sind, um eine elektrische Verbindung mit der fünften Schaltungsanordnung des fünften Substrats 5 herzustellen. Eine wärmeableitende Metallplatte 604 wird auf der Oberfläche 603 des fünften Halbleiterchips 60 entgegenge­ setzt zur fünften Kontaktstellenfläche 601 des fünften Halb­ leiterchips 60 montiert. Die fünfte Kontaktstellenfläche 601 des fünften Halbleiterchips 60 hat einen kontaktlosen Ab­ schnitt, der an die wärmeableitende Platte 504 auf dem vier­ ten Halbleiterchip 50 anstößt. Zu beachten ist, daß der fünfte Halbleiterchip 60 über die fünften Prüfpunkte 55 des fünften Substrats 5 in dieser Stufe geprüft wird, so daß ein Austausch des fünften Halblei­ terchips 60 erfolgen kann, wenn festgestellt wird, daß der fünfte Halbleiterchip 60 defekt ist. Eine aus metallischem Material hergestellte Verkapse­ lungsschicht 69 wird auf der zweiten Oberfläche 52 des fünf­ ten Substrats 5 um den fünften Halbleiterchip 60 zum Schutz gegen äußere Krafteinwirkung und Umgebungsfeuchtigkeit ange­ ordnet. Gemäß Fig. 22 werden das erste bis fünfte Substrat 1 bis 5 abschließend beschnitten, um das erste bis fünfte Substrat 1 bis 5 mit gemeinsamen senkrechten Kanten auszubilden. Fig. 23 zeigt ein Mehrchip-Halbleitermodul gemäß einer vierten bevorzugten Ausführungsform der Erfindung. Das Chipmontageteil dieser Ausführungsform weist ein er­ stes bis viertes Substrat 1 bis 4 auf. Das erste Substrat 1 hat eine entgegengesetzte erste und zweite Oberfläche 11 und 12, mehrere erste leitende Kontaktlöcher 13, die sich durch die erste und zweite Oberfläche 11 und 12 erstrecken, und mehrere Lötkugeln 10, die auf der ersten Oberfläche 11 des ersten Substrats 1 an Positionen angeordnet sind, die den er­ sten leitenden Kontaktlöchern 13 entsprechen, so daß die Löt­ kugeln 10 jeweils mit den ersten leitenden Kontaktlöchern 13 elektrisch verbunden sind. Das zweite Substrat 2 hat eine entgegengesetzte erste und zweite Oberfläche 21 und 22, mehrere zweite leitende Kon­ taktlöcher 23, die sich durch die erste und zweite Oberfläche 21 und 22 des zweiten Substrats 2 erstrecken, ein erstes Schaltungsmuster, das auf der zweiten Oberfläche 22 des zwei­ ten Substrats 2 strukturiert und mit den zweiten leitenden Kontaktlöchern 23 elektrisch verbunden ist, mehrere erste Prüfpunkte 25, die auf der zweiten Oberfläche 22 des zweiten Substrats 2 angeordnet und mit der ersten Schaltungsanordnung elektrisch verbunden sind, und eine darin ausgebildete erste Chipaufnahmeöffnung 26. Die erste Schaltungsanordnung ähnelt der der zuvor genannten Ausführungsform, weshalb sie in die­ ser Ausführungsform nicht dargestellt ist. Die erste Oberflä­ che 21 des zweiten Substrats ist auf der zweiten Oberfläche 12 des ersten Substrats 1 so verbunden, daß sie erste Schal­ tungsanordnung mit den ersten leitenden Kontaktlöchern 13 über die zweiten leitenden Kontaktlöcher 23 elektrisch ver­ bunden ist. Das dritte Substrat 3 hat eine entgegengesetzte erste und zweite Oberfläche 31 und 32, mehrere dritte leitende Kon­ taktlöcher 33, die sich durch die erste und zweite Oberfläche 31 und 32 des dritten Substrats 3 erstrecken, eine zweite Schaltungsanordnung, die auf der zweiten Oberfläche 32 des dritten Substrats 3 strukturiert und mit den dritten leiten­ den Kontaktlöchern 33 elektrisch verbunden ist, mehrere Prüf­ punkte 35, die auf der zweiten Oberfläche 32 des dritten Sub­ strats 3 angeordnet und mit der zweiten Schaltungsanordnung elektrisch verbunden sind, und eine darin ausgebildete zweite Chipaufnahmeöffnung 36, die größer als die erste Chipaufnah­ meöffnung 26 ist. Die zweite Schaltungsanordnung ähnelt der ersten Schaltungsanordnung dieser Ausführungsform. Die erste Oberfläche 31 des dritten Substrats 3 ist auf der zweiten Oberfläche 22 des zweiten Substrats 2 so verbunden, daß die zweite Schaltungsanordnung mit der ersten Schaltungsanordnung über die zweiten und dritten leitenden Kontaktlöcher 23 und 33 elektrisch verbunden ist, so daß die erste und zweite Chipaufnahmeöffnung 26 und 36 auf einer gemeinsamen senkrech­ ten Achse angeordnet sind und so daß das dritte Substrat 3 nicht die ersten Prüfpunkte 25 abdeckt. Das vierte Substrat 4 hat eine ähnliche Struktur wie das dritte Substrat 3 und ist auf dem dritten Substrat 3 wie bei der Montage des dritten Substrats 3 auf dem zweiten Substrat 2 montiert, so daß eine nähere Beschreibung hierin entfällt. Ein erster Halbleiterchip 20 mit einer Seite 201, auf der mehrere erste Kontaktstellen 202 ausgebildet sind, ist in der ersten Chipaufnahmeöffnung 26 angeordnet und auf der zweiten Oberfläche 12 des ersten Substrats 1 durch eine Kle­ beschicht 27a montiert. Die ersten Kontaktstellen 202 des er­ sten Halbleiterchips 20 sind mit der ersten Schaltungsanord­ nung des zweiten Substrats 2 unter Verwendung von Drähten w2 drahtgebondet. Der erste Halbleiterchip 20 wird über die ersten Prüf­ punkte 25 in dieser Stufe geprüft, so daß ein Austausch des ersten Halbleiterchips 20 erfolgen kann, wenn festgestellt wird, daß der erste Halbleiterchip 20 defekt ist. Ein zweiter Halbleiterchip 30 mit einer Seite 301, die mit mehreren zweiten Kontaktstellen 302 versehen ist, ist in der zweiten Chipaufnahmeöffnung 36 angeordnet und auf der Seite 201 des ersten Halbleiterchips 20 durch eine Klebe­ schicht 37a so montiert, daß der zweite Halbleiterchip 30 von der zweiten Oberfläche 22 des zweiten Substrats 2 entlang der senkrechten Achse beabstandet ist. Die zweiten Kontaktstellen 302 des zweiten Halbleiterchips 30 sind mit der zweiten Schaltungsanordnung des dritten Substrats 3 unter Verwendung von Drähten w3 drahtgebondet. Der zweite Halbleiterchip 30 wird über die zweiten Prüf­ punkte 35 des dritten Substrats 3 in dieser Stufe geprüft, so daß ein Austausch des zweiten Halbleiterchips 30 durchgeführt werden kann, wenn festgestellt wird, daß der zweite Halblei­ terchip 30 defekt ist. Ein dritter Halbleiterchip 40 mit einer Seite 401, die mit mehreren dritten Kontaktstellen 402 versehen ist, ist in der dritten Chipaufnahmeöffnung 46 angeordnet und auf der Seite 301 des zweiten Halbleiterchips 30 durch eine Klebe­ schicht 47a so montiert, daß der dritte Halbleiterchip 40 von der zweiten Oberfläche 32 des dritten Substrats 3 entlang der senkrechten Achse beabstandet ist. Die dritten Kontaktstellen 402 des dritten Halbleiterchips 40 sind mit der dritten Schaltungsanordnung des vierten Substrats 4 unter Verwendung von Drähten w4 drahtgebondet. Der dritte Halbleiterchip 40 wird über die dritten Prüf­ punkte 45 in dieser Stufe geprüft, so daß ein Austausch des dritten Halbleiterchips 40 erfolgen kann, wenn festgestellt wird, daß der dritte Halbleiterchip 40 defekt ist. Ein vierter Halbleiterchip 50 ist auf der zweiten Ober­ fläche 42 des vierten Substrats 4 wie bei der Montage des zweiten Halbleiterchips der ersten bevorzugten Ausführungs­ form auf dem zweiten Substrat durch eine Klebeschicht 57 mon­ tiert, die eine ähnliche Struktur wie die zweite Klebeschicht 37 der ersten bevorzugten Ausführungsform hat. Ein leitender Körper 58 ist in jedem der Fenster 573 der Klebeschicht 57 so plaziert, daß die vierten Kontaktstellen 502 des vierten Halbleiterchips 50 jeweils mit den leitenden Körpern 58 in den Fenstern 573 elektrisch verbunden sind, um eine elektrische Verbindung mit der dritten Schaltungsanord­ nung des vierten Substrats 4 herzustellen. Eine wärmeablei­ tende Metallplatte 504 ist auf der Oberfläche 503 des vierten Halbleiterchips 50 entgegengesetzt zur vierten Kontaktstel­ lenfläche 501 des vierten Halbleiterchips 50 montiert. Die vierte Kontaktstellenfläche 501 des vierten Halbleiterchips 50 hat einen kontaktlosen Abschnitt, an den eine Klebefläche einer Klebeschicht 57a geklebt ist. Die andere Klebefläche der Klebeschicht 57a ist an die Seite 401 des dritten Halb­ leiterchips 40 geklebt. Auch der vierte Halbleiterchip 50 kann über die dritten Prüfpunkte 45 des vierten Substrats 4 in dieser Stufe geprüft werden, so daß ein Austausch des vierten Halbleiterchips 50 durchgeführt werden kann, wenn festgestellt wird, daß der vierte Halbleiterchip 50 defekt ist. Eine aus metallischem Material hergestellte Verkapse­ lungsschicht 59 ist auf der zweiten Oberfläche 42 des vierten Substrats 4 um den vierten Halbleiterchip 50 zum Schutz gegen äußere Krafteinwirkung und Umgebungsfeuchtigkeit angeordnet. Zu beachten ist, daß das erste bis vierte Substrat 1 bis 4 abschließend beschnitten werden, um das erste bis vierte Substrat 1 bis 4 mit gemeinsamen senkrechten Kanten zu bil­ den. In Fig. 24 ist ein Abschnitt eines Mehrchip-Halbleiter­ moduls gemäß einer fünften bevorzugten Ausführungsform der Erfindung dargestellt. In dieser Ausführungsform weist das Chipmontageteil ein erstes, zweites und drittes Substrat 1, 2 und 3 auf. Da die Strukturen des ersten bis dritten Substrats 1 bis 3 denen der ersten Ausführungsform mit der Ausnahme äh­ neln, daß die zweite Chipaufnahmeöffnung 36 nicht größer als die erste Chipaufnahmeöffnung 26 ist und daß die erste und zweite Chipaufnahmeöffnung 26 und 36 nicht auf einer gemein­ samen senkrechten Achse angeordnet sind, erübrigt sich eine nähere Beschreibung hier. Ein erster Halbleiterchip 20 ist in der ersten Chipauf­ nahmeöffnung 26 angeordnet und auf der zweiten Oberfläche 12 des ersten Substrats 1 wie in der ersten bevorzugten Ausfüh­ rungsform durch eine erste Klebeschicht 27 montiert, die eine ähnliche Struktur wie die erste Klebeschicht der ersten be­ vorzugten Ausführungsform hat. Ein erster leitender Körper 28 ist in jedem der Fenster 273 der ersten Klebeschicht 27 so plaziert, daß die ersten Kontaktstellen 202 des ersten Halbleiterchips 20 jeweils mit den leitenden Körpern 28 in den Fenstern 273 elektrisch ver­ bunden sind, um eine elektrische Verbindung mit der ersten Schaltungsanordnung des ersten Substrats 1 herzustellen. Eine wärmeableitende Metallplatte 204 ist auf der Oberfläche 203 des ersten Halbleiterchips 20 entgegengesetzt zur ersten Kon­ taktstellenfläche 201 des ersten Halbleiterchips 20 montiert. Zu beachten ist, daß der erste Halbleiterchip 20 über die (nicht gezeigten) ersten Prüfpunkte des ersten Substrats 1 geprüft wird, bevor das zweite Substrat 2 mit dem ersten Substrat 1 verbunden wird. Zudem ist zu beachten, daß ein nicht vom ersten Halbleiterchip 20 belegter Abschnitt der er­ sten Chipaufnahmeöffnung 26 z. B. mit Epoxidharz 29 zum Feuchtigkeitsschutz des ersten Halbleiterchips 20 gefüllt ist. Ein zweiter Halbleiterchip 30 ist in der zweiten Chip­ aufnahmeöffnung 36 angeordnet und auf der zweiten Oberfläche 22 des zweiten Substrats 2 wie bei der Montage des ersten Halbleiterchips 20 auf der zweiten Oberfläche 12 des ersten Substrats 1 dieser Ausführungsform durch eine zweite Klebe­ schicht 37b montiert, die eine ähnliche Struktur wie die er­ ste Klebeschicht dieser Ausführungsform hat. Ein zweiter leitender Körper 38 ist in jedem der Fenster 373 der zweiten Klebeschicht 37b so plaziert, daß die zweiten Kontaktstellen 302 des zweiten Halbleiterchips 30 jeweils mit den leitenden Körpern 38 in den Fenstern 373 elektrisch ver­ bunden sind, um eine elektrische Verbindung mit der zweiten Schaltungsanordnung des zweiten Substrats 2 herzustellen. Ei­ ne wärmeableitende Metallplatte 304 ist auf der Oberfläche 303 des zweiten Halbleiterchips 30 entgegengesetzt zur zwei­ ten Kontaktstellenfläche 301 des zweiten Halbleiterchips 30 montiert. Zu beachten ist, daß der zweite Halbleiterchip 30 über die (nicht gezeigten) zweiten Prüfpunkte des zweiten Sub­ strats 2 in dieser Stufe geprüft wird, so daß ein Austausch des zweiten Halbleiterchips 30 vorgenommen werden kann, wenn festgestellt wird, daß der zweite Halbleiterchip 30 defekt ist. Außerdem ist zu beachten, daß ein Abschnitt der zweiten Chipaufnahmeöffnung 36, der nicht vom zweiten Halbleiterchip 30 belegt ist, z. B. mit Epoxidharz 39 zum Feuchtigkeits­ schutz des zweiten Halbleiterchips 30 gefüllt ist. Ein dritter Halbleiterchip 40 ist auf dem dritten Sub­ strat 3 wie bei der Montage des zweiten Halbleiterchips auf dem zweiten Substrat der ersten bevorzugten Ausführungsform durch eine dritte Klebeschicht 47 montiert, die eine ähnliche Struktur wie die zweite Klebeschicht der bevorzugten Ausfüh­ rungsform hat. Ein dritter leitender Körper 48 ist in jedem der Fenster 473 der dritten Klebeschicht 47 so plaziert, daß die dritten Kontaktstellen 402 des dritten Halbleiterchips 40 jeweils mit den leitenden Körpern 48 in den Fenstern 473 elektrisch ver­ bunden sind, um eine elektrische Verbindung mit der dritten Schaltungsanordnung des dritten Substrats 3 herzustellen. Ei­ ne wärmeableitende Metallplatte 404 ist auf der Oberfläche 403 des dritten Halbleiterchips 40 entgegengesetzt zur drit­ ten Kontaktstellenfläche 401 des dritten Halbleiterchips 40 montiert. Die dritte Kontaktstellenfläche 401 des dritten Halbleiterchips 40 hat einen kontaktlosen Abschnitt, der an die wärmeableitende Platte 304 auf dem zweiten Halbleiterchip 30 anstößt. In dieser Ausführungsform sind auf der zweiten Oberflä­ che 32 des dritten Substrats 3 ein vierter Halbleiterchip 50 und ein fünfter Halbleiterchip 60 vorgesehen. Der vierte und fünfte Halbleiterchip 50 und 60 sind auf dem dritten Substrat 3 wie bei der Montage des ersten Halbleiterchips 20 auf dem ersten Substrat 1 dieser Ausführungsform durch eine vierte Klebeschicht 57 bzw. eine fünfte Klebeschicht 67 montiert, die ähnliche Strukturen wie die erste Klebeschicht 27 dieser Ausführungsform haben. Verkapselungsschichten 49, 59 und 69 sind auf der zwei­ ten Oberfläche 42 des vierten Substrats 4 um den dritten, vierten und fünften Halbleiterchip 40, 50 und 60 zum Schutz vor äußerer Krafteinwirkung und Umgebungsfeuchtigkeit ange­ ordnet. Der dritte bis fünfte Halbleiterchip 40 bis 60 werden über die (nicht gezeigten) dritten Prüfpunkte des dritten Substrats 3 geprüft, so daß ein Austausch eines der Halblei­ terchips 40, 50, 60 erfolgen kann, wenn festgestellt wird, daß einer der Halbleiterchips 40, 50, 60 defekt ist. Fig. 25 zeigt einen Abschnitt eines Mehrchip-Halbleiter­ moduls gemäß einer sechsten bevorzugten Ausführungsform der Erfindung. Gemäß Fig. 25 weist das Chipmontageteil dieser Ausfüh­ rungsform ein erstes bis viertes Substrat 1 bis 4 auf. Da die Strukturen des ersten bis vierten Substrats 1 bis 4 denen des ersten bis vierten Substrats der ersten bevorzugten Ausfüh­ rungsform mit der Ausnahme ähneln, daß das zweite Substrat 2 zwei darin ausgebildete erste Chipaufnahmeöffnungen 26 hat, erübrigt sich ihre nähere Beschreibung hierin. In dieser Ausführungsform sind der erste und zweite Halbleiterchip 20 und 30 jeweils in einer entsprechenden der ersten Chipaufnahmeöffnungen 26 angeordnet und auf dem ersten Substrat 1 durch Klebeschichten 27, 37 montiert, die ähnliche Strukturen wie die ersten Klebeschicht der ersten bevorzugten Ausführungsform haben. Ein dritter und vierter Halbleiterchip 40 und 50 sind in der zweiten Chipaufnahmeöffnung 36 angeord­ net und auf dem zweiten Substrat 2 durch Klebeschichten 47, 57 montiert, die ähnliche Strukturen wie die zweiten Klebe­ schicht der ersten bevorzugten Ausführungsform haben. Ein fünfter Halbleiterchip 60 ist in der dritten Chipaufnahmeöff­ nung 46 angeordnet und auf dem dritten Substrat 3 durch eine Klebeschicht 67 montiert, die eine ähnliche Struktur wie die zweite Klebeschicht der ersten bevorzugten Ausführungsform hat. Fig. 26 zeigt ein Mehrchip-Halbleitermodul gemäß einer siebenten bevorzugten Ausführungsform der Erfindung. Anders als in der ersten bevorzugten Ausführungsform sind die Lötku­ geln 10 auf der zweiten Oberfläche 52 des fünften Substrats 5 an Positionen angeordnet, die den fünften leitenden Kontakt­ löchern 53 entsprechen, und jeweils mit den fünften leitenden Kontaktlöchern 53 elektrisch verbunden. Fig. 27 zeigt ein Mehrchip-Halbleitermodul gemäß einer achten bevorzugten Ausführungsform der Erfindung. Anders als in der zweiten bevorzugten Ausführungsform sind die Lötkugeln 10 auf der zweiten Oberfläche 62 des sechsten Substrats 6 an Positionen angeordnet, die den sechsten leitenden Kontaktlö­ chern 63 entsprechen, und jeweils mit den sechsten leitenden Kontaktlöchern 63 elektrisch verbunden. Fig. 28 zeigt ein Mehrchip-Halbleitermodul gemäß einer neunten bevorzugten Ausführungsform der Erfindung. Anders als in der vierten bevorzugten Ausführungsform sind die Lötkugeln 10 auf der zweiten Oberfläche 42 des vierten Substrats 4 an Positionen angeordnet, die den vierten leitenden Kontaktlö­ chern 43 entsprechen, und jeweils mit den vierten leitenden Kontaktlöchern 43 elektrisch verbunden. Fig. 29 zeigt ein Mehrchip-Halbleitermodul gemäß einer zehnten bevorzugten Ausführungsform der Erfindung. Anders als in der fünften bevorzugten Ausführungsform sind die Lötkugeln 10 auf der zweiten Oberfläche 32 des dritten Substrats 3 an Positionen angeordnet, die den dritten leitenden Kontaktlö­ chern 33 entsprechen, und jeweils mit den dritten leitenden Kontaktlöchern 33 elektrisch verbunden. Fig. 30 zeigt ein Mehrchip-Halbleitermodul gemäß einer elften bevorzugten Ausführungsform der Erfindung. Anders als in der sechsten bevorzugten Ausführungsform sind die Lötku­ geln 10 auf der zweiten Oberfläche 42 des vierten Substrats 4 an Positionen angeordnet, die den vierten leitenden Kontakt­ löchern 43 entsprechen, und jeweils mit den vierten leitenden Kontaktlöchern 43 elektrisch verbunden. Während die Erfindung anhand der zuvor beschriebenen be­ vorzugten Ausführungsformen offenbart wurde, ist es nicht be­ absichtigt, die Erfindung irgendwie einzuschränken. Dem Fach­ mann wird deutlich sein, daß verschiedene Modifizierungen und Abwandlungen an der Struktur der Erfindung vorgenommen werden können, ohne vom Schutzumfang oder Grundgedanken der Erfin­ dung abzuweichen. Angesichts dessen soll die Erfindung Modi­ fizierungen und Abwandlungen der Erfindung erfassen, sofern sie in den Schutzumfang der nachfolgenden Ansprüche und ihrer Äquivalente fallen.

Claims (65)

1. Verfahren zur Herstellung eines Mehrchip-Halbleitermo­ duls mit den folgenden Schritten:
  • a) Bereitstellen eines Chipmontageteils mit einem er­ sten und zweiten Substrat,
    wobei das erste Substrat hat: eine entgegengesetzte erste und zweite Oberfläche, mehrere erste leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche erstrecken, eine erste Schaltungsanord­ nung, die auf der zweiten Oberfläche strukturiert und mit den ersten leitenden Kontaktlöchern elek­ trisch verbunden ist, und mehrere erste Prüfpunkte, die auf der zweiten Oberfläche angeordnet und mit der ersten Schaltungsanordnung elektrisch verbunden sind,
    wobei das zweite Substrat hat: eine entgegengesetz­ te erste und zweite Oberfläche, mehrere zweite lei­ tende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des zweiten Substrats erstrecken, eine zweite Schaltungsanordnung, die auf der zwei­ ten Oberfläche des zweiten Substrats strukturiert und mit den zweiten leitenden Kontaktlöchern elek­ trisch verbunden ist, mehrere zweite Prüfpunkte, die auf der zweiten Oberfläche des zweiten Sub­ strats angeordnet und mit der zweiten Schaltungsan­ ordnung elektrisch verbunden sind, und eine darin ausgebildete erste Chipaufnahmeöffnung;
  • b) Montieren einer ersten Kontaktstellenfläche eines ersten Halbleiterchips auf der zweiten Oberfläche des ersten Substrats und elektrisches Verbinden mehrerer erster Kontaktstellen auf der ersten Kon­ taktstellenfläche mit der ersten Schaltungsanord­ nung;
  • c) Prüfen des ersten Halbleiterchips über die ersten Prüfpunkte des ersten Substrats, so daß ein Aus­ tausch des ersten Halbleiterchips durchgeführt wer­ den kann, wenn festgestellt wird, daß der erste Halbleiterchip defekt ist;
  • d) Verbinden der ersten Oberfläche des zweiten Sub­ strats auf der zweiten Oberfläche des ersten Sub­ strats, so daß der erste Halbleiterchip in der er­ sten Chipaufnahmeöffnung angeordnet ist und so daß die zweite Schaltungsanordnung mit der ersten Schaltungsanordnung über die ersten und zweiten leitenden Kontaktlöcher elektrisch verbunden ist;
  • e) Montieren einer zweiten Kontaktstellenfläche eines zweiten Halbleiterchips auf der zweiten Oberfläche des zweiten Substrats und elektrisches Verbinden mehrerer zweiter Kontaktstellen auf der zweiten Kontaktstellenfläche mit der zweiten Schaltungsan­ ordnung; und
  • f) Prüfen des zweiten Halbleiterchips über die zweiten Prüfpunkte des zweiten Substrats, so daß ein Aus­ tausch des zweiten Halbleiterchips durchgeführt werden kann, wenn festgestellt wird, daß der zweite Halbleiterchip defekt ist.
2. Verfahren nach Anspruch 1, wobei der Schritt (b) die folgenden Teilschritte aufweist:
Bereitstellen einer Klebeschicht mit einer entgegenge­ setzten ersten und zweiten Klebefläche und mehreren Fen­ stern, die sich durch die erste und zweite Klebefläche erstrecken;
Kleben der ersten Klebefläche der Klebeschicht an die zweite Oberfläche des ersten Substrats, so daß die Fen­ ster den Zugang zur ersten Schaltungsanordnung von der zweiten Klebefläche ermöglichen;
Plazieren eines leitenden Körpers in jedem der Fenster; und
Befestigen der ersten Kontaktstellenfläche des ersten Halbleiterchips auf der zweiten Klebefläche der Klebe­ schicht, wobei die ersten Kontaktstellen jeweils mit den leitenden Körpern in den Fenstern elektrisch verbunden sind, um eine elektrische Verbindung mit der ersten Schaltungsanordnung herzustellen.
3. Verfahren nach Anspruch 1 oder 2, wobei der Schritt (e) die folgenden Teilschritte aufweist:
Bereitstellen einer Klebeschicht mit einer entgegenge­ setzten ersten und zweiten Klebefläche und mehreren Fen­ stern, die sich durch die erste und zweite Klebefläche erstrecken;
Kleben der ersten Klebefläche der Klebeschicht an die zweite Oberfläche des zweiten Substrats, so daß die Fen­ ster den Zugang zur zweiten Schaltungsanordnung von der zweiten Klebefläche ermöglichen;
Plazieren eines leitenden Körpers in jedem der Fenster; und
Befestigen der zweiten Kontaktstellenfläche des zweiten Halbleiterchips auf der zweiten Klebefläche der Klebe­ schicht, wobei die zweiten Kontaktstellen jeweils mit den leitenden Körpern in den Fenstern elektrisch verbun­ den werden, um eine elektrische Verbindung mit der zwei­ ten Schaltungsanordnung herzustellen.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei im Schritt (e) der erste und zweite Halbleiterchip auf ei­ ner gemeinsamen senkrechten Achse angeordnet werden und die zweiten Kontaktstellen um die erste Chipaufnahmeöff­ nung angeordnet werden, wenn der zweite Halbleiterchip auf dem zweiten Substrat montiert wird.
5. Verfahren nach Anspruch 4, wobei das Chipmontageteil ferner aufweist: ein drittes Substrat mit einer entge­ gengesetzten ersten und zweiten Oberfläche, mehreren dritten leitenden Kontaktlöchern, die sich durch die er­ ste und zweite Oberfläche des dritten Substrats erstrec­ ken, einer dritten Schaltungsanordnung, die auf der zweiten Oberfläche des dritten Substrats strukturiert und mit den dritten leitenden Kontaktlöchern elektrisch verbunden ist, mehreren dritten Prüfpunkten, die auf der zweiten Oberfläche des dritten Substrats angeordnet und mit der dritten Schaltungsanordnung elektrisch verbunden sind, und einer darin ausgebildeten zweiten Chipaufnah­ meöffnung, die größer als die erste Chipaufnahmeöffnung ist, wobei das Verfahren ferner die folgenden Schritte aufweist:
  • a) Verbinden der ersten Oberfläche des dritten Sub­ strats auf der zweiten Oberfläche des zweiten Sub­ strats, so daß der zweite Halbleiterchip in der zweiten Chipaufnahmeöffnung angeordnet wird und so daß die dritte Schaltungsanordnung mit der ersten und zweiten Schaltungsanordnung über die ersten, zweiten und dritten leitenden Kontaktlöcher elek­ trisch verbunden wird;
  • b) Montieren einer dritten Kontaktstellenfläche eines dritten Halbleiterchips auf der zweiten Oberfläche des dritten Substrats und elektrisches Verbinden mehrerer dritter Kontaktstellen auf der dritten Kontaktstellenfläche mit der dritten Schaltungsan­ ordnung; und
  • c) Prüfen des dritten Halbleiterchips über die dritten Prüfpunkte des dritten Substrats, so daß ein Aus­ tausch des dritten Halbleiterchips durchgeführt werden kann, wenn festgestellt wird, daß der dritte Halbleiterchip defekt ist.
6. Verfahren nach Anspruch 5, wobei im Schritt (h) der dritte Halbleiterchip auf der gemeinsamen senkrechten Achse angeordnet wird und die dritten Kontaktstellen um die zweite Chipaufnahmeöffnung angeordnet werden, wenn der dritte Halbleiterchip auf dem dritten Substrat mon­ tiert wird.
7. Verfahren nach Anspruch 6, wobei im Schritt (d) das zweite Substrat nicht die ersten Prüfpunkte abdeckt, wenn das zweite Substrat auf dem ersten Substrat verbun­ den wird, und im Schritt (g) das dritte Substrat nicht die zweiten Prüfpunkte abdeckt, wenn das dritte Substrat mit dem zweiten Substrat verbunden wird.
8. Verfahren nach Anspruch 7, ferner mit dem Schritt des Beschneidens des ersten, zweiten und dritten Substrats, um das erste, zweite und dritte Substrat mit gemeinsamen senkrechten Kanten auszubilden.
9. Verfahren nach einem der Ansprüche 4 bis 8, ferner mit dem Schritt des vor dem Schritt (d) erfolgenden Montie­ rens einer wärmeableitenden Metallplatte auf einer Ober­ fläche des ersten Halbleiterchips entgegengesetzt zur ersten Kontaktstellenfläche.
10. Verfahren nach Anspruch 9, wobei im Schritt (e) die zweite Kontaktstellenfläche des zweiten Halbleiterchips einen kontaktlosen Abschnitt hat, der an die wärmeablei­ tende Platte auf dem ersten Halbleiterchip anstößt.
11. Verfahren nach einem der Ansprüche 6 bis 10, ferner mit dem Schritt des vor dem Schritt (h) erfolgenden Montie­ rens einer wärmeableitenden Platte auf einer Oberfläche des zweiten Halbleiterchips entgegengesetzt zur zweiten Kontaktstellenfläche.
12. Verfahren nach Anspruch 11, wobei im Schritt (h) die dritte Kontaktstellenfläche des dritten Halbleiterchips einen kontaktlosen Abschnitt hat, der an die wärmeablei­ tende Platte auf dem zweiten Halbleiterchip anstößt.
13. Verfahren nach einem der Ansprüche 1 bis 12, ferner mit dem Schritt des Anordnens mehrerer Lötkugeln auf der er­ sten Oberfläche des ersten Substrats an Positionen, die den ersten leitenden Kontaktlöchern entsprechen, so daß die Lötkugeln jeweils mit den ersten leitenden Kontakt­ löchern elektrisch verbunden sind.
14. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Chipmontageteil ferner aufweist: ein drittes Substrat mit einer entgegengesetzten ersten und zweiten Oberflä­ che, mehreren dritten leitenden Kontaktlöchern, die sich durch die erste und zweite Oberfläche des dritten Sub­ strats erstrecken, einer dritten Schaltungsanordnung, die auf der zweiten Oberfläche des dritten Substrats strukturiert und mit den dritten leitenden Kontaktlö­ chern elektrisch verbunden ist, mehreren dritten Prüf­ punkten, die auf der zweiten Oberfläche des dritten Sub­ strats angeordnet und mit der dritten Schaltungsanord­ nung elektrisch verbunden sind, und einer darin ausge­ bildeten zweiten Chipaufnahmeöffnung, wobei das Verfah­ ren ferner die folgenden Schritte aufweist:
  • a) Verbinden der ersten Oberfläche des dritten Sub­ strats auf der zweiten Oberfläche des zweiten Sub­ strats, so daß der zweite Halbleiterchip in der zweiten Chipaufnahmeöffnung angeordnet wird und so daß die dritte Schaltungsanordnung mit der ersten und zweiten Schaltungsanordnung über die ersten, zweiten und dritten leitenden Kontaktlöcher elek­ trisch verbunden wird;
  • b) Montieren einer dritten Kontaktstellenfläche eines dritten Halbleiterchips auf der zweiten Oberfläche des dritten Substrats und elektrisches Verbinden mehrerer dritter Kontaktstellen auf der dritten Kontaktstellenfläche mit der dritten Schaltungsan­ ordnung; und
  • c) Prüfen des dritten Halbleiterchips über die dritten Prüfpunkte des dritten Substrats, so daß ein Aus­ tausch des dritten Halbleiterchips durchgeführt werden kann, wenn festgestellt wird, daß der dritte Halbleiterchip defekt ist.
15. Verfahren nach Anspruch 14, wobei im Schritt (h) der zweite und dritte Halbleiterchip auf einer gemeinsamen Achse angeordnet werden und die dritten Kontaktstellen um die zweite Chipaufnahmeöffnung angeordnet werden, wenn der dritte Halbleiterchip auf dem dritten Substrat montiert wird.
16. Verfahren nach Anspruch 15, ferner mit dem Schritt des vor dem Schritt (h) erfolgenden Montierens einer wärme­ ableitenden Platte auf einer Oberfläche des zweiten Halbleiterchips entgegengesetzt zur zweiten Kontaktstel­ lenfläche.
17. Verfahren nach Anspruch 16, wobei im Schritt (h) die dritte Kontaktstellenfläche des dritten Halbleiterchips einen kontaktlosen Abschnitt hat, der an die wärmeablei­ tende Platte auf dem zweiten Halbleiterchip anstößt.
18. Verfahren nach einem der Ansprüche 14 bis 17, ferner mit dem Schritt des Anordnens mehrerer Lötkugeln auf der zweiten Oberfläche des dritten Substrats an Positionen, die den dritten leitenden Kontaktlöchern entsprechen, so daß die Lötkugeln jeweils mit den dritten leitenden Kon­ taktlöchern elektrisch verbunden sind.
19. Verfahren zur Herstellung eines Mehrchip-Halbleitermo­ duls mit den folgenden Schritten:
  • a) Bereitstellen eines Chipmontageteils mit einem er­ sten und zweiten Substrat,
    wobei das erste Substrat hat: eine entgegengesetzte erste und zweite Oberfläche, mehrere erste leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche erstrecken, eine erste Schaltungsanord­ nung, die auf der zweiten Oberfläche strukturiert und mit den ersten leitenden Kontaktlöchern elek­ trisch verbunden ist, und mehrere erste Prüfpunkte, die auf der zweiten Oberfläche angeordnet und mit der ersten Schaltungsanordnung elektrisch verbunden sind,
    wobei das zweite Substrat hat: eine entgegengesetz­ te erste und zweite Oberfläche, mehrere zweite lei­ tende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des zweiten Substrats erstrecken, eine zweite Schaltungsanordnung, die auf der zwei­ ten Oberfläche des zweiten Substrats strukturiert und mit den zweiten leitenden Kontaktlöchern elek­ trisch verbunden ist, mehrere zweite Prüfpunkte, die auf der zweiten Oberfläche des zweiten Sub­ strats angeordnet und mit der zweiten Schaltungsan­ ordnung elektrisch verbunden sind, und eine darin ausgebildete erste Chipaufnahmeöffnung;
    wobei die erste Oberfläche des zweiten Substrats auf der zweiten Oberfläche des ersten Substrats verbunden ist, so daß die zweite Schaltungsanord­ nung mit der ersten Schaltungsanordnung über die ersten und zweiten leitenden Kontaktlöcher elek­ trisch verbunden ist und so daß das zweite Substrat nicht die ersten Prüfpunkte abdeckt;
  • b) Anordnen eines ersten Halbleiterchips in der ersten Chipaufnahmeöffnung, Montieren einer ersten Kon­ taktstellenfläche des ersten Halbleiterchips auf der zweiten Oberfläche des ersten Substrats und elektrisches Verbinden mehrerer erster Kontaktstel­ len auf der ersten Kontaktstellenfläche mit der er­ sten Schaltungsanordnung;
  • c) Prüfen des ersten Halbleiterchips über die ersten Prüfpunkte des ersten Substrats, so daß ein Aus­ tausch des ersten Halbleiterchips durchgeführt wer­ den kann, wenn festgestellt wird, daß der erste Halbleiterchip defekt ist;
  • d) Montieren einer zweiten Kontaktstellenfläche eines zweiten Halbleiterchips auf der zweiten Oberfläche des zweiten Substrats und elektrisches Verbinden mehrerer zweiter Kontaktstellen auf der zweiten Koritaktstellenfläche mit der zweiten Schaltungsan­ ordnung; und
  • e) Prüfen des zweiten Halbleiterchips über die zweiten Prüfpunkte des zweiten Substrats, so daß ein Aus­ tausch des zweiten Halbleiterchips durchgeführt werden kann, wenn festgestellt wird, daß der zweite Halbleiterchip defekt ist.
20. Verfahren nach Anspruch 19, wobei der Schritt (b) die folgenden Teilschritte aufweist:
Bereitstellen einer Klebeschicht mit einer entgegenge­ setzten ersten und zweiten Klebefläche und mehreren Fen­ stern, die sich durch die erste und zweite Klebefläche erstrecken;
Kleben der ersten Klebefläche der Klebeschicht an die zweite Oberfläche des ersten Substrats, so daß die Fen­ ster den Zugang zur ersten Schaltungsanordnung von der zweiten Klebefläche ermöglichen;
Plazieren eines leitenden Körpers in jedem der Fenster; und
Befestigen der ersten Kontaktstellenfläche des ersten Halbleiterchips auf der zweiten Klebefläche der Klebe­ schicht, wobei die ersten Kontaktstellen jeweils mit den leitenden Körpern in den Fenstern elektrisch verbunden sind, um eine elektrische Verbindung mit der ersten Schaltungsanordnung herzustellen.
21. Verfahren nach Anspruch 19 oder 20, wobei der Schritt (d) die folgenden Teilschritte aufweist:
Bereitstellen einer Klebeschicht mit einer entgegenge­ setzten ersten und zweiten Klebefläche und mehreren Fen­ stern, die sich durch die erste und zweite Klebefläche erstrecken;
Kleben der ersten Klebefläche der Klebeschicht an die zweite Oberfläche des zweiten Substrats, so daß die Fen­ ster den Zugang zur zweiten Schaltungsanordnung von der zweiten Klebefläche ermöglichen;
Plazieren eines leitenden Körpers in jedem der Fenster; und
Befestigen der zweiten Kontaktstellenfläche des zweiten Halbleiterchips auf der zweiten Klebefläche der Klebe­ schicht, wobei die zweiten Kontaktstellen jeweils mit den leitenden Körpern in den Fenstern elektrisch verbun­ den sind, um eine elektrische Verbindung mit der zweiten Schaltungsanordnung herzustellen.
22. Verfahren nach einem der Ansprüche 19 bis 21, wobei im Schritt (d) die zweiten Kontaktstellen um die erste Chi­ paufnahmeöffnung angeordnet werden, wenn der zweite Halbleiterchip auf dem zweiten Substrat montiert wird.
23. Verfahren nach Anspruch 22, wobei das Chipmontageteil ferner aufweist: ein drittes Substrat mit einer entge­ gengesetzten ersten und zweiten Oberfläche, mehreren dritten leitenden Kontaktlöchern, die sich durch die er­ ste und zweite Oberfläche des dritten Substrats erstrec­ ken, einer dritten Schaltungsanordnung, die auf der zweiten Oberfläche des dritten Substrats strukturiert und mit den dritten leitenden Kontaktlöchern elektrisch verbunden ist, mehreren dritten Prüfpunkten, die auf der zweiten Oberfläche des dritten Substrats angeordnet und mit der dritten Schaltungsanordnung elektrisch verbunden sind, und einer darin ausgebildeten zweiten Chipaufnah­ meöffnung, die größer als die erste Chipaufnahmeöffnung ist, wobei die erste Oberfläche des dritten Substrats auf der zweiten Oberfläche des zweiten Substrats verbun­ den ist, so daß die dritte Schaltungsanordnung mit der ersten und zweiten Schaltungsanordnung über die ersten, zweiten und dritten leitenden Kontaktlöcher elektrisch verbunden ist, so daß die erste und zweite Chipaufnahme­ öffnung auf einer gemeinsamen senkrechten Achse angeord­ net sind und so daß das dritte Substrat nicht die zwei­ ten Prüfpunkte abdeckt; und
wobei im Schritt (d) der zweite Halbleiterchip in der zweiten Chipaufnahmeöffnung angeordnet wird, wenn der zweite Halbleiterchip auf dem zweiten Substrat montiert wird.
24. Verfahren nach Anspruch 23, ferner mit den folgenden Schritten:
  • a) Montieren einer dritten Kontaktstellenfläche eines dritten Halbleiterchips auf der zweiten Oberfläche des dritten Substrats und elektrisches Verbinden mehrerer dritter Kontaktstellen auf der dritten Kontaktstellenfläche mit der dritten Schaltungsan­ ordnung; und
  • b) Prüfen des dritten Halbleiterchips über die dritten Prüfpunkte des dritten Substrats, so daß ein Aus­ tausch des dritten Halbleiterchips durchgeführt werden kann, wenn festgestellt wird, daß der dritte Halbleiterchip defekt ist.
25. Verfahren nach Anspruch 24, wobei im Schritt (f) die dritten Kontaktstellen um die zweite Chipaufnahmeöffnung angeordnet werden, wenn der dritte Halbleiterchip auf dem dritten Substrat montiert wird.
26. Verfahren nach Anspruch 24 oder 25, ferner mit dem Schritt des Beschneidens des ersten, zweiten und dritten Substrats, um das erste, zweite und dritte Substrat mit gemeinsamen senkrechten Kanten auszubilden.
27. Verfahren nach einem der Ansprüche 22 bis 26, ferner mit dem Schritt des vor dem Schritt (g) erfolgenden Montie­ rens einer wärmeableitenden Metallplatte auf einer Ober­ fläche des ersten Halbleiterchips entgegengesetzt zur ersten Kontaktstellenfläche.
28. Verfahren nach Anspruch 27, wobei im Schritt (d) die zweite Kontaktstellenfläche des zweiten Halbleiterchips einen kontaktlosen Abschnitt hat, der an die wärmeablei­ tende Platte auf dem ersten Halbleiterchip anstößt.
29. Verfahren nach einem der Ansprüche 24 bis 28, ferner mit dem Schritt des vor dem Schritt (f) erfolgenden Montie­ rens einer wärmeableitenden Platte auf einer Oberfläche des zweiten Halbleiterchips entgegengesetzt zur zweiten Kontaktstellenfläche.
30. Verfahren nach Anspruch 29, wobei im Schritt (f) die dritte Kontaktstellenfläche des dritten Halbleiterchips einen kontaktlosen Abschnitt hat, der an die wärmeablei­ tende Platte auf dem zweiten Halbleiterchip anstößt.
31. Verfahren nach einem der Ansprüche 19 bis 30, ferner mit dem Schritt des Anordnens mehrerer Lötkugeln auf der er­ sten Oberfläche des ersten Substrats an Positionen, die den ersten leitenden Kontaktlöchern entsprechen, so daß die Lötkugeln jeweils mit den ersten leitenden Kontakt­ löchern elektrisch verbunden sind.
32. Mehrchip-Halbleitermodul mit:
einem Chipmontageteil mit einem ersten und zweiten Sub­ strat,
wobei das erste Substrat hat: eine entgegengesetzte er­ ste und zweite Oberfläche, mehrere erste leitende Kon­ taktlöcher, die sich durch die erste und zweite Oberflä­ che erstrecken, und eine erste Schaltungsanordnung, die auf der zweiten Oberfläche strukturiert und mit den er­ sten leitenden Kontaktlöchern elektrisch verbunden ist, wobei das zweite Substrat hat: eine entgegengesetzte er­ ste und zweite Oberfläche, mehrere zweite leitende Kon­ taktlöcher, die sich durch die erste und zweite Oberflä­ che des zweiten Substrats erstrecken, eine zweite Schal­ tungsanordnung, die auf der zweiten Oberfläche des zwei­ ten Substrats strukturiert und mit den zweiten leitenden Kontaktlöchern elektrisch verbunden ist, und eine darin ausgebildete erste Chipaufnahmeöffnung,
wobei die erste Oberfläche des zweiten Substrats auf der zweiten Oberfläche des ersten Substrats verbunden ist, so daß die zweite Schaltungsanordnung mit der ersten Schaltungsanordnung über die ersten und zweiten leiten­ den Kontaktlöcher elektrisch verbunden ist;
einem ersten Halbleiterchip, der in der ersten Chipauf­ nahmeöffnung angeordnet ist und eine auf der zweiten Oberfläche des ersten Substrats montierte erste Kontakt­ stellenfläche hat, wobei die erste Kontaktstellenfläche mit mehreren ersten Kontaktstellen ausgebildet ist;
einer ersten Leitereinrichtung zum elektrischen Verbin­ den der ersten Kontaktstellen mit der ersten Schaltungs­ anordnung;
einem zweiten Halbleiterchip mit einer auf der zweiten Oberfläche des zweiten Substrats montierten zweiten Kon­ taktstellenfläche, wobei die zweite Kontaktstellenfläche mit mehreren zweiten Kontaktstellen ausgebildet ist; und
einer zweiten Leitereinrichtung zum elektrischen Verbin­ den der zweiten Kontaktstellen mit der zweiten Schal­ tungsanordnung.
33. Mehrchip-Halbleitermodul nach Anspruch 32, ferner mit einer Klebeschicht mit einer entgegengesetzten ersten und zweiten Klebefläche und mehreren Fenstern, die sich durch die erste und zweite Klebefläche erstrecken, wobei die erste Klebefläche der Klebeschicht an die zweite Oberfläche des ersten Substrats geklebt ist, so daß die Fenster den Zugang zur ersten Schaltungsanordnung von der zweiten Klebefläche ermöglichen, die erste Leiter­ einrichtung mehrere leitende Körper aufweist, die je­ weils in den Fenstern plaziert sind, die erste Kontakt­ stellenfläche des ersten Halbleiterchips auf der zweiten Klebefläche der Klebeschicht befestigt ist und die er­ sten Kontaktstellen jeweils mit den leitenden Körpern in den Fenstern elektrisch verbunden sind, um eine elektri­ sche Verbindung mit der ersten Schaltungsanordnung her­ zustellen.
34. Mehrchip-Halbleitermodul nach Anspruch 32 oder 33, fer­ ner mit einer Klebeschicht mit einer entgegengesetzten ersten und zweiten Klebefläche und mehreren Fenstern, die sich durch die erste und zweite Klebefläche erstrec­ ken, wobei die erste Klebefläche der Klebeschicht an die zweite Oberfläche des zweiten Substrats geklebt ist, so daß die Fenster den Zugang zur zweiten Schaltungsanord­ nung von der zweiten Klebefläche ermöglichen, die zweite Leitereinrichtung mehrere leitende Körper aufweist, die jeweils in den Fenstern plaziert sind, die zweite Kon­ taktstellenfläche des zweiten Halbleiterchips auf der zweiten Klebefläche der Klebeschicht befestigt ist und die zweiten Kontaktstellen jeweils mit den leitenden Körpern in den Fenstern elektrisch verbunden sind, um eine elektrische Verbindung mit der zweiten Schaltungs­ anordnung herzustellen.
35. Mehrchip-Halbleitermodul nach einem der Ansprüche 32 bis 34, wobei der erste und zweite Halbleiterchip auf einer gemeinsamen senkrechten Achse angeordnet und die zweiten Kontaktstellen um die erste Chipaufnahmeöffnung angeord­ net sind.
36. Mehrchip-Halbleitermodul nach Anspruch 35, wobei das Chipmontageteil ferner aufweist: ein drittes Substrat mit einer entgegengesetzten ersten und zweiten Oberflä­ che, mehreren dritten leitenden Kontaktlöchern, die sich durch die erste und zweite Oberfläche des dritten Sub­ strats erstrecken, einer dritten Schaltungsanordnung, die auf der zweiten Oberfläche des dritten Substrats strukturiert und mit den dritten leitenden Kontaktlö­ chern elektrisch verbunden ist, und einer darin ausge­ bildeten zweiten Chipaufnahmeöffnung, die größer als die erste Chipaufnahmeöffnung ist, wobei die erste Oberflä­ che des dritten Substrats auf der zweiten Oberfläche des zweiten Substrats verbunden ist, so daß der zweite Halb­ leiterchip in der zweiten Chipaufnahmeöffnung angeordnet ist und so daß die dritte Schaltungsanordnung mit der ersten und zweiten Schaltungsanordnung über die ersten, zweiten und dritten leitenden Kontaktlöcher elektrisch verbunden ist, wobei das Mehrchip-Halbleitermodul ferner aufweist:
einen dritten Halbleiterchip mit einer dritten Kontakt­ stellenfläche, auf der mehrere dritte Kontaktstellen an­ geordnet sind, wobei die dritte Kontaktstellenfläche des dritten Halbleiterchips auf der zweiten Oberfläche des dritten Substrats montiert ist und die dritten Kontakt­ stellen mit der dritten Schaltungsanordnung elektrisch verbunden sind.
37. Mehrchip-Halbleitermodul nach Anspruch 35 oder 36, fer­ ner mit einer wärmeableitenden Metallplatte, die auf ei­ ner Oberfläche des ersten Halbleiterchips entgegenge­ setzt zur ersten Kontaktstellenfläche montiert ist.
38. Mehrchip-Halbleitermodul nach Anspruch 37, wobei die zweite Kontaktstellenfläche des zweiten Halbleiterchips einen kontaktlosen Abschnitt hat, der an die wärmeablei­ tende Platte auf dem ersten Halbleiterchip anstößt.
39. Mehrchip-Halbleitermodul nach einem der Ansprüche 35 bis 38, wobei der dritte Halbleiterchip auf der gemeinsamen senkrechten Achse angeordnet ist und die dritten Kon­ taktstellen um die zweite Chipaufnahmeöffnung angeordnet sind.
40. Mehrchip-Halbleitermodul nach Anspruch 39, ferner mit einer wärmeableitenden Metallplatte, die auf einer Ober­ fläche des zweiten Halbleiterchips entgegengesetzt zur zweiten Kontaktstellenfläche montiert ist.
41. Mehrchip-Halbleitermodul nach Anspruch 40, wobei die dritte Kontaktstellenfläche des dritten Halbleiterchips einen kontaktlosen Abschnitt hat, der an die wärmeablei­ tende Platte auf dem zweiten Halbleiterchip anstößt.
42. Mehrchip-Halbleitermodul nach einem der Ansprüche 32 bis 41, ferner mit mehreren Lötkugeln, die auf der ersten Oberfläche des ersten Substrats an Positionen angeordnet sind, die den ersten leitenden Kontaktlöchern entspre­ chen, und jeweils mit den ersten leitenden Kontaktlö­ chern elektrisch verbunden sind.
43. Mehrchip-Halbleitermodul nach einem der Ansprüche 32 bis 34, wobei das Chipmontageteil ferner aufweist: ein drit­ tes Substrat mit einer entgegengesetzten ersten und zweiten Oberfläche, mehreren dritten leitenden Kontakt­ löchern, die sich durch die erste und zweite Oberfläche des dritten Substrats erstrecken, einer dritten Schal­ tungsanordnung, die auf der zweiten Oberfläche des drit­ ten Substrats strukturiert und mit den dritten leitenden Kontaktlöchern elektrisch verbunden ist, und einer darin ausgebildeten zweiten Chipaufnahmeöffnung, wobei die er­ ste Oberfläche des dritten Substrats auf der zweiten Oberfläche des zweiten Substrats verbunden ist, so daß der zweite Halbleiterchip in der zweiten Chipaufnahme­ öffnung angeordnet ist und so daß die dritte Schaltungs­ anordnung mit der ersten und zweiten Schaltungsanordnung über die ersten, zweiten und dritten leitenden Kontakt­ löcher elektrisch verbunden ist, wobei das Mehrchip- Halbleitermodul ferner aufweist:
einen dritten Halbleiterchip mit einer dritten Kontakt­ stellenfläche, auf der mehrere dritte Kontaktstellen an­ geordnet sind, wobei die dritte Kontaktstellenfläche des dritten Halbleiterchips auf der zweiten Oberfläche des dritten Substrats montiert ist und die dritten Kontakt­ stellen mit der dritten Schaltungsanordnung elektrisch verbunden sind.
44. Mehrchip-Halbleitermodul nach Anspruch 43, ferner mit mehreren Lötkugeln, die auf der zweiten Oberfläche des dritten Substrats an Positionen angeordnet sind, die den dritten leitenden Kontaktlöchern entsprechen, und je­ weils mit den dritten leitenden Kontaktlöchern elek­ trisch verbunden sind.
45. Verfahren zur Herstellung eines Mehrchip-Halbleitermo­ duls mit den folgenden Schritten:
  • a) Bereitstellen eines Chipmontageteils mit einem er­ sten, zweiten und dritten Substrat, wobei das erste Substrat eine entgegengesetzte er­ ste und zweite Oberfläche sowie mehrere erste lei­ tende Kontaktlöcher hat, die sich durch die erste und zweite Oberfläche erstrecken,
    wobei das zweite Substrat hat: eine entgegengesetz­ te erste und zweite Oberfläche, mehrere zweite lei­ tende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des zweiten Substrats erstrecken, eine erste Schaltungsanordnung, die auf der zweiten Oberfläche des zweiten Substrats strukturiert und mit den zweiten leitenden Kontaktlöchern elektrisch verbunden ist, mehrere erste Prüfpunkte, die auf der zweiten Oberfläche des zweiten Substrats ange­ ordnet und mit der ersten Schaltungsanordnung elek­ trisch verbunden sind, und eine darin ausgebildete erste Chipaufnahmeöffnung,
    wobei das dritte Substrat hat: eine entgegengesetz­ te erste und zweite Oberfläche, mehrere dritte lei­ tende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des dritten Substrats erstrecken, eine zweite Schaltungsanordnung, die auf der zwei­ ten Oberfläche des dritten Substrats strukturiert und mit den dritten leitenden Kontaktlöchern elek­ trisch verbunden ist, mehrere zweite Prüfpunkte, die auf der zweiten Oberfläche des dritten Sub­ strats angeordnet und mit der zweiten Schaltungsan­ ordnung elektrisch verbunden sind, und eine darin ausgebildete zweite Chipaufnahmeöffnung, die größer als die erste Chipaufnahmeöffnung ist;
  • b) Verbinden der ersten Oberfläche des zweiten Sub­ strats auf der zweiten Oberfläche des ersten Sub­ strats, so daß die erste Schaltungsanordnung mit den ersten leitenden Kontaktlöchern über die zwei­ ten leitenden Kontaktlöcher elektrisch verbunden ist;
  • c) Anordnen eines ersten Halbleiterchips in der ersten Chipaufnahmeöffnung, Montieren des ersten Halblei­ terchips auf der zweiten Oberfläche des ersten Sub­ strats und Drahtbonden mehrerer erster Kontaktstel­ len auf einer Seite des ersten Halbleiterchips mit der ersten Schaltungsanordnung;
  • d) Prüfen des ersten Halbleiterchips über die ersten Prüfpunkte, so daß ein Austausch des ersten Halb­ leiterchips durchgeführt werden kann, wenn festge­ stellt wird, daß der erste Halbleiterchip defekt ist;
  • e) Verbinden der ersten Oberfläche des dritten Sub­ strats auf der zweiten Oberfläche des zweiten Sub­ strats, so daß die zweite Schaltungsanordnung mit der ersten Schaltungsanordnung über die zweiten und dritten leitenden Kontaktlöcher elektrisch verbun­ den ist und so daß die erste und zweite Chipaufnah­ meöffnung auf einer gemeinsamen senkrechten Achse angeordnet sind;
  • f) Anordnen eines zweiten Halbleiterchips in der zwei­ ten Chipaufnahmeöffnung, Montieren des zweiten Halbleiterchips auf der einen Seite des ersten Halbleiterchips über eine erste Klebeschicht, so daß der zweite Halbleiterchip von der zweiten Ober­ fläche des zweiten Substrats entlang der senkrech­ ten Achse beabstandet ist, und Drahtbonden mehrerer zweiter Kontaktstellen auf einer Seite des zweiten Halbleiterchips mit der zweiten Schaltungsanord­ nung; und
  • g) Prüfen des zweiten Halbleiterchips über die zweiten Prüfpunkte, so daß ein Austausch des zweiten Halb­ leiterchips durchgeführt werden kann, wenn festge­ stellt wird, daß der zweite Halbleiterchip defekt ist.
46. Verfahren nach Anspruch 45, wobei das Chipmontageteil ferner aufweist: ein viertes Substrat mit einer entge­ gengesetzten ersten und zweiten Oberfläche, mehreren vierten leitenden Kontaktlöchern, die sich durch die er­ ste und zweite Oberfläche des vierten Substrats erstrec­ ken, einer dritten Schaltungsanordnung, die auf der zweiten Oberfläche des vierten Substrats strukturiert und mit den vierten leitenden Kontaktlöchern elektrisch verbunden ist, mehreren dritten Prüfpunkten, die auf der zweiten Oberfläche des vierten Substrats angeordnet und mit der dritten Schaltungsanordnung elektrisch verbunden sind, und einer darin ausgebildeten dritten Chipaufnah­ meöffnung, die größer als die zweite Chipaufnahmeöffnung ist, wobei das Verfahren ferner die folgenden Schritte aufweist:
  • a) Verbinden der ersten Oberfläche des vierten Sub­ strats auf der zweiten Oberfläche des dritten Sub­ strats, so daß die dritte Schaltungsanordnung mit der zweiten Schaltungsanordnung über die dritten und vierten leitenden Kontaktlöcher elektrisch ver­ bunden ist und so daß die dritte Chipaufnahmeöff­ nung auf der gemeinsamen senkrechten Achse angeord­ net ist;
  • b) Anordnen eines dritten Halbleiterchips in der drit­ ten Chipaufnahmeöffnung, Montieren des dritten Halbleiterchips auf der einen Seite des zweiten Halbleiterchips über eine zweite Klebeschicht, so daß der dritte Halbleiterchip von der zweiten Ober­ fläche des dritten Substrats entlang der senkrech­ ten Achse beabstandet ist, und Drahtbonden mehrerer dritter Kontaktstellen auf einer Seite des dritten Halbleiterchips mit der dritten Schaltungsanord­ nung; und
  • c) Prüfen des dritten Halbleiterchips über die dritten Prüfpunkte, so daß ein Austausch des dritten Halb­ leiterchips durchgeführt werden kann, wenn festge­ stellt wird, daß der dritte Halbleiterchip defekt ist.
47. Verfahren nach Anspruch 46, ferner mit dem folgenden Schritt: Montieren eines vierten Halbleiterchips auf der zweiten Oberfläche des vierten Substrats und elektri­ sches Verbinden mehrerer vierter Kontaktstellen auf ei­ ner Seite des vierten Halbleiterchips mit der dritten Schaltungsanordnung.
48. Verfahren nach Anspruch 46 oder 47, wobei im Schritt (e) das dritte Substrat nicht die ersten Prüfpunkte abdeckt, wenn das dritte Substrat mit dem zweiten Substrat ver­ bunden wird, und im Schritt (h) das vierte Substrat nicht die zweiten Prüfpunkte abdeckt, wenn das vierte Substrat mit dem dritten Substrat verbunden wird.
49. Verfahren nach Anspruch 48, ferner mit dem Schritt des Beschneidens des ersten, zweiten, dritten und vierten Substrats, um das erste, zweite, dritte und vierte Sub­ strat mit gemeinsamen senkrechten Kanten auszubilden.
50. Verfahren nach einem der Ansprüche 47 bis 49, ferner mit dem Schritt des Montierens einer wärmeableitenden Me­ tallplatte auf einer Oberfläche des vierten Halbleiter­ chips entgegengesetzt zur zweiten Oberfläche des vierten Substrats.
51. Verfahren nach einem der Ansprüche 45 bis 50, ferner mit dem Schritt des Anordnens mehrerer Lötkugeln auf der er­ sten Oberfläche des ersten Substrats an Positionen, die den ersten leitenden Kontaktlöchern entsprechen, so daß die Lötkugeln jeweils mit den ersten leitenden Kontakt­ löchern elektrisch verbunden sind.
52. Verfahren nach einem der Ansprüche 46 bis 50, ferner mit dem Schritt des Anordnens mehrerer Lötkugeln auf der zweiten Oberfläche des vierten Substrats an Positionen, die den vierten leitenden Kontaktlöchern entsprechen, so daß die Lötkugeln jeweils mit den vierten leitenden Kon­ taktlöchern elektrisch verbunden sind.
53. Verfahren zur Herstellung eines Mehrchip-Halbleitermo­ duls mit den folgenden Schritten:
  • a) Bereitstellen eines Chipmontageteils mit einem er­ sten, zweiten und dritten Substrat,
    wobei das erste Substrat eine entgegengesetzte er­ ste und zweite Oberfläche sowie mehrere erste lei­ tende Kontaktlöcher hat, die sich durch die erste und zweite Oberfläche erstrecken,
    wobei das zweite Substrat hat: eine entgegengesetz­ te erste und zweite Oberfläche, mehrere zweite lei­ tende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des zweiten Substrats erstrecken,
    eine erste Schaltungsanordnung, die auf der zweiten Oberfläche des zweiten Substrats strukturiert und mit den zweiten leitenden Kontaktlöchern elektrisch verbunden ist, mehrere erste Prüfpunkte, die auf der zweiten Oberfläche des zweiten Substrats ange­ ordnet und mit der ersten Schaltungsanordnung elek­ trisch verbunden sind, und eine darin ausgebildete erste Chipaufnahmeöffnung,
    wobei die erste Oberfläche des zweiten Substrats auf der zweiten Oberfläche des ersten Substrats verbunden ist, so daß die erste Schaltungsanordnung mit den ersten leitenden Kontaktlöchern über die zweiten leitenden Kontaktlöcher elektrisch verbun­ den ist,
    wobei das dritte Substrat hat: eine entgegengesetz­ te erste und zweite Oberfläche, mehrere dritte lei­ tende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des dritten Substrats erstrecken,
    eine zweite Schaltungsanordnung, die auf der zwei­ ten Oberfläche des dritten Substrats strukturiert und mit den dritten leitenden Kontaktlöchern elek­ trisch verbunden ist, mehrere zweite Prüfpunkte, die auf der zweiten Oberfläche des dritten Sub­ strats angeordnet und mit der zweiten Schaltungsan­ ordnung elektrisch verbunden sind, und eine darin ausgebildete zweite Chipaufnahmeöffnung, die größer als die erste Chipaufnahmeöffnung ist,
    wobei die erste Oberfläche des dritten Substrats auf der zweiten Oberfläche des zweiten Substrats verbunden ist, so daß die zweite Schaltungsanord­ nung mit der ersten Schaltungsanordnung über die zweiten und dritten leitenden Kontaktlöcher elek­ trisch verbunden ist, so daß die erste und zweite Chipaufnahmeöffnung auf einer gemeinsamen senkrech­ ten Achse angeordnet sind und so daß das dritte Substrat nicht die ersten Prüfpunkte abdeckt;
  • b) Anordnen eines ersten Halbleiterchips in der ersten Chipaufnahmeöffnung, Montieren des ersten Halblei­ terchips auf der zweiten Oberfläche des ersten Sub­ strats und Drahtbonden mehrerer erster Kontaktstel­ len auf einer Seite des ersten Halbleiterchips mit der ersten Schaltungsanordnung;
  • c) Prüfen des ersten Halbleiterchips über die ersten Prüfpunkte, so daß ein Austausch des ersten Halb­ leiterchips durchgeführt werden kann, wenn festge­ stellt wird, daß der erste Halbleiterchip defekt ist;
  • d) Anordnen eines zweiten Halbleiterchips in der zwei­ ten Chipaufnahmeöffnung, Montieren des zweiten Halbleiterchips auf der einen Seite des ersten Halbleiterchips über eine erste Klebeschicht, so daß der zweite Halbleiterchip von der zweiten Ober­ fläche des zweiten Substrats entlang der senkrech­ ten Achse beabstandet ist, und Drahtbonden mehrerer zweiter Kontaktstellen auf einer Seite des zweiten Halbleiterchips mit der zweiten Schaltungsanord­ nung; und
  • e) Prüfen des zweiten Halbleiterchips über die zweiten Prüfpunkte, so daß ein Austausch des zweiten Halb­ leiterchips durchgeführt werden kann, wenn festge­ stellt wird, daß der zweite Halbleiterchip defekt ist.
54. Verfahren nach Anspruch 53, wobei das Chipmontageteil ferner aufweist: ein viertes Substrat mit einer entge­ gengesetzten ersten und zweiten Oberfläche, mehreren vierten leitenden Kontaktlöchern, die sich durch die er­ ste und zweite Oberfläche des vierten Substrats erstrec­ ken, einer dritten Schaltungsanordnung, die auf der zweiten Oberfläche des vierten Substrats strukturiert und mit den vierten leitenden Kontaktlöchern elektrisch verbunden ist, mehreren dritten Prüfpunkten, die auf der zweiten Oberfläche des vierten Substrats angeordnet und mit der dritten Schaltungsanordnung elektrisch verbunden sind, und einer darin ausgebildeten dritten Chipaufnah­ meöffnung, die größer als die zweite Chipaufnahmeöffnung ist, wobei die erste Oberfläche des vierten Substrats auf der zweiten Oberfläche des dritten Substrats verbun­ den ist, so daß die dritte Schaltungsanordnung mit der zweiten Schaltungsanordnung über die dritten und vierten leitenden Kontaktlöcher elektrisch verbunden ist, so daß die dritte Chipaufnahmeöffnung auf der gemeinsamen senk­ rechten Achse angeordnet ist und so daß das vierte Sub­ strat nicht die zweiten Prüfpunkte abdeckt, wobei das Verfahren ferner die folgenden Schritte aufweist:
  • a) Anordnen eines dritten Halbleiterchips in der drit­ ten Chipaufnahmeöffnung, Montieren des dritten Halbleiterchips auf der einen Seite des zweiten Halbleiterchips über eine zweite Klebeschicht, so daß der dritte Halbleiterchip von der zweiten Ober­ fläche des dritten Substrats entlang der senkrech­ ten Achse beabstandet ist, und Drahtbonden mehrerer dritter Kontaktstellen auf einer Seite des dritten Halbleiterchips mit der dritten Schaltungsanord­ nung; und
  • b) Prüfen des dritten Halbleiterchips über die dritten Prüfpunkte, so daß ein Austausch des dritten Halb­ leiterchips durchgeführt werden kann, wenn festge­ stellt wird, daß der dritte Halbleiterchip defekt ist.
55. Verfahren nach Anspruch 54, ferner mit dem folgenden Schritt: Montieren eines vierten Halbleiterchips auf der zweiten Oberfläche des vierten Substrats und elektri­ sches Verbinden mehrerer vierter Kontaktstellen auf ei­ ner Seite des vierten Halbleiterchips mit der dritten Schaltungsanordnung.
56. Verfahren nach Anspruch 54 oder 55, ferner mit dem Schritt des Beschneidens des ersten, zweiten, dritten und vierten Substrats, um das erste, zweite, dritte und vierte Substrat mit gemeinsamen senkrechten Kanten aus­ zubilden.
57. Verfahren nach Anspruch 55 oder 56, ferner mit dem Schritt des Montierens einer wärmeableitenden Metall­ platte auf einer Oberfläche des vierten Halbleiterchips entgegengesetzt zur zweiten Oberfläche des vierten Sub­ strats.
58. Verfahren nach einem der Ansprüche 53 bis 57, ferner mit dem Schritt des Anordnens mehrerer Lötkugeln auf der er­ sten Oberfläche des ersten Substrats an Positionen, die den ersten leitenden Kontaktlöchern entsprechen, so daß die Lötkugeln jeweils mit den ersten leitenden Kontakt­ löchern elektrisch verbunden sind.
59. Verfahren nach einem der Ansprüche 54 bis 57, ferner mit dem Schritt des Anordnens mehrerer Lötkugeln auf der zweiten Oberfläche des vierten Substrats an Positionen, die den vierten leitenden Kontaktlöchern entsprechen, so daß die Lötkugeln jeweils mit den vierten leitenden Kon­ taktlöchern elektrisch verbunden sind.
60. Mehrchip-Halbleitermodul mit:
einem Chipmontageteil mit einem ersten, zweiten und dritten Substrat,
wobei das erste Substrat eine entgegengesetzte erste und zweite Oberfläche und mehrere erste leitende Kontaktlö­ cher hat, die sich durch die erste und zweite Oberfläche erstrecken,
wobei das zweite Substrat hat: eine entgegengesetzte er­ ste und zweite Oberfläche, mehrere zweite leitende Kon­ taktlöcher, die sich durch die erste und zweite Oberflä­ che des zweiten Substrats erstrecken, eine erste Schal­ tungsanordnung, die auf der zweiten Oberfläche des zwei­ ten Substrats strukturiert und mit den zweiten leitenden Kontaktlöchern elektrisch verbunden ist, und eine darin ausgebildete erste Chipaufnahmeöffnung, wobei die erste Oberfläche des zweiten Substrats auf der zweiten Ober­ fläche des ersten Substrats verbunden ist, so daß die erste Schaltungsanordnung mit den ersten leitenden Kon­ taktlöchern über die zweiten leitenden Kontaktlöcher elektrisch verbunden ist,
wobei das dritte Substrat hat: eine entgegengesetzte er­ ste und zweite Oberfläche, mehrere dritte leitende Kon­ taktlöcher, die sich durch die erste und zweite Oberflä­ che des dritten Substrats erstrecken, eine zweite Schal­ tungsanordnung, die auf der zweiten Oberfläche des drit­ ten Substrats strukturiert und mit den dritten leitenden Kontaktlöchern elektrisch verbunden ist, und eine darin ausgebildete zweite Chipaufnahmeöffnung, die größer als die erste Chipaufnahmeöffnung ist, wobei die erste Ober­ fläche des dritten Substrats auf der zweiten Oberfläche des zweiten Substrats verbunden ist, so daß die zweite Schaltungsanordnung mit der ersten Schaltungsanordnung über die zweiten und dritten leitenden Kontaktlöcher elektrisch verbunden ist und so daß die erste und zweite Chipaufnahmeöffnung auf einer gemeinsamen senkrechten Achse angeordnet sind;
einem ersten Halbleiterchip mit einer Seite, die mit mehreren ersten Kontaktstellen versehen ist, wobei der erste Halbleiterchip in der ersten Chipaufnahmeöffnung angeordnet und auf der zweiten Oberfläche des ersten Substrats montiert ist, wobei die ersten Kontaktstellen mit der ersten Schaltungsanordnung drahtgebondet sind;
einem zweiten Halbleiterchip mit einer Seite, die mit mehreren zweiten Kontaktstellen versehen ist, wobei der zweite Halbleiterchip in der zweiten Chipaufnahmeöffnung angeordnet ist, wobei die zweiten Kontaktstellen mit der zweiten Schaltungsanordnung drahtgebondet sind; und einer ersten Klebeschicht zum Montieren des zweiten Halbleiterchips auf der einen Seite des ersten Halblei­ terchips, so daß der zweite Halbleiterchip von der zwei­ ten Oberfläche des zweiten Substrats entlang der senk­ rechten Achse beabstandet ist.
61. Mehrchip-Halbleitermodul nach Anspruch 60, wobei das Chipmontageteil ferner aufweist: ein viertes Substrat mit einer entgegengesetzten ersten und zweiten Oberflä­ che, mehreren vierten leitenden Kontaktlöchern, die sich durch die erste und zweite Oberfläche des vierten Sub­ strats erstrecken, einer dritten Schaltungsanordnung, die auf der zweiten Oberfläche des vierten Substrats strukturiert und mit den vierten leitenden Kontaktlö­ chern elektrisch verbunden ist, und einer darin ausge­ bildeten dritten Chipaufnahmeöffnung, die größer als die zweite Chipaufnahmeöffnung ist, wobei die erste Oberflä­ che des vierten Substrats auf der zweiten Oberfläche des dritten Substrats verbunden ist, so daß die dritte Schaltungsanordnung mit der zweiten Schaltungsanordnung über die dritten und vierten leitenden Kontaktlöcher elektrisch verbunden ist und so daß die dritte Chipauf­ nahmeöffnung auf der gemeinsamen senkrechten Achse ange­ ordnet ist, wobei das Mehrchip-Halbleitermodul ferner aufweist:
einen dritten Halbleiterchip mit einer Seite, die mit mehreren dritten Kontaktstellen versehen ist, wobei die dritten Kontaktstellen mit der dritten Schaltungsanord­ nung drahtgebondet sind; und
eine zweite Klebeschicht zum Montieren des dritten Halb­ leiterchips auf der einen Seite des zweiten Halbleiter­ chips, so daß der dritte Halbleiterchip von der zweiten Oberfläche des dritten Substrats entlang der senkrechten Achse beabstandet ist.
62. Mehrchip-Halbleitermodul nach Anspruch 61, ferner mit einem vierten Halbleiterchip, der auf der zweiten Ober­ fläche des vierten Substrats montiert ist und eine Seite hat, die mit mehreren vierten Kontaktstellen ausgebildet ist, die mit der dritten Schaltungsanordnung elektrisch verbunden sind.
63. Mehrchip-Halbleitermodul nach Anspruch 62, ferner mit einer wärmeableitenden Metallplatte, die auf einer Ober­ fläche des vierten Halbleiterchips entgegengesetzt zur zweiten Oberfläche des vierten Substrats montiert ist.
64. Mehrchip-Halbleitermodul nach einem der Ansprüche 60 bis 63, ferner mit mehreren Lötkugeln, die auf der ersten Oberfläche des ersten Substrats an Positionen angeordnet sind, die den ersten leitenden Kontaktlöchern entspre­ chen, und jeweils mit den ersten leitenden Kontaktlö­ chern elektrisch verbunden sind.
65. Mehrchip-Halbleitermodul nach einem der Ansprüche 61 bis 63, ferner mit mehreren Lötkugeln, die auf der zweiten Oberfläche des vierten Substrats an Positionen angeord­ net sind, die den vierten leitenden Kontaktlöchern ent­ sprechen, und jeweils mit den vierten leitenden Kontakt­ löchern elektrisch verbunden sind.
DE10031952A 1999-09-08 2000-06-30 Mehrchip-Halbleitermodul und Herstellungsverfahren dafür Withdrawn DE10031952A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW88215325U TW426225U (en) 1999-09-08 1999-09-08 Device of multi-chip module
TW088115461A TW423086B (en) 1999-09-08 1999-09-08 Method of packaging multi-chip module device

Publications (1)

Publication Number Publication Date
DE10031952A1 true DE10031952A1 (de) 2001-04-05

Family

ID=26666737

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10031952A Withdrawn DE10031952A1 (de) 1999-09-08 2000-06-30 Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
DE10031951A Withdrawn DE10031951A1 (de) 1999-09-08 2000-06-30 Mehrchip-Halbleitermodul und Herstellungsverfahren dafür

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE10031951A Withdrawn DE10031951A1 (de) 1999-09-08 2000-06-30 Mehrchip-Halbleitermodul und Herstellungsverfahren dafür

Country Status (3)

Country Link
US (2) US6368894B1 (de)
JP (2) JP3304957B2 (de)
DE (2) DE10031952A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012072212A3 (de) * 2010-11-29 2012-09-07 Schweizer Electronic Ag Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368894B1 (en) * 1999-09-08 2002-04-09 Ming-Tung Shen Multi-chip semiconductor module and manufacturing process thereof
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6586822B1 (en) * 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US7105923B2 (en) * 2001-12-28 2006-09-12 Texas Instruments Incorporated Device and method for including passive components in a chip scale package
EP1480271A1 (de) * 2003-05-23 2004-11-24 STMicroelectronics S.r.l. Methode zur Qualitätsanalyse von Kontakten und Viaverbindungen in Halbleiterfertigungsprozessen mit Mehrschichtmetallisierung und dazugehörige Testchiparchitektur
EP1627428B1 (de) * 2003-05-28 2011-11-02 Infineon Technologies AG Kapselung für integrierte schaltungen mit einem wärmeverteilungskörper
US7295029B2 (en) * 2005-03-24 2007-11-13 Memsic, Inc. Chip-scale package for integrated circuits
JP2007205908A (ja) 2006-02-02 2007-08-16 Matsushita Electric Ind Co Ltd 重量センサ
US20080042265A1 (en) * 2006-08-15 2008-02-21 Merilo Leo A Chip scale module package in bga semiconductor package
JP2008293089A (ja) * 2007-05-22 2008-12-04 Panasonic Corp メモリカードおよびメモリカードの製造方法
JP2009010358A (ja) * 2007-05-28 2009-01-15 Panasonic Corp 電子部品内蔵モジュール及びその製造方法
JP2008306105A (ja) * 2007-06-11 2008-12-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
US20100244276A1 (en) * 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
US8354743B2 (en) * 2010-01-27 2013-01-15 Honeywell International Inc. Multi-tiered integrated circuit package
JP5482400B2 (ja) * 2010-04-21 2014-05-07 富士通株式会社 半導体装置の製造方法
CN202276549U (zh) * 2011-09-26 2012-06-13 番禺得意精密电子工业有限公司 电连接组件
JP6356450B2 (ja) * 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置
TWI582916B (zh) * 2015-04-27 2017-05-11 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
KR102576085B1 (ko) * 2016-10-10 2023-09-06 삼성전자주식회사 반도체 패키지
CN106793478A (zh) * 2017-03-31 2017-05-31 三禾电器(福建)有限公司 一种带有窗口的电路板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
JPH11204699A (ja) * 1998-01-09 1999-07-30 Sony Corp 半導体装置とその製造方法と電子装置
JP4077951B2 (ja) * 1998-01-14 2008-04-23 株式会社ルネサステクノロジ 欠陥解析方法、記録媒体及び工程管理方法
US6368894B1 (en) * 1999-09-08 2002-04-09 Ming-Tung Shen Multi-chip semiconductor module and manufacturing process thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012072212A3 (de) * 2010-11-29 2012-09-07 Schweizer Electronic Ag Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
US8811019B2 (en) 2010-11-29 2014-08-19 Schweizer Electronic Ag Electronic device, method for producing the same, and printed circuit board comprising electronic device
RU2556274C2 (ru) * 2010-11-29 2015-07-10 Швайцер Электроник Аг Электронное устройство, способ его изготовления и печатная плата, содержащая электронное устройство

Also Published As

Publication number Publication date
JP3512169B2 (ja) 2004-03-29
JP2001085602A (ja) 2001-03-30
JP3304957B2 (ja) 2002-07-22
US6704609B1 (en) 2004-03-09
JP2001085610A (ja) 2001-03-30
US6368894B1 (en) 2002-04-09
DE10031951A1 (de) 2001-04-12

Similar Documents

Publication Publication Date Title
DE10031952A1 (de) Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
DE10138278C1 (de) Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
DE19821715B4 (de) Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE102007002707A1 (de) System-in Package-Modul
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE19904258A1 (de) Halbleitervorrichtung
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102004001829A1 (de) Halbleitervorrichtung
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE102005025754B4 (de) Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung von Halbleitersensorbauteilen
WO2004093190A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
DE10138958A1 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE19781978B4 (de) Gehäuse für eine integrierte Schaltung und Verfahren zu dessen Herstellung
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE69433952T2 (de) Verpackung eines BGA-integrierten Schaltkreises mit hoher thermischer Leitfähigkeit
DE10153609C2 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee