-
GEBIET DER ERFINDUNG
-
Die offenbarten Ausführungsformen der Erfindung betreffen im Allgemeinen das Verpacken von mikroelektronischen Vorrichtungen, und betreffen genauer die Verteilung der elektrischen Verdrahtung in mikroelektronischen Baugruppen mit hoher Dichte.
-
ALLGEMEINER STAND DER TECHNIK
-
Integrierte Schaltungschips und andere mikroelektronische Vorrichtungen sind typischerweise in einer Baugruppe eingeschlossen, die unter anderen Funktionen ermöglicht, dass elektrische Zwischenverbindungen zwischen dem Chip und einem Sockel, einer Hauptplatine oder einem anderen Bestandteil der nächsten Ebene hergestellt werden. Mit dem Schrumpfen der Chipgrößen und der Zunahme der Zwischenverbindungsdichten müssen derartige elektrische Zwischenverbindungen so in der Größe bemessen sein, dass sie sowohl den kleineren Beabstandungen, die sich typischerweise an dem Chip finden, als auch den größeren Beabstandungen, die sich typischerweise an dem Bestandteil der nächsten Ebene finden, entsprechen.
-
Ein bestehender Ansatz zur Bemessung der Größe der Zwischenverbindungen in mikroelektronischen Baugruppen ist, ein einzelnes hochdichtes Zwischenverbindungs(HDI)-Substrat zu verwenden, um die Raumumwandlung von der Chipbondhügelbeabstandung, bei der ein typischer Beabstandungswert 150 Mikrometer (Mikron oder µm) betragen kann, zu der Beabstandung auf Systemplatinenebene, bei der ein typischer Beabstandungswert 1000 µm, d.h., 1,0 Millimeter (mm) betragen kann, zu bewerkstelligen. Dieser Ansatz führt zu sehr genauen Gestaltungsrichtlinien für die Zeilen, den Raum und die Durchkontaktierungen, um die Chipleitungsführung und sehr große Substratkörpergrößen zu ermöglichen, damit eine Verbindung mit der Beabstandung auf Systemplatinenebene hergestellt wird. US 2009 / 0 145 636 A1 zeigt einen Stapel an Substraten umfassend einen Interposer. Auf dem Interposer sind auf einer Seite ein erstes „wiring pattern“ und auf einer zweiten Seite ein zweites „wiring pattern“ angeordnet.
US 5 281 151 A zeigt einen Träger für einen Halbleiterchip mit einem Multischichtumverdrahtungssubstrat. Aus JP 2005- 11 908 A ist ein Relais-Substrat mit Halbleiterelement bekannt.
-
Figurenliste
-
Die offenbarten Ausführungsformen werden aus einem Lesen der folgenden ausführlichen Beschreibung, das in Verbindung mit den beiliegenden Zeichnungsfiguren vorgenommen wird, besser verstanden werden, wobei
- 1 eine Draufsicht auf eine mikroelektronische Baugruppe nach einer Ausführungsform der Erfindung ist;
- 2 eine Querschnittansicht der mikroelektronischen Baugruppe von 1 nach einer Ausführungsform der Erfindung ist;
- 3 ein Ablaufdiagramm ist, das ein Verfahren zur Herstellung einer mikroelektronischen Baugruppe nach einer Ausführungsform der Erfindung veranschaulicht; und
- 4 ein Ablaufdiagramm ist, das ein Verfahren zur Herstellung einer mikroelektronischen Baugruppe nach einer anderen Ausführungsform der Erfindung veranschaulicht.
-
Zur Einfachheit und Klarheit der Erläuterung veranschaulichen die Zeichnungsfiguren die allgemeine Bauweise, und können Beschreibungen und Einzelheiten von allgemein bekannten Merkmalen und Techniken weggelassen werden, um zu vermeiden, dass die Besprechung der beschriebenen Ausführungsformen der Erfindung unnötig unklar gemacht wird. Zudem sind Elemente in den Zeichnungsfiguren nicht notwendigerweise maßstabsgetreu gezeichnet. Zum Beispiel können die Abmessungen einiger der Elemente in den Figuren in Bezug auf andere Elemente übertrieben sein, um das Verständnis von Ausführungsformen der vorliegenden Erfindung zu verbessern. Die gleichen Bezugszeichen in unterschiedlichen Figuren bezeichnen die gleichen Elemente, während ähnliche Bezugszeichen ähnliche Elemente bezeichnen können, dies aber nicht notwendigerweise tun.
-
Falls vorhanden, werden die Ausdrücke „erst“, „zweit“, „dritt“, „viert“ und dergleichen in der Beschreibung und in den Ansprüchen zur Unterscheidung zwischen ähnlichen Elementen und nicht notwendigerweise zur Beschreibung einer bestimmten sequentiellen oder chronologischen Reihenfolge verwendet. Es versteht sich, dass die so verwendeten Ausdrücke unter passenden Umständen austauschbar sind, so dass die hierin beschriebenen Ausführungsformen der Erfindung zum Beispiel fähig sind, in anderen Sequenzen als den hierin veranschaulichten oder anderweitig beschriebenen zu arbeiten. Gleichermaßen ist dann, wenn hierin beschrieben wird, dass ein Verfahren eine Reihe von Schritten umfasst, die hierin gezeigte Reihenfolge der Schritte nicht notwendigerweise die einzige Reihenfolge, in der diese Schritte durchgeführt werden können, und es können bestimmte der angegebenen Schritte möglicherweise weggelassen werden und/oder bestimmte andere Schritte, die hierin nicht beschrieben sind, dem Verfahren möglicherweise hinzugefügt werden. Darüber hinaus sollen die Ausdrücke „umfassen“, „enthalten“, „aufweisen“ und jegliche Abwandlungen davon einen nichtexklusiven Einschluss abdecken, so dass ein Prozess, ein Verfahren, ein Gegenstand oder eine Vorrichtung, der, das bzw. die eine Liste von Elementen umfasst, nicht notwendigerweise auf diese Elemente beschränkt ist, sondern andere Elemente enthalten kann, die nicht ausdrücklich angeführt sind oder diesem Prozess, diesem Verfahren, diesem Gegenstand oder dieser Vorrichtung zu eigen sind.
-
Falls vorhanden, werden die Ausdrücke „links“, „rechts“, „vorne“, „hinten“, „oben“, „unten“, „über“, „unter“ und dergleichen in der Beschreibung und in den Ansprüchen zu Erklärungszwecken und nicht notwendigerweise zum Beschreiben dauerhafter relativer Positionen verwendet. Es versteht sich, dass die so verwendeten Ausdrücke unter bestimmten Umständen austauschbar sind, so dass die hierin beschriebenen Ausführungsformen der Erfindung zum Beispiel fähig sind, in anderen Ausrichtungen als den hierin veranschaulichten oder anderweitig beschriebenen zu arbeiten. Der hierin benutzte Ausdruck „gekoppelt“ ist als direkt oder indirekt auf eine elektrische oder nichtelektrische Weise verbunden definiert. Gegenstände, die hierin als aneinander „angrenzend“ beschrieben sind, können je nachdem, wie es für den Kontext, in dem der Ausdruck verwendet wird, passend ist, in einem physischen Kontakt miteinander stehen, sich in einer engen Nähe zueinander befinden, oder sich miteinander in dem gleichen allgemeinen Gebiet oder Bereich befinden. Das Auftreten des Ausdrucks „in einer Ausführungsform“ bezieht sich nicht notwendigerweise immer auf die gleiche Ausführungsform.
-
AUSFÜHRLICHE BESCHREIBUNG DER ZEICHNUNGEN
-
In einer Ausführungsform der Erfindung umfasst eine mikroelektronischen Baugruppe ein erstes Substrat mit einem ersten Flächenbereich und ein zweites Substrat mit einem zweiten Flächenbereich. Das erste Substrat umfasst an einer ersten Fläche einen ersten Satz von Zwischenverbindungen mit einer ersten Beabstandung und an einer zweiten Fläche einen zweiten Satz von Zwischenverbindungen mit einer zweiten Beabstandung. Das zweite Substrat ist unter Verwendung des zweiten Satzes von Zwischenverbindungen mit dem ersten Substrat gekoppelt und umfasst einen dritten Satz von Zwischenverbindungen mit einer dritten Beabstandung und eine erste und eine zweite innere elektrisch leitfähige Schicht, die durch ein Mikrovia miteinander verbunden sind. Die erste Beabstandung ist kleiner als die zweite Beabstandung, die zweite Beabstandung ist kleiner als die dritte Beabstandung, und der erste Flächenbereich ist kleiner als der zweite Flächenbereich.
-
Es wurde oben erwähnt, dass bestehende Lösungen für das Verpacken von Mikroelektronik HDI-Substrate einsetzen, um die Raumumwandlung von der Beabstandung der Chipbondhügel zu der Beabstandung auf Systemplatinenebene zu bewerkstelligen. Die Kostenstruktur des HDI-Substrats wird zum Großteil durch die Technologie bestimmt, die nötig ist, um die teurer auszuführenden Mindestgestaltungsrichtlinien zu erreichen. Doch diese Mindestgestaltungsrichtlinien werden tatsächlich nur in dem Bereich unter dem Chipschatten und während der ersten wenigen Millimeter der Signalleitungsführung von der Chipkante benötigt. Daher werden die Kosten bei dem bestehenden Ansatz durch die Anforderungen von nur etwa 20 % der Gesamtfläche des Substrats getrieben.
-
Ausführungsformen der Erfindung umfassen eine Kombination aus den Technologien des HDI-Substrats und einer gedruckten HDI-Schaltplatte (PCB), die zu einer - für das Verpacken der zentralen Verarbeitungseinheit (CPU) und des Chipsatzes und dergleichen nützlichen - Verpackungslösung führt, welche viel kostenwirksamer als die oben beschriebenen bestehenden Verpackungslösungen ist. Um dies zu bewerkstelligen, teilen Ausführungsformen der Erfindung die Raumumwandlung in zwei Ebenen mit jeweils fundamental unterschiedlichen Kostenstrukturen. Die Verbindung auf Systemebene wird durch ein erstes Substrat bewerkstelligt, das unter Verwendung von HDI-PCB-Gestaltungsrichtlinien und -materialien hergestellt ist. Die Verbindung auf Chipebene wird durch ein zweites Substrat bewerkstelligt, dessen Größe auf jenes Mindestmaß beschränkt sein kann, das nötig ist, um eine Zwischenverbindung auf der HDI-PCB-Substratebene zu unterstützen, und das unter Verwendung restriktiverer Chipebenen-Gestaltungsrichtlinien und -materialien hergestellt ist. Da die Kosten der Chipebenen-Gestaltungsrichtlinien jene der PCB-Gestaltungsrichtlinien um einen Faktor von Zehn oder mehr übersteigen können, ergeben Ausführungsformen der Erfindung eine Kostenstruktur, die deutlich geringer als jene der bestehenden Techniken ist.
-
Ausführungsformen der Erfindung können in der Umgebung der Technologie des Verpackens von hochwertigen Server-CPUs oder Grafikprozessoreinheiten (GPU) sowohl hinsichtlich der Kostenersparnis als auch anderer Faktoren einen besonders bedeutenden Wert ermöglichen. Diese Technologiegebiete benötigen zur Erfüllung der Produktanforderungen sehr große Formfaktoren und Schichtenzahlen, was bei bestehenden Verpackungsprozessen zu einem sehr teuren HDI-Substrat führt. Durch das nachstehend ausführlich beschriebene Teilen der Verpackungsraumumwandlung über zwei Substrate kann eine insgesamt niedrigere Kostenstruktur erzielt werden.
-
In bestimmten Ausführungsformen der Erfindung werden das erste und das zweite Substrat hergestellt und aneinander angebracht, bevor der Chip in der endgültigen Baugruppe angebracht wird. Dies gestattet, Mängel bei den Substratschichten und anderswo auszuscheiden, ohne einen guten Chip zu verschwenden, wodurch die Kosten verringert werden und die Leistungsfähigkeit erhöht wird. Zusätzlich können die Chip- und die Substratherstellung parallel erfolgen, was die Durchlaufzeit verringert.
-
Unter nun erfolgender Bezugnahme auf die Zeichnungen ist 1 eine Draufsicht und 2 eine Schnittansicht einer mikroelektronischen Baugruppe 100 nach einer Ausführungsform der Erfindung. Wie in 1 und 2 veranschaulicht umfasst die mikroelektronische Baugruppe 100 einen mikroelektronischen Chip 110, ein Substrat 120 und ein Substrat 130. Das Substrat 120 weist eine Fläche 121 mit einem Flächenbereich 125, eine zu der Fläche 121 entgegengesetzte Fläche 222, einen Satz von Zwischenverbindungen 226 mit einer Beabstandung 227 an der Fläche 121, und einen Satz von Zwischenverbindungen 228 mit einer Beabstandung 229 an der Fläche 222 auf. Das Substrat 130 weist eine Fläche 131 mit einem Flächenbereich 135, eine zu der Fläche 131 entgegengesetzte Fläche 232, einen Satz von Zwischenverbindungen 236 mit einer Beabstandung 237 und innere elektrisch leitfähige Schichten 233 und 234, die durch ein Mikrovia 240 miteinander verbunden sind, auf.
-
Die Beabstandung 227 ist kleiner als die Beabstandung 229, die Beabstandung 229 ist kleiner als die Beabstandung 237, und der Flächenbereich 125 ist kleiner als der Flächenbereich 135. Entsprechend weist das Substrat 120 genaue Gestaltungsrichtlinien für die Zeilen, den Raum und Durchkontaktierungen auf, die eine Verbindung mit dem Chip 110 bei typischen Controlled-Collapse-Chip Connection(C4)-Beabstandungen gestatten. Das Substrat 120 verteilt die Ein-/Ausgangs-, Leistungs- und Erdungsbondhügel, die von dem Chip 110 stammen, auf eine größere Beabstandung, die für eine Anbringung an einem durch das Substrat 130 dargestellten HDI-PCB-Substrat grob genug ist. Wie beschrieben wurde, stellt das Substrat 130 zusätzlich zu der Herstellung einer Verbindung mit einer bestimmten Beabstandung mit dem Substrat 120 an einer Seite an der anderen Seite eine Verbindung mit einer größeren Beabstandung mit einem Sockel oder einer Hauptplatine oder dergleichen her. Nach Ausführungsformen der Erfindung kann eine Kombination von Substraten 120 und 130, welche Kombination als ein Substrataufbau bezeichnet werden kann, als das „Substrat“ in einer CPU oder einem Chipsatz dienen.
-
Es sollte bemerkt werden, dass das Mikrovia 240 nach dem herkömmlichen Gebrauch dieses Ausdrucks eine Zwischenverbindung ist, die nur zwischen zwei benachbarten Schichten in dem Substrat 130 verläuft. Dies unterscheidet sie von einer plattierten Durchgangsöffnung, oder PTH, die durch einen gesamten Stapel von Substratschichten verläuft.
-
Der Chip 110 ist unter Verwendung der Zwischenverbindungen 226 mit dem Substrat 120 gekoppelt, und das Substrat 130 ist unter Verwendung der Zwischenverbindungen 228 mit dem Substrat 120 gekoppelt. Die Zwischenverbindungen 226 können die mikroelektronische Baugruppe 100 über einen Sockel oder einen ähnlichen Bestandteil (nicht gezeigt) mit einer Hauptplatine oder dergleichen (ebenfalls nicht gezeigt) verbinden. Die Sockelzwischenverbindungen können von jeder beliebigen geeigneten Art sein, einschließlich eines Pin-Grid-Arrays (PGA) eines Land-Grid-Arrays (LGA) oder eines Ball-Grid-Arrays (BGA).
-
Die Zwischenverbindungen 226, die jene Zwischenverbindungen sind, welche die aus dem Chip 110 kommende erste Ebene von Verbindungen bilden, werden herkömmlich als Zwischenverbindungen der ersten Ebene, oder FLI (first level interconnects), bezeichnet. Gleichermaßen werden die Zwischenverbindungen 236, die jene Zwischenverbindungen sind, welche die Chipbaugruppe an einer Hauptplatine oder einem ähnlichen Bestandteil anbringen, herkömmlich als Zwischenverbindungen der zweiten Ebene, oder SLI (second level interconnects), bezeichnet. Die Zwischenverbindungen 228 stellen eine neue Zwischenverbindungsebene dar, da sie Verbindungen mit einem Bestandteil (dem Substrat 120) bilden, der kein Teil von bestehenden mikroelektronischen Baugruppen ist. Dem bereits bestehenden Namensgebungsschema für die Zwischenverbindungen der ersten Ebene und der zweiten Ebene folgend wird hier der Ausdruck „Zwischenverbindung der mittleren Ebene“ („MLI“, mid level interconnect) als Bezeichnung für die Zwischenverbindungen 228 vorgeschlagen.
-
Eine Herausforderung, der sich Hersteller von mikroelektronischen Vorrichtungen gegenübersehen, ist das Entwickeln von Prozessen, die fähig sind, Zusammenbauprozesse mit hohem Ertrag bei feinen Bondhügelbeabstandungen für einen großen Chip zu liefern. Ein Prozess, der untersucht wird, ist das Thermokompressionsbonden (TCB). Der TCB-Prozess wird von dem Vorhandensein eines biegsamen Substrats (wie etwa eines kernlosen Substrats) anstelle eines dicken, starren Substrats profitieren. Daher ist das Substrat 120 in einer Ausführungsform ein kernloses Substrat ohne PTHs oder andere Durchgangsöffnungen, sondern mit Mikrovias, die alle Schichten verbinden. Andererseits kann der Wunsch nach einem Substrataufbau mit einem integrierten Spannungsregler oder dergleichen vorschreiben, dass das Substrat 120 einen Kern aufweist. Daher umfasst das Substrat 120 in der veranschaulichten Ausführungsform einen Kern 225.
-
In bestimmten Ausführungsformen umfasst die mikroelektronische Baugruppe 100 ferner eine integrierte passive Vorrichtung 245, die sich in zumindest einem aus dem Substrat 120 und dem Substrat 130 befindet. In der veranschaulichten Ausführungsform befindet sich die integrierte passive Vorrichtung 245 in dem Substrat 130. Als Beispiel kann die integrierte passive Vorrichtung 245 als ein Bestandteil in einem vollständig integrierten Spannungsregler oder dergleichen dienen.
-
In einigen Ausführungsformen, bei denen das Substrat 120 ein mit einem Kern versehenes Substrat ist, weist der Kern selbst eine Dicke auf, die nicht größer als 400 Mikrometer ist. In den gleichen oder anderen Ausführungsformen, und wie in 2 veranschaulicht, enthält das Substrat 120 mehrere Durchgangsöffnungen 251 mit einem Durchmesser, der nicht größer als 200 µm ist. In den gleichen oder anderen Ausführungsformen, und wie in 1 veranschaulicht, enthält das Substrat 120 elektrisch leitfähige Leiterzüge 152 (wovon nur zwei gezeigt sind), die jeweils eine Dicke von nicht mehr als 15 Mikrometer aufweisen und voneinander durch Abstände 153, die nicht größer als 15 Mikrometer sind, voneinander getrennt sind. In den gleichen oder anderen Ausführungsformen enthält das Substrat 130 elektrisch leitfähige Leiterzüge 162 (wovon nur zwei gezeigt sind), die jeweils eine Dicke von nicht mehr als 75 Mikrometer aufweisen und voneinander durch einen Abstand 163, der nicht größer als 75 Mikrometer ist, getrennt sind.
-
3 ist ein Ablaufdiagramm, das ein Verfahren 300 zur Herstellung einer mikroelektronischen Baugruppe nach einer Ausführungsform der Erfindung veranschaulicht. Als ein Beispiel kann das Verfahren 300 zu der Bildung einer mikroelektronischen Baugruppe führen, die der zuerst in 1 gezeigten mikroelektrischen Baugruppe 100 ohne den Chip 110 ähnlich ist.
-
Ein Schritt 310 des Verfahrens 300 ist das Bereitstellen eines ersten Substrats. Als ein Beispiel kann das erste Substrat dem zuerst in 1 gezeigten Substrat 120 ähnlich sein. Entsprechend weist das erste Substrat in einer Ausführungsform einen ersten Flächenbereich auf und umfasst es an einer ersten Fläche einen ersten Satz von Zwischenverbindungen mit einer ersten Beabstandung und an einer zweiten Fläche einen zweiten Satz von Zwischenverbindungen mit einer zweiten Beabstandung, wobei die erste Beabstandung kleiner als die zweite Beabstandung ist.
-
Ein Schritt 320 des Verfahrens 300 ist das Anbringen des ersten Substrats an einem zweiten Substrat, um einen Substrataufbau zu bilden, bei dem das zweite Substrat eine erste und eine zweite innere elektrisch leitfähige Schicht aufweist, die über ein Mikrovia miteinander verbunden sind. Als ein Beispiel kann der Substrataufbau eine Kombination von Substraten darstellen, die dem ersten und dem zweiten Substrat ähnlich sind. Als anderes Beispiel kann das Mikrovia dem in 2 gezeigten Mikrovia 240 ähnlich sein. Als anderes Beispiel kann das zweite Substrat dem zuerst in 1 gezeigten Substrat 130 ähnlich sein. Entsprechend weist das zweite Substrat in einer Ausführungsform einen zweiten Flächenbereich auf, ist es unter Verwendung des zweiten Satzes von Zwischenverbindungen mit dem ersten Substrat gekoppelt, und umfasst es einen dritten Satz von Zwischenverbindungen mit einer dritten Beabstandung. In dieser Ausführungsform ist die zweite Beabstandung kleiner als die dritte Beabstandung und ist der erste Flächenbereich kleiner als der zweite Flächenbereich.
-
Wie oben erwähnt ist das Substrat 120 in bestimmten Ausführungsformen der Erfindung ein kernloses Substrat. In zumindest einigen dieser Ausführungsformen, und in anderen Ausführungsformen, bei denen das Substrat 120 verhältnismäßig dünn und/oder biegsam ist, kann es schwierig sein, das Substrat zu handhaben, ohne es zu beschädigen. Dies kann für die Zusammenbauprozesse kernloser (und anderer) Baugruppen eine bedeutende Herausforderung darstellen. Das wie in Schritt 320 beschriebene Vorabanbringen des Substrats 120 an dem Substrat 130 löst das Starrheitsproblem und gestattet die Verwendung bestehender Zusammenbau- und Prüfverfahren. Der Schritt 320 kann unter Verwendung von Standard-Flip-Chip- oder -BGA-Zusammenbautechniken durchgeführt werden.
-
Ein optionaler Schritt 330 des Verfahrens 300 ist das Verstärken des Substrataufbaus. Als ein Beispiel kann der optionale Schritt 330 das Hinzufügen eines Underfill-Materials oder eines Eckenklebstoffs oder dergleichen zu dem Substrataufbau umfassen.
-
Ein Schritt 340 des Verfahrens 300 ist das Durchführen einer Prüfung an dem Substrataufbau, um ein Prüfergebnis zu erhalten. Es ist zu beachten, dass dieser Schritt vor der Chipanbringung stattfindet, was wie anderswo hierin beschrieben zu einer Kostenersparnis und anderen Vorteilen führt.
-
Ein Schritt 350 des Verfahrens 300 ist das Anbringen eines Chips an dem Substrataufbau, wenn, und nur wenn, das Prüfergebnis eine vorherbestimmte Bedingung erfüllt. Als ein Beispiel kann die vorbestimmte Bedingung ein positives Ergebnis oder das Bestehen eines Versuchsbetriebs sein.
-
4 ist ein Ablaufdiagramm, das ein Verfahren 400 zur Herstellung einer mikroelektronischen Baugruppe nach einer Ausführungsform der Erfindung veranschaulicht. Als ein Beispiel kann das Verfahren 400 zu der Bildung einer mikroelektronischen Baugruppe führen, die der zuerst in 1 gezeigten mikroelektrischen Baugruppe 100 einschließlich des Chips 110 ähnlich ist.
-
Ein Schritt 410 des Verfahrens 400 ist das Bereitstellen eines Chips. Als ein Beispiel kann der Chip dem zuerst in 1 gezeigten Chip 110 ähnlich sein.
-
Ein Schritt 420 des Verfahrens 400 ist das Anbringen des Chips an einem ersten Substrat, um einen Chipaufbau zu bilden. Als ein Beispiel kann das erste Substrat dem zuerst in 1 gezeigten Substrat 120 ähnlich sein. Entsprechend weist das erste Substrat in einer Ausführungsform einen ersten Flächenbereich auf und umfasst es an einer ersten Fläche einen ersten Satz von Zwischenverbindungen mit einer ersten Beabstandung und an einer zweiten Fläche einen zweiten Satz von Zwischenverbindungen mit einer zweiten Beabstandung, wobei die erste Beabstandung kleiner als die zweite Beabstandung ist. Als anderes Beispiel kann der Chipaufbau der Kombination aus dem Chip und dem ersten Substrat ähnlich sein.
-
Ein optionaler Schritt 430 des Verfahrens 400 ist das Verstärken des Chipaufbaus. Als ein Beispiel kann der optionale Schritt 430 das Hinzufügen eines Underfill-Materials oder eines Eckenklebstoffs oder dergleichen zu dem Chipaufbau umfassen.
-
Ein Schritt 440 des Verfahrens 400 ist das Durchführen einer Prüfung an dem Chipaufbau, um ein Prüfergebnis zu erhalten.
-
Ein Schritt 450 des Verfahrens 400 ist das Anbringen des Chipaufbaus an einem zweiten Substrat mit einer ersten und einer zweiten inneren elektrisch leitfähigen Schicht, die durch ein Mikrovia miteinander verbunden sind, wenn, und nur wenn, das Prüfergebnis eine vorherbestimmte Bedingung erfüllt. Als ein Beispiel kann das Mikrovia dem in 2 gezeigten Mikrovia 240 ähnlich sein. So wie für das Verfahren 300 kann die vorherbestimmte Bedingung als ein Beispiel ein positives Ergebnis oder das Bestehen eines Versuchsbetriebs sein.
-
Als ein Beispiel kann das zweite Substrat dem zuerst in 1 gezeigten Substrat 230 ähnlich sein. Entsprechend weist das zweite Substrat in einer Ausführungsform einen zweiten Flächenbereich auf, ist es unter Verwendung des zweiten Satzes von Zwischenverbindungen mit dem ersten Substrat gekoppelt, und umfasst es einen dritten Satz von Zwischenverbindungen mit einer dritten Beabstandung. In dieser Ausführungsform ist die zweite Beabstandung kleiner als die dritte Beabstandung und ist der erste Flächenbereich kleiner als der zweite Flächenbereich.
-
Obwohl die Erfindung unter Bezugnahme auf bestimmte Ausführungsformen beschrieben wurde, werden Fachleute verstehen, dass verschiedene Änderungen vorgenommen werden können, ohne von dem Geist oder Umfang der Erfindung abzuweichen. Entsprechend soll die Offenbarung der Ausführungsformen der Erfindung den Umfang der Erfindung erläutern und soll sie ihn nicht beschränken. Zum Beispiel wird einem Durchschnittsfachmann leicht offensichtlich sein, dass die mikroelektronische Baugruppe und die damit zusammenhängenden Aufbauten und Verfahren, die hierin besprochen werden, in einer Vielfalt von Ausführungsformen ausgeführt werden können, und dass die obige Besprechung von bestimmten dieser Ausführungsformen nicht notwendigerweise eine vollständige Beschreibung aller möglichen Ausführungsformen darstellt.
-
Zudem wurden Vorzüge, andere Vorteile und Lösungen für Probleme in Bezug auf bestimmte Ausführungsformen beschrieben. Die Vorzüge, Vorteile, Lösungen für Probleme und jedes beliebige Element oder alle beliebigen Elemente, das verursachen kann oder die verursachen können, dass irgendein Vorzug, irgendein Vorteil oder irgendeine Lösung auftritt oder deutlicher hervortritt, sollen jedoch nicht als kritische, erforderliche oder wesentliche Merkmale irgendeines Anspruchs oder aller Ansprüche angesehen werden.
