DE112018005807B4 - Mehrschichtige leiterplatte - Google Patents

Mehrschichtige leiterplatte Download PDF

Info

Publication number
DE112018005807B4
DE112018005807B4 DE112018005807.7T DE112018005807T DE112018005807B4 DE 112018005807 B4 DE112018005807 B4 DE 112018005807B4 DE 112018005807 T DE112018005807 T DE 112018005807T DE 112018005807 B4 DE112018005807 B4 DE 112018005807B4
Authority
DE
Germany
Prior art keywords
resin
dielectric
circuit core
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112018005807.7T
Other languages
English (en)
Other versions
DE112018005807T5 (de
Inventor
Joseph Kuczynski
Bruce Chamberlin
Matthew Kelly
Scott King
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112018005807T5 publication Critical patent/DE112018005807T5/de
Application granted granted Critical
Publication of DE112018005807B4 publication Critical patent/DE112018005807B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0014Shaping of the substrate, e.g. by moulding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1453Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Reinforced Plastic Materials (AREA)

Abstract

Mehrschichtige Leiterplatte, die aufweist:
eine dielektrische Schicht (334, 336), die aus einem vorimprägnierten (Prepreg-) Material ausgebildet ist, das ein teilweise gehärtetes dielektrisches Harz enthält, in dem ein Glasfasergewebe gekapselt ist; und
eine Schaltungskernschicht (302, 304, 306), die eine Fläche aufweist, die an die dielektrische Schicht angrenzt, wobei die Fläche der Schaltungskernschicht einen Bereich (310, 312, 314) mit einem hohen Harzbedarf eines dielektrischen Materials mit in einem gehärteten dielektrischen Harz (346) gekapselten Glaskugeln und einen weiteren Bereich eines dielektrischen Materials ohne die Glaskugeln aufweist.

Description

  • HINTERGRUND
  • Ein Schichtaufbau einer Leiterplatte (printed circuit board, PCB) kann einen mehrschichtigen „Stapel“-Aufbau mit mehreren Schichten enthalten. Beispielsweise kann eine PCB aus einem mit einem wärmehärtbaren Harz vorimprägnierten (pre-impregnated) Glasfasergewebe ausgebildet sein, das auch als „Prepreg“-Material bezeichnet wird. Aufgrund der Komplexität der Fluidströmungseigenschaften von wärmehärtbaren Harzen kann der Entwurf von PCB-Schichtungsprozessen, bei denen wärmehärtbare Harze verwendet werden, eine Herausforderung darstellen. Die Komplexität einiger mehrschichtiger PCB-Konstruktionen kann es besonders schwierig machen, eine bestimmte dielektrische Dicke und Gesamtplatinendicke präzise zu erzielen und gleichzeitig einen zufriedenstellenden Impedanzwert aufrechtzuerhalten. Beispielsweise können Leiterplatten mit hoher Packungsdichte (High Density Interconnect, HDI) Mikrovias, Sacklöcher und vergrabene Durchkontaktierungen, mehrere Leiterbahnen mit gesteuerter Impedanz und differentielle Leiterbahnen, Feinleitertechnologie und höhere Genauigkeit enthalten.
  • Die Druckschrift US 5 120 384 A betrifft ein Verfahren zur Herstellung eines mehrschichtigen Laminats. Das Verfahren sieht vor, dass Metallplatten jeweils ein Substrat mit Öffnungen an Stellen bilden, an denen Durchgangslöcher gebildet werden sollen, dass die Öffnungen mit einem Kunstharz gefüllt werden, das einen ersten Füllstoff enthält, und dass Prepregs vorbereitet werden, die auf beiden Seiten jedes Substrats angeordnet werden, indem ein Vliesstoff mit einem wärmehärtenden Kunstharz imprägniert wird, das einen zweiten Füllstoff enthält. Die Metallplatten, die die Substrate bilden, können dadurch dicker sein, um eine Stromversorgung mit größerer Kapazität und verbesserten Wärmeableitungseigenschaften zu realisieren.
  • Die Druckschrift CN 105 792 547 A betrifft ein Vorlaminierungsverfahren für eine Innenschicht-Kernplatte einer Dickkupfer-Mehrlagenleiterplatte. Nach dem beidseitigen Ätzen von Liniendiagrammen auf der Innenlagen-Kernplatte der Leiterplatte wird eine Harzschicht auf jede der beiden Seiten der Innenlagen-Kernplatte durch eine Beschichtungsvorrichtung aufgetragen. Nach dem Trocknen des Harzes wird eine braune Oxidation oder Schwärzung durchgeführt, und die Innenlagen-Kernplatte wird wie üblich laminiert. Das Vorlaminierungsverfahren ist einfach und effektiv, löst wirksam das Problem des unzureichenden Füllstoffs nach dem Laminieren der Dickkupfer-Mehrlagenleiterplatte und verhindert eine Beschädigung der Plattenmaterialien durch das Siebdruckharz.
  • Die Druckschrift US 6 931 723 B1 betrifft ein Verfahren zur Herstellung einer mehrschichtigen elektronischen Struktur. Eine Schicht aus dielektrischem Material mit einer Oberseite und einer Unterseite wird bereitgestellt. Eine Schicht aus elektrisch leitendem Material wird entweder auf der oberen oder der unteren Oberfläche der dielektrischen Schicht angebracht. Mindestens ein Durchgang wird durch die dielektrische Schicht gebildet, um die Schicht aus elektrisch leitendem Material freizulegen. Elektrisch leitendes Material wird in mindestens einem der mindestens einen Durchgänge durch die dielektrische Schicht abgelagert. Teile der Schicht aus elektrisch leitendem Material werden entfernt, um ein Schaltungsmuster zu definieren. Ein Stapel wird aus einer Vielzahl von Strukturen gebildet, der die Schicht aus dielektrischem Material und die Schicht aus elektrisch leitendem Material enthält. Die Vielzahl der Strukturen wird ausgerichtet und miteinander verbunden. Die Zwischenräume zwischen den Strukturen werden mit elektrisch isolierendem Material gefüllt.
  • Die Druckschrift US 5 806 177 A betrifft ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte. Das Verfahren umfasst: Auftragen eines licht- und wärmehärtbaren Grundierungsmittels auf eine Innenschichtleiterplatte; Bestrahlung des Grundierungsmittels mit aktiven Energiestrahlen, um dasselbe klebfrei, aber nicht vollständig ausgehärtet zu machen; anschließendes Auflaminieren einer Metallfolie mit einer isolierenden Klebeschicht, um das Grundierungsmittel zumindest zu erweichen und mit der isolierenden Klebeschicht zu verbinden; und anschließendes Erhitzen der resultierenden Anordnung, um diese integral auszuhärten.
  • KURZDARSTELLUNG
  • Die Erfindung betrifft eine mehrschichtige Leiterplatte, deren Merkmale im Anspruch 1 angegeben sind. Eine Ausführungsform ist im Anspruch 2 angegeben. Insbesondere enthält die mehrschichtige Leiterplatte eine dielektrische Schicht und eine Schaltungskernschicht. Die dielektrische Schicht ist aus einem vorimprägnierten (Prepreg-) Material ausgebildet, das ein teilweise gehärtetes dielektrisches Harz enthält, in dem ein Glasfasergewebe gekapselt ist. Die Schaltungskernschicht weist eine Fläche auf, die an die dielektrische Schicht angrenzt. Die Fläche der Schaltungskernschicht weist einen Bereich eines dielektrischen Materials auf, das Glaskugeln enthält, die in einem gehärteten dielektrischen Harz gekapselt sind.
  • Ein beispielhafter Prozess zum Fertigen einer mehrschichtigen Leiterplatte enthält ein selektives Aufbringen eines dielektrischen Harzes auf einen Bereich einer Schaltungskernschicht. Der Prozess enthält darüber hinaus ein teilweises Härten des dielektrischen Harzes vor einem Durchführen eines Schichtungszyklus zum Ausbilden einer mehrschichtigen Leiterplatte, die die Schaltungskernschicht enthält.
  • In einem Beispiel wird eine mehrschichtige Leiterplatte bereitgestellt. Die mehrschichtige Leiterplatte wird gemäß einem Prozess ausgebildet, der ein selektives Aufbringen eines dielektrischen Harzes auf einen Bereich einer Schaltungskernschicht und ein teilweises Härten des dielektrischen Harzes enthält. Der Prozess enthält darüber hinaus ein Ausbilden einer Aufschichtung, die eine Schicht aus einem vorimprägnierten (Prepreg-) Material angrenzend an das teilweise gehärtete dielektrische Harz der Schaltungskernschicht enthält. Der Prozess enthält des Weiteren ein Durchführen eines Schichtungszyklus zum Ausbilden einer mehrschichtigen Leiterplatte.
  • In einem weiteren Beispiel wird eine Schaltungskernschicht zum Fertigen einer mehrschichtigen Leiterplatte bereitgestellt. Die Schaltungskernschicht enthält ein teilweise gehärtetes dielektrisches Harz, das innerhalb eines Bereichs angeordnet ist, der einem erhöhten Harzbedarf zugehörig ist.
  • In noch einem weiteren Beispiel wird ein Prozess zum Fertigen einer mehrschichtigen Leiterplatte bereitgestellt. Der Prozess enthält ein selektives Aufbringen eines dielektrischen Harzgemischs auf einen Bereich einer Schaltungskernschicht. Das dielektrische Harzgemisch enthält Glaskugeln, die in einem dielektrischen Harz gekapselt sind. Der Prozess enthält darüber hinaus ein teilweises Härten des dielektrischen Harzes vor einem Durchführen eines Schichtungszyklus zum Ausbilden einer mehrschichtigen Leiterplatte, die die Schaltungskernschicht enthält.
  • Die vorstehenden und sonstige Ziele, Merkmale und Vorteile der Erfindung werden aus den folgenden, genaueren Beschreibungen von beispielhaften Ausführungsformen der Erfindung ersichtlich, wie sie in den beigefügten Zeichnungen veranschaulicht werden, in denen gleiche Bezugszeichen im Allgemeinen gleiche Teile von beispielhaften Ausführungsformen der Erfindung darstellen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist ein Schaubild, das einen Prozess zum Fertigen einer mehrschichtigen Leiterplatte, in dem ein dielektrisches Harz selektiv auf einen oder mehrere Bereiche einer Schaltungskernschicht aufgebracht wird, die einem erhöhten Harzbedarf zugehörig sind, gemäß einer Ausführungsform veranschaulicht.
    • 2 ist ein Schaubild, das einen Abschnitt einer mehrschichtigen Leiterplatte, die Bereiche mit einem erhöhten Harzbedarf enthält, gemäß einer Ausführungsform veranschaulicht.
    • 3A ist ein Schaubild, das Bereiche mit einem erhöhten Harzbedarf, die mehreren Schaltungskernschichten zugehörig sind, die zum Ausbilden einer mehrschichtigen Leiterplatte zu verwenden sind, gemäß einer Ausführungsform veranschaulicht.
    • 3B ist ein Schaubild, das ein selektives Aufbringen eines dielektrischen Harzes auf die in 3A dargestellten Bereiche der Schaltungskernschichten und ein teilweises Härten des dielektrischen Harzes gemäß einer Ausführungsform veranschaulicht.
    • 3C ist ein Schaubild, das eine Aufschichtung, die die Schaltungskernschichten mit dem teilweise gehärteten dielektrischen Harz von 3B enthält, vor einem Schichtungszyklus gemäß einer Ausführungsform veranschaulicht.
    • 3D ist ein Schaubild, das gemäß einer Ausführungsform veranschaulicht, dass eine Schichtung der Aufschichtung von 3C zum Ausbilden einer mehrschichtigen Leiterplatte zu einem Härten des dielektrischen Harzes innerhalb der Bereiche mit einem erhöhtem Harzbedarf führt.
    • 4A bis 4C sind Schaubilder, die Stufen eines Prozesses zum Ausbilden der in 3B und 3C dargestellten ersten Schaltungskernschicht durch selektives Aufbringen eines dielektrischen Harzes auf einen oder mehrere Bereiche mit einem erhöhten Harzbedarf, gefolgt von einem teilweisen Härten des dielektrischen Harzes vor einem Durchführen eines Schichtungszyklus gemäß einer Ausführungsform veranschaulichen.
    • 5A bis 5C sind Schaubilder, die Stufen eines Prozesses zum Ausbilden der in 3B und 3C dargestellten zweiten Schaltungskernschicht durch selektives Aufbringen eines dielektrischen Harzes auf einen oder mehrere Bereiche mit einem erhöhten Harzbedarf, gefolgt von einem teilweisen Härten des dielektrischen Harzes vor einem Durchführen eines Schichtungszyklus gemäß einer Ausführungsform veranschaulichen.
    • 6A bis 6C sind Schaubilder, die Stufen eines Prozesses zum Ausbilden der in 3B und 3C dargestellten dritten Schaltungskernschicht durch selektives Aufbringen eines dielektrischen Harzes auf einen oder mehrere Bereiche mit einem erhöhten Harzbedarf, gefolgt von einem teilweisen Härten des dielektrischen Harzes vor einem Durchführen eines Schichtungszyklus gemäß einer Ausführungsform veranschaulichen.
    • 7 ist ein Ablaufplan, der eine bestimmte Ausführungsform eines Prozesses zum Fertigen einer mehrschichtigen Leiterplatte veranschaulicht, der ein selektives Aufbringen und ein teilweises Härten eines dielektrischen Harzes in einem oder mehreren Bereichen der Schaltungskernschicht(en) mit einem erhöhten Harzbedarf vor einem Schichtungszyklus enthält.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung beschreibt ein selektives Aufbringen eines dielektrischen Harzes auf Bereiche von Schaltungskernschichten mit einem erhöhten Harzbedarf vor einem Durchführen eines Schichtungszyklus zum Ausbilden einer mehrschichtigen Leiterplatte. Ein dielektrisches Harz kann mithilfe von Tintenstrahldrucktechniken auf die Bereiche mit einem erhöhten Harzbedarf aufgebracht werden. Anschließend kann das Harz teilweise gehärtet werden, um Schaltungskernschichten mit einem teilweise gehärteten dielektrischen Harz auszubilden, das innerhalb der Bereiche mit einem erhöhten Harzbedarf angeordnet ist. Während des Schichtungszyklus füllt das teilweise gehärtete dielektrische Harz die Bereiche mit einem erhöhten Harzbedarf mit einem gehärteten Harz, wodurch eine Harzarmut verhindert wird. Ein dielektrisches Harzgemisch, das in einem dielektrischen Harz gekapselte Glaskugeln enthält, kann selektiv auf die Bereiche mit einem erhöhten Harzbedarf aufgebracht werden. Ein möglicher Vorteil im Zusammenhang mit der Verwendung von Glaskugeln ist die Möglichkeit, eine Gesamtdielektrizitätskonstante von angrenzenden dielektrischen Schichten genauer anzupassen.
  • 1 ist ein Schaubild 100, das einen Prozess zum Fertigen einer mehrschichtigen Leiterplatte, in dem ein dielektrisches Harz selektiv auf einen oder mehrere Bereiche einer Schaltungskernschicht aufgebracht wird, die einem erhöhten Harzbedarf zugehörig sind, gemäß einer Ausführungsform veranschaulicht. In dem Beispiel von 1 wird ein selektives Aufbringen eines Harzes auf Bereiche einer einzelnen Schaltungskernschicht veranschaulicht. Wie hierin im Hinblick auf 2, 3A bis 3D, 4A bis 4C, 5A bis 5C und 6A bis 6C veranschaulicht und weiter beschrieben wird, kann auf mehrere Schaltungskernschichten eines jeweiligen mehrschichtigen Leiterplattenaufbaus vor einem Durchführen eines Schichtungszyklus ein dielektrisches Harz in einem oder mehreren angegebenen Bereichen selektiv aufgebracht werden.
  • Die linke Seite von 1 stellt einen Prozess zum Ausbilden einer Schaltungskernschicht dar, die Bereiche mit einem hohen Harzbedarf enthält. Die erste Stufe entspricht einer Kernschichtung, bei der zwei Epoxidglasschichten (z.B. zwei Schichten eines Prepreg-Materials) zwischen zwei äußeren Schichten aus Kupferfolie angeordnet und so geschichtet werden, dass sie einen Rohkern ausbilden. In dem Beispiel von 1 entsprechen die äußeren Schichten aus Kupfer auf dem Rohkern Spannungs- und Masseebenen in einer mehrschichtigen Leiterplatte. Die nächste, auf der linken Seite von 1 dargestellte Stufe entspricht einem Strukturieren der Kupferschicht des Rohkerns, um einen Schaltungskern auszubilden. In dem in 1 dargestellten Schaltungskern sind Bereiche mit einem erhöhten Harzbedarf für eine mehrschichtige Leiterplatte gekennzeichnet, die aus dem Schaltungskern ausgebildet wird.
  • Die rechte Seite von 1 stellt ein Beispiel gemäß der vorliegenden Offenbarung dar, in dem ein dielektrisches Harz vor einem Durchführen eines Schichtungszyklus zum Ausbilden einer mehrschichtigen Leiterplatte, die den Schaltungskern enthält, selektiv auf die Bereiche mit einem erhöhten Harzbedarf aufgebracht und teilweise gehärtet wird. Die auf der rechten Seite von 1 dargestellte erste Stufe veranschaulicht, dass das dielektrische Harz (Harz im „A-Zustand“) selektiv auf die gekennzeichneten Bereiche des Schaltungskerns aufgebracht und teilweise gehärtet werden kann („B-Zustand“), um einen Schaltungskern mit einem Harz auszubilden. Wie hierin weiter beschrieben wird, kann das Harz im A-Zustand einem dielektrischen Harzgemisch entsprechen, das in einem dielektrischen Harz gekapselte Glaskugeln enthält. Die nächste in 1 dargestellte Stufe veranschaulicht einen ausgewählten Abschnitt einer Aufschichtung, die den Schaltungskern mit einem Harz und eine Schicht eines vorimprägnierten (Prepreg-) Materials angrenzend an das Harz im B-Zustand enthält, um einen Schaltungskern und ein Prepreg auszubilden. Die nächste in 1 dargestellte Stufe veranschaulicht, dass ein Schichtungszyklus zu einer mehrschichtigen Leiterplatte führt, bei der das selektiv aufgebrachte Harz eine Harzarmut in den Bereichen mit einem erhöhten Harzbedarf verhindert.
  • Folglich veranschaulicht 1 ein Beispiel für einen Prozess eines selektiven Aufbringens eines dielektrischen Harzes auf Bereiche einer Schaltungskernschicht mit einem hohen Harzbedarf vor einem Schichtungszyklus, um eine Harzarmut zu verhindern. Wie hierin weiter beschrieben wird, kann das dielektrische Harz mithilfe eines Tintenstrahldruckprozesses selektiv aufgebracht werden, gefolgt von einem teilweisen Härten („Versetzen in den B-Zustand“) des Harzes. In einigen Fällen können die Bereiche mit einem erhöhten Harzbedarf durch Fertigen einer mehrschichtigen Leiterplatte aus Schaltungskernschichten ohne das dielektrische Harz, gefolgt von einer Sichtprüfung zum Erkennen von harzarmen Bereichen gekennzeichnet werden. In anderen Fällen kann eine Umkehrung der Kupferstruktur verwendet werden, um die Bereiche für eine Harzabgabe über einen Tintenstrahldruckprozess zu kennzeichnen. Wenn zum Beispiel ein Abstand zwischen angrenzenden Kupferbahnen einen Schwellenabstand erfüllt, der einem erhöhten Harzbedarf zugehörig ist, kann der Bereich zwischen den angrenzenden Kupferbahnen für die Harzabgabe gekennzeichnet werden.
  • 2 ist ein Schaubild 200, das einen Abschnitt einer mehrschichtigen Leiterplatte, die Bereiche mit einem erhöhten Harzbedarf enthält, gemäß einer Ausführungsform veranschaulicht. In dem in 2 dargestellten Beispiel kann die mehrschichtige Leiterplatte aus einer Aufschichtung ausgebildet werden, die drei Schaltungskernschichten mit zwei dazwischenliegenden Prepreg-Schichten enthält. Beispiele für Schaltungskernschichten, die zum Ausbilden der mehrschichtigen Leiterplatte von 2 verwendet werden können, werden hierin im Hinblick auf 3A bis 3D veranschaulicht und weiter beschrieben. 2 veranschaulicht des Weiteren Beispiele für Bereiche mit einem erhöhten Harzbedarf in jeder der Schaltungskernschichten.
  • 3A bis 3D veranschaulichen ein Beispiel für einen Prozess zum Verhindern einer Harzarmut in einer mehrschichtigen Leiterplatte durch selektives Aufbringen eines Harzes in einem oder mehreren Bereichen einzelner Schaltungskernschichten, die als Bereich(e) mit einem erhöhten Harzbedarf gekennzeichnet sind. In dem in 3A bis 3D dargestellten Beispiel werden drei Schaltungskernschichten zum Ausbilden einer mehrschichtigen Leiterplatte verwendet. Es ist zu erkennen, dass die hierin beschriebenen Prozesse für mehrschichtige Leiterplatten verwendet werden können, die eine andere Anzahl und/oder Anordnung von Schaltungskernschichten enthalten.
  • Unter Bezugnahme auf 3A veranschaulicht ein Schaubild 300 Bereiche mit einem erhöhten Harzbedarf, die mehreren Schaltungskernschichten zugehörig sind, die zum Ausbilden einer mehrschichtigen Leiterplatte zu verwenden sind, gemäß einer Ausführungsform.
  • In dem Beispiel von 3A enthalten die mehreren Schaltungskernschichten einen ersten Schaltungskern 302, einen zweiten Schaltungskern 304 und einen dritten Schaltungskern 306. 3A veranschaulicht, dass der erste Schaltungskern 302 einen Bereich 310 mit einem erhöhten Harzbedarf enthält, der zweite Schaltungskern 304 einen Bereich 312 mit einem erhöhten Harzbedarf enthält und der dritte Schaltungskern 306 einen Bereich 314 mit einem erhöhten Harzbedarf enthält. In einigen Fällen können die Bereiche 310 bis 314 mit einem erhöhten Harzbedarf durch Fertigen einer mehrschichtigen Leiterplatte aus einer Aufschichtung, die die drei Schaltungskernschichten 302 bis 306 enthält, ohne das dielektrische Harz, gefolgt von einer Sichtprüfung zum Erkennen von harzarmen Bereichen gekennzeichnet werden. In anderen Fällen kann eine Umkehrung der Kupferstruktur für jede der Schaltungskernschichten 302 bis 306 verwendet werden, um die Bereiche für die Harzabgabe über einen Tintenstrahldruckprozess zu kennzeichnen.
  • Unter Bezugnahme auf 3B veranschaulicht ein Schaubild 320 ein selektives Aufbringen eines dielektrischen Harzes auf die in 3A dargestellten Bereiche 310, 312, 314 der Schaltungskernschichten und ein teilweises Härten des dielektrischen Harzes gemäß einer Ausführungsform. 3B veranschaulicht, dass im Anschluss an das selektive Aufbringen und das teilweise Härten der erste Schaltungskern 302 ein Harz 322 im B-Zustand in dem Bereich 310 enthält, der zweite Schaltungskern 304 ein Harz 322 im B-Zustand in dem Bereich 312 enthält und der dritte Schaltungskern 306 ein Harz 322 im B-Zustand in dem Bereich 314 enthält. In einigen Fällen kann das Harz 322 im B-Zustand einem dielektrischen Harzgemisch entsprechen, das in einem teilweise gehärteten dielektrischen Harz gekapselte Glaskugeln enthält.
  • Der Prozess zum selektiven Aufbringen eines dielektrischen Harzes auf den ersten Schaltungskern 302 und zum teilweisen Härten des dielektrischen Harzes zum Ausbilden des Harzes 322 im B-Zustand wird hierin im Hinblick auf 4A bis 4C veranschaulicht und weiter beschrieben. Der Prozess zum selektiven Aufbringen eines dielektrischen Harzes auf den zweiten Schaltungskern 304 und zum teilweisen Härten des dielektrischen Harzes zum Ausbilden des Harzes 322 im B-Zustand wird hierin im Hinblick auf 5A bis 5C veranschaulicht und weiter beschrieben. Der Prozess zum selektiven Aufbringen eines dielektrischen Harzes auf den dritten Schaltungskern 306 und zum teilweisen Härten des dielektrischen Harzes zum Ausbilden des Harzes 322 im B-Zustand wird hierin im Hinblick auf 6A bis 6C veranschaulicht und weiter beschrieben.
  • Unter Bezugnahme auf 3C veranschaulicht ein Schaubild 330 eine Aufschichtung 332, die die Schaltungskernschichten 302 bis 306 mit dem teilweise gehärteten dielektrischen Harz von 3B enthält, vor einem Schichtungszyklus gemäß einer Ausführungsform.
  • 3C veranschaulicht, dass die Aufschichtung 332 eine erste Prepreg-Schicht 334 enthält, die zwischen einer unteren Fläche der ersten Schaltungskernschicht 302, die das Harz 322 im B-Zustand enthält, und einer oberen Fläche der zweiten Schaltungskernschicht 304 (die das Harz 322 im B-Zustand nicht enthält) angeordnet ist. Die Aufschichtung 332 enthält des Weiteren eine zweite Prepreg-Schicht 336, die zwischen einer unteren Fläche der zweiten Schaltungskernschicht 304 (die das Harz 322 im B-Zustand enthält) und einer oberen Fläche der dritten Schaltungskernschicht 306 (die das Harz 322 im B-Zustand enthält) angeordnet ist.
  • Unter Bezugnahme auf 3D veranschaulicht ein Schaubild 340 gemäß einer Ausführungsform, dass eine Schichtung der Aufschichtung 332 von 3C zum Ausbilden einer mehrschichtigen Leiterplatte zu einem Härten des Harzes 322 im B-Zustand führt. Der in 3D dargestellte Schichtungszyklus enthält ein Anordnen der Aufschichtung 332 zwischen einer oberen Platte 342 und einer unteren Platte 344 und ein Anwenden von Druck und Wärme. Der Schichtungszyklus führt zu einem Härten des Harzes 322 im B-Zustand, um ein gehärtetes Harz 346 in jedem der Bereiche 310 bis 314 mit einem erhöhten Harzbedarf auszubilden, wodurch eine Harzarmut in der mehrschichtigen Leiterplatte verhindert wird. Das gehärtete Harz 346 kann einem dielektrischen Harzgemisch entsprechen, das in einem gehärteten dielektrischen Harz gekapselte Glaskugeln enthält.
  • 4A bis 4C sind Schaubilder, die Stufen eines Prozesses zum Ausbilden der in 3B und 3C dargestellten ersten Schaltungskernschicht durch selektives Aufbringen eines dielektrischen Harzes auf einen oder mehrere Bereiche mit einem erhöhten Harzbedarf, gefolgt von einem teilweisen Härten des dielektrischen Harzes vor einem Durchführen eines Schichtungszyklus gemäß einer Ausführungsform veranschaulichen.
  • Unter Bezugnahme auf 4A veranschaulicht ein Schaubild 400 eine Querschnittansicht und eine Draufsicht auf die Fläche des ersten Schaltungskerns 302 von 3A. 4A veranschaulicht, dass der Bereich 310 mit einem erhöhten Harzbedarf einem relativ schmalen Zwischenraum zwischen zwei Kupferbahnen auf dem ersten Schaltungskern 302 entsprechen kann. Die Draufsicht veranschaulicht, dass der Bereich 310 durch Koordinaten entlang einer x-Achse und einer y-Achse gekennzeichnet werden kann. Wie hierin im Hinblick auf 4B veranschaulicht und weiter beschrieben wird, können die Koordinaten entlang der x-Achse und der y-Achse durch einen Tintenstrahldrucker für eine Harzabgabe verwendet werden.
  • Unter Bezugnahme auf 4B veranschaulicht ein Schaubild 410 eine Querschnittansicht und eine Draufsicht auf die Fläche des ersten Schaltungskerns 302 von 4A nach einer Harzabgabe in den Bereich 310 mit einem erhöhten Harzbedarf. Bei der in 4B dargestellten Ausführungsform können die Koordinaten des Bereichs 310 entlang der x-Achse und der y-Achse dazu verwendet werden, eine Struktur aus einzelnen „Tröpfchen“ eines Harzes 412 (das in 4B als „im Tintenstrahlverfahren gedrucktes Harz“ gekennzeichnet ist) in ähnlicher Weise wie eine Abgabe von Tinte durch einen Tintenstrahldrucker abzugeben. Das Harz 412, das innerhalb des Bereichs 310 abgegeben wird, stellt ein Harz im „A-Zustand“ dar. Das in 4B dargestellte Harz 412 kann einem dielektrischen Harzgemisch entsprechen, das in einem dielektrischen Harz gekapselte Glaskugeln (z.B. Glashohlkugeln) enthält. Beispielsweise können die Glaskugeln Glashohlkugeln entsprechen, die aus einem Glasmaterial (z.B. einem „E-Glas“-Material) ausgebildet sind, das im Wesentlichen einem Glasfasergewebe der angrenzenden Prepreg-Schicht 334 in der Aufschichtung 332 (dargestellt in 3C) ähnelt. Unter Bezugnahme auf die in 3D dargestellte mehrschichtige Leiterplatte kann das gehärtete Harz 346 innerhalb des Bereichs 310 des ersten Schaltungskerns 302 eine Gesamtdielektrizitätskonstante aufweisen, die im Wesentlichen einer Gesamtdielektrizitätskonstanten der angrenzenden, aus der ersten Prepreg-Schicht 334 ausgebildeten dielektrischen Schicht ähnelt.
  • 4C ist ein Schaubild 420, das veranschaulicht, dass das Harz 412 im „A-Zustand“, das innerhalb des Bereichs 310 abgegeben worden ist, wie in 4B dargestellt, anschließend teilweise gehärtet („in den B-Zustand versetzt“) wird, um das Harz 322 im B-Zustand auszubilden. Das in 4C dargestellte Harz 322 im B-Zustand kann einem dielektrischen Harzgemisch entsprechen, das in einem teilweise gehärteten dielektrischen Harz gekapselte Glaskugeln (z.B. Glashohlkugeln) enthält.
  • In einigen Fällen kann das innerhalb des Bereichs 310 abgegebene Harz 412 auf Grundlage des Harzes, das einer angrenzenden Prepreg-Schicht zugehörig ist, während eines nachfolgenden Schichtungszyklus zum Ausbilden einer mehrschichtigen Leiterplatte ausgewählt werden. Unter Bezugnahme zum Beispiel auf die in 3C dargestellte Aufschichtung 332 kann das innerhalb des Bereichs 310 abgegebene Harz 412 auf Grundlage des Harzes ausgewählt werden, das der ersten Prepreg-Schicht 334 zugehörig ist, die an die erste Schaltungskernschicht 302 angrenzt. Zur Veranschaulichung kann das Harz 412 im „A-Zustand“ so ausgewählt werden, dass das Harz 322 im B-Zustand nach dem „Versetzen in den B-Zustand“ dem Harz im B-Zustand innerhalb der ersten Prepreg-Schicht 334 entspricht.
  • In anderen Fällen kann das innerhalb des Bereichs 310 abgegebene Harz 412 so ausgewählt werden, dass nach dem in 3D dargestellten Schichtungszyklus das gehärtete Harz 346 eine Dielektrizitätskonstante aufweist, die im Wesentlichen einer Dielektrizitätskonstanten der aus der ersten Prepreg-Schicht 334 ausgebildeten angrenzenden dielektrischen Schicht ähnelt. Das heißt, das für die Abgabe innerhalb des Bereichs 310 ausgewählte Harz 412 kann sich von dem Harz unterscheiden, das der ersten Prepreg-Schicht 334 zugehörig ist, um eine Gesamtdielektrizitätskonstante des Glasfasergewebes und des gehärteten Harzes nach dem Schichtungszyklus anzupassen.
  • 5A bis 5C sind Schaubilder, die Stufen eines Prozesses zum Ausbilden der in 3B und 3C dargestellten zweiten Schaltungskernschicht durch selektives Aufbringen eines dielektrischen Harzes auf einen oder mehrere Bereiche mit einem erhöhten Harzbedarf, gefolgt von einem teilweisen Härten des dielektrischen Harzes vor einem Durchführen eines Schichtungszyklus gemäß einer Ausführungsform veranschaulichen.
  • Unter Bezugnahme auf 5A veranschaulicht ein Schaubild 500 eine Querschnittansicht und eine Draufsicht auf die Fläche des zweiten Schaltungskerns 304 von 3A. 5A veranschaulicht, dass der Bereich 312 mit einem erhöhten Harzbedarf einem relativ schmalen Gebiet zwischen einer Durchkontaktierung (plated through hole, PTH) und dem Kupfer der Massefläche entsprechen kann (wie in 2 dargestellt). Die Draufsicht veranschaulicht, dass der Bereich 312 durch Koordinaten entlang einer x-Achse und einer y-Achse gekennzeichnet werden kann. Wie hierin im Hinblick auf 5B veranschaulicht und weiter beschrieben wird, können die Koordinaten entlang der x-Achse und der y-Achse durch einen Tintenstrahldrucker für eine Harzabgabe verwendet werden.
  • Unter Bezugnahme auf 5B veranschaulicht ein Schaubild 510 eine Querschnittansicht und eine Draufsicht auf die Fläche des zweiten Schaltungskerns 304 von 5A nach einer Harzabgabe in den Bereich 312 mit einem erhöhten Harzbedarf. Bei der in 5B dargestellten Ausführungsform können die Koordinaten des Bereichs 312 entlang der x-Achse und der y-Achse dazu verwendet werden, eine Struktur aus einzelnen „Tröpfchen“ eines Harzes 512 (das in 5B als „im Tintenstrahlverfahren gedrucktes Harz“ gekennzeichnet ist) in ähnlicher Weise wie eine Abgabe von Tinte durch einen Tintenstrahldrucker abzugeben. Das Harz 512, das innerhalb des Bereichs 312 abgegeben wird, stellt ein Harz im „A-Zustand“ dar. Das in 5B dargestellte Harz 512 kann einem dielektrischen Harzgemisch entsprechen, das in einem dielektrischen Harz gekapselte Glaskugeln (z.B. Glashohlkugeln) enthält. Beispielsweise können die Glaskugeln Glashohlkugeln entsprechen, die aus einem Glasmaterial (z.B. einem „E-Glas“-Material) ausgebildet sind, das im Wesentlichen einem Glasfasergewebe der angrenzenden Prepreg-Schicht 336 in der Aufschichtung 332 (dargestellt in 3C) ähnelt. Unter Bezugnahme auf die in 3D dargestellte mehrschichtige Leiterplatte kann das gehärtete Harz 346 innerhalb des Bereichs 312 des zweiten Schaltungskerns 304 eine Gesamtdielektrizitätskonstante aufweisen, die im Wesentlichen einer Gesamtdielektrizitätskonstanten der angrenzenden, aus der zweiten Prepreg-Schicht 336 ausgebildeten dielektrischen Schicht ähnelt.
  • 5C ist ein Schaubild 520, das veranschaulicht, dass das Harz 512 im „A-Zustand“, das innerhalb des Bereichs 312 abgegeben worden ist, wie in 5B dargestellt, anschließend teilweise gehärtet („in den B-Zustand versetzt“) wird, um das Harz 322 im B-Zustand auszubilden. Das in 5C dargestellte Harz 322 im B-Zustand kann einem dielektrischen Harzgemisch entsprechen, das in einem teilweise gehärteten dielektrischen Harz gekapselte Glaskugeln (z.B. Glashohlkugeln) enthält.
  • In einigen Fällen kann das innerhalb des Bereichs 312 abgegebene Harz 512 auf Grundlage des Harzes, das einer angrenzenden Prepreg-Schicht zugehörig ist, während eines nachfolgenden Schichtungszyklus zum Ausbilden einer mehrschichtigen Leiterplatte ausgewählt werden. Unter Bezugnahme zum Beispiel auf die in 3C dargestellte Aufschichtung 332 kann das innerhalb des Bereichs 312 abgegebene Harz 512 auf Grundlage des Harzes ausgewählt werden, das der zweiten Prepreg-Schicht 336 zugehörig ist, die an den zweiten Schaltungskern 304 angrenzt. Zur Veranschaulichung kann das Harz 512 im „A-Zustand“ so ausgewählt werden, dass das Harz 322 im B-Zustand nach dem „Versetzen in den B-Zustand“ dem Harz im B-Zustand innerhalb der zweiten Prepreg-Schicht 336 entspricht.
  • In anderen Fällen kann das innerhalb des Bereichs 312 abgegebene Harz 512 so ausgewählt werden, dass nach dem in 3D dargestellten Schichtungszyklus das gehärtete Harz 346 eine Dielektrizitätskonstante aufweist, die im Wesentlichen einer Dielektrizitätskonstanten der aus der zweiten Prepreg-Schicht 336 ausgebildeten angrenzenden dielektrischen Schicht ähnelt. Das heißt, das für die Abgabe innerhalb des Bereichs 312 ausgewählte Harz 512 kann sich von dem Harz unterscheiden, das der zweiten Prepreg-Schicht 336 zugehörig ist, um eine Gesamtdielektrizitätskonstante des Glasfasergewebes und des gehärteten Harzes nach dem Schichtungszyklus anzupassen.
  • 6A bis 6C sind Schaubilder, die Stufen eines Prozesses zum Ausbilden der in 3B und 3C dargestellten dritten Schaltungskernschicht durch selektives Aufbringen eines dielektrischen Harzes auf einen oder mehrere Bereiche 314 mit einem erhöhten Harzbedarf, gefolgt von einem teilweisen Härten des dielektrischen Harzes vor einem Durchführen eines Schichtungszyklus gemäß einer Ausführungsform veranschaulichen.
  • Unter Bezugnahme auf 6A veranschaulicht ein Schaubild 600 eine Querschnittansicht und eine Draufsicht auf die Fläche des dritten Schaltungskerns 306 von 3A. 6A veranschaulicht, dass der Bereich 314 mit einem erhöhten Harzbedarf einem relativ schmalen Zwischenraum zwischen zwei Kupferbahnen auf dem dritten Schaltungskern 306 entsprechen kann. Die Draufsicht veranschaulicht, dass der Bereich 314 durch Koordinaten entlang einer x-Achse und einer y-Achse gekennzeichnet werden kann. Wie hierin im Hinblick auf 6B veranschaulicht und weiter beschrieben wird, können die Koordinaten entlang der x-Achse und der y-Achse durch einen Tintenstrahldrucker für eine Harzabgabe verwendet werden.
  • Unter Bezugnahme auf 6B veranschaulicht ein Schaubild 610 eine Querschnittansicht und eine Draufsicht auf die Fläche des dritten Schaltungskerns 306 von 6A nach einer Harzabgabe in den Bereich 314 mit einem erhöhten Harzbedarf. Bei der in 6B dargestellten Ausführungsform können die Koordinaten des Bereichs 314 entlang der x-Achse und der y-Achse dazu verwendet werden, eine Struktur aus einzelnen „Tröpfchen“ eines Harzes 612 (das in 6B als „im Tintenstrahlverfahren gedrucktes Harz“ gekennzeichnet ist) in ähnlicher Weise wie eine Abgabe von Tinte durch einen Tintenstrahldrucker abzugeben. Das Harz 612, das innerhalb des Bereichs 314 abgegeben wird, stellt ein Harz im „A-Zustand“ dar. Das in 6B dargestellte Harz 612 kann einem dielektrischen Harzgemisch entsprechen, das in einem dielektrischen Harz gekapselte Glaskugeln (z.B. Glashohlkugeln) enthält. Beispielsweise können die Glaskugeln Glashohlkugeln entsprechen, die aus einem Glasmaterial (z.B. einem „E-Glas“-Material) ausgebildet sind, das im Wesentlichen einem Glasfasergewebe der angrenzenden Prepreg-Schicht 336 in der Aufschichtung 332 (dargestellt in 3C) ähnelt. Unter Bezugnahme auf die in 3D dargestellte mehrschichtige Leiterplatte kann das gehärtete Harz 346 innerhalb des Bereichs 314 des dritten Schaltungskerns 306 eine Gesamtdielektrizitätskonstante aufweisen, die im Wesentlichen einer Gesamtdielektrizitätskonstanten der angrenzenden, aus der zweiten Prepreg-Schicht 336 ausgebildeten dielektrischen Schicht ähnelt.
  • 6C ist ein Schaubild 620, das veranschaulicht, dass das Harz 612 im „A-Zustand“, das innerhalb des Bereichs 314 abgegeben worden ist, wie in 6B dargestellt, anschließend teilweise gehärtet („in den B-Zustand versetzt“) wird, um das Harz 322 im B-Zustand auszubilden. Das in 6C dargestellte Harz 322 im B-Zustand kann einem dielektrischen Harzgemisch entsprechen, das in einem teilweise gehärteten dielektrischen Harz gekapselte Glaskugeln (z.B. Glashohlkugeln) enthält.
  • In einigen Fällen kann das innerhalb des Bereichs 314 abgegebene Harz 612 auf Grundlage des Harzes, das einer angrenzenden Prepreg-Schicht zugehörig ist, während eines nachfolgenden Schichtungszyklus zum Ausbilden einer mehrschichtigen Leiterplatte ausgewählt werden. Unter Bezugnahme zum Beispiel auf die in 3C dargestellte Aufschichtung 332 kann das innerhalb des Bereichs 314 abgegebene Harz 612 auf Grundlage des Harzes ausgewählt werden, das der zweiten Prepreg-Schicht 336 zugehörig ist, die an den dritten Schaltungskern 306 angrenzt. Zur Veranschaulichung kann das Harz 612 im „A-Zustand“ so ausgewählt werden, dass das Harz 322 im B-Zustand nach dem „Versetzen in den B-Zustand“ dem Harz im B-Zustand innerhalb der zweiten Prepreg-Schicht 336 entspricht.
  • In anderen Fällen kann das innerhalb des Bereichs 314 abgegebene Harz 612 so ausgewählt werden, dass nach dem in 3D dargestellten Schichtungszyklus das gehärtete Harz 346 eine Dielektrizitätskonstante aufweist, die im Wesentlichen einer Dielektrizitätskonstanten der aus der zweiten Prepreg-Schicht 336 ausgebildeten angrenzenden dielektrischen Schicht ähnelt. Das heißt, das für die Abgabe innerhalb des Bereichs 314 ausgewählte Harz 612 kann sich von dem Harz unterscheiden, das der zweiten Prepreg-Schicht 336 zugehörig ist, um eine Gesamtdielektrizitätskonstante des Glasfasergewebes und des gehärteten Harzes nach dem Schichtungszyklus anzupassen.
  • 7 ist ein Ablaufplan, der eine bestimmte Ausführungsform eines Prozesses 700 zum Fertigen einer mehrschichtigen Leiterplatte veranschaulicht, der ein selektives Aufbringen und ein teilweises Härten eines dielektrischen Harzes in einem oder mehreren Bereichen der Schaltungskernschicht(en) mit einem erhöhten Harzbedarf vor einem Schichtungszyklus enthält. Das dielektrische Harz kann einem dielektrischen Harzgemisch entsprechen, das in einem dielektrischen Harz gekapselte Glaskugeln enthält. Bei einer bestimmten Ausführungsform können die Glaskugeln Glashohlkugeln entsprechen, die aus einem Glasmaterial (z.B. einem „E-Glas“-Material) ausgebildet sind, das im Wesentlichen einem Glasfasergewebematerial eines vorimprägnierten Materials entspricht, das zum Ausbilden von dielektrischen Schichten in einer mehrschichtigen Leiterplatte zu verwenden ist. Dies kann ermöglichen, dass der Bereich der Schaltungskernschicht, der die Glaskugeln und das gehärtete dielektrische Harz enthält, eine Dielektrizitätskonstante aufweist, die im Wesentlichen einer Dielektrizitätskonstanten ähnelt, die einer aus dem Prepreg-Material ausgebildeten, angrenzenden dielektrischen Schicht zugehörig ist.
  • Bei einigen Ausführungsformen kann der in 7 dargestellte Prozess 700 zum Ausbilden einer mehrschichtigen Leiterplatte verwendet werden, die eine dielektrische Schicht und eine Schaltungskernschicht enthält. Die dielektrische Schicht ist aus einem Prepreg-Material ausgebildet, das ein teilweise gehärtetes dielektrisches Harz enthält, in dem ein Glasfasergewebe gekapselt ist. Die Schaltungskernschicht weist eine Fläche auf, die an die dielektrische Schicht angrenzt. Die Fläche der Schaltungskernschicht weist einen Bereich eines dielektrischen Materials auf, das Glaskugeln enthält, die in einem gehärteten dielektrischen Harz gekapselt sind.
  • Der Prozess 700 enthält ein Kennzeichnen eines oder mehrerer Bereiche einer Schaltungskernschicht, die einem erhöhten Bedarf an einem dielektrischen Harz zugehörig sind, in 702. Unter Bezugnahme zum Beispiel auf 3A und 4A ist der Bereich 310 des ersten Schaltungskerns 302 einem erhöhten Bedarf an einem dielektrischen Harz zugehörig. Als weiteres Beispiel unter Bezugnahme auf 3A und 5A ist der Bereich 312 des zweiten Schaltungskerns 304 einem erhöhten Bedarf an einem dielektrischen Harz zugehörig. Als weiteres Beispiel unter Bezugnahme auf 3A und 6A ist der Bereich 314 des dritten Schaltungskerns 306 einem erhöhten Bedarf an einem dielektrischen Harz zugehörig.
  • Der Prozess 700 enthält ein selektives Aufbringen eines dielektrischen Harzes auf den/die Bereich(e) der Schaltungskernschicht in 704. Unter Bezugnahme zum Beispiel auf 4B kann das Harz 412 im Tintenstrahlverfahren in den Bereich 310 des ersten Schaltungskerns 302 gedruckt werden (z.B. auf Grundlage von x-y-Koordinaten des Bereichs 310, wie in der Draufsicht dargestellt). Als weiteres Beispiel kann unter Bezugnahme auf 5B das Harz 512 im Tintenstrahlverfahren in den Bereich 312 des zweiten Schaltungskerns 304 gedruckt werden (z.B. auf Grundlage von x-y-Koordinaten des Bereichs 312, wie in der Draufsicht dargestellt). Als weiteres Beispiel kann unter Bezugnahme auf 6B das Harz 612 im Tintenstrahlverfahren in den Bereich 314 des dritten Schaltungskerns 306 gedruckt werden (z.B. auf Grundlage von x-y-Koordinaten des Bereichs 314, wie in der Draufsicht dargestellt). Das dielektrische Harz kann einem dielektrischen Harzgemisch entsprechen, das in einem dielektrischen Harz gekapselte Glaskugeln enthält.
  • Der Prozess 700 enthält ein teilweises Härten des dielektrischen Harzes in 706. Unter Bezugnahme zum Beispiel auf 4C bildet ein teilweises Härten des Harzes 412, das innerhalb des Bereichs 310 abgegeben wird, das Harz 322 im B-Zustand innerhalb des Bereichs 310 des ersten Schaltungskerns 302 aus. Als weiteres Beispiel bildet unter Bezugnahme auf 5C ein teilweises Härten des Harzes 512, das innerhalb des Bereichs 312 abgegeben wird, das Harz 322 im B-Zustand innerhalb des Bereichs 312 des zweiten Schaltungskerns 304 aus. Als weiteres Beispiel bildet unter Bezugnahme auf 6C ein teilweises Härten des Harzes 612, das innerhalb des Bereichs 314 abgegeben wird, das Harz 322 im B-Zustand innerhalb des Bereichs 314 des dritten Schaltungskerns 306 aus. Das in 4C, 5C und 6C dargestellte Harz 322 im B-Zustand kann einem dielektrischen Harzgemisch entsprechen, das in einem teilweise gehärteten dielektrischen Harz gekapselte Glaskugeln enthält.
  • Der Prozess 700 enthält ein Ausbilden einer Aufschichtung, die die Schaltungskernschicht enthält, in 708. Beispielsweise unter Bezugnahme auf 3C enthält die Aufschichtung 332 den ersten Schaltungskern 302 mit dem Harz 322 im B-Zustand innerhalb des Bereichs 310 mit einem erhöhten Harzbedarf. Der Bereich 310 des ersten Schaltungskerns 302 grenzt an die erste Prepreg-Schicht 334 in der Aufschichtung 332 an. Als weiteres Beispiel unter Bezugnahme auf 3C enthält die Aufschichtung 332 den zweiten Schaltungskern 304 mit dem Harz 322 im B-Zustand innerhalb des Bereichs 312 mit einem erhöhten Harzbedarf. Der Bereich 312 des zweiten Schaltungskerns 304 grenzt an die zweite Prepreg-Schicht 336 in der Aufschichtung 332 an. Als weiteres Beispiel unter Bezugnahme auf 3C enthält die Aufschichtung 332 den dritten Schaltungskern 306 mit dem Harz 322 im B-Zustand innerhalb des Bereichs 314 mit einem erhöhten Harzbedarf. Der Bereich 314 des dritten Schaltungskerns 306 grenzt an die zweite Prepreg-Schicht 336 in der Aufschichtung 332 an.
  • Der Prozess 700 enthält ein Durchführen eines Schichtungszyklus zum Ausbilden einer mehrschichtigen Leiterplatte in 710. Beispielsweise unter Bezugnahme auf 3D kann die Aufschichtung 332 von 3C zwischen der oberen Platte 342 und der unteren Platte 344 angeordnet werden, und der Schichtungszyklus kann ein Anwenden von Druck und Wärme enthalten. Die resultierende mehrschichtige Leiterplatte enthält das gehärtete Harz 346 in den Bereichen 310 bis 314 mit einem erhöhten Harzbedarf, wodurch eine Harzarmut verhindert wird. Das gehärtete Harz 346 kann einem dielektrischen Harzgemisch entsprechen, das in einem gehärteten dielektrischen Harz gekapselte Glaskugeln enthält. Dies kann ermöglichen, dass der Bereich der Schaltungskernschicht, der das gehärtete Harz 346 enthält, eine erste Dielektrizitätskonstante aufweist, die im Wesentlichen einer zweiten Dielektrizitätskonstante ähnelt, die einer angrenzenden, aus dem Prepreg-Material ausgebildeten dielektrischen Schicht zugehörig ist.
  • Auf diese Weise veranschaulicht 7 ein Beispiel für einen Prozess zum Fertigen einer mehrschichtigen Leiterplatte, der ein selektives Aufbringen und ein teilweises Härten eines dielektrischen Harzes in einem oder mehreren Bereichen von Schaltungskernschicht(en) mit einem erhöhten Harzbedarf vor einem Schichtungszyklus enthält. Das zusätzliche dielektrische Harz kann die Bereiche mit einem erhöhten Harzbedarf während des Schichtungszyklus füllen, wodurch eine Harzarmut verhindert wird.
  • Die Angaben in dieser Beschreibung dienen lediglich zur Veranschaulichung und sind nicht als beschränkend aufzufassen. Der Umfang der vorliegenden Erfindung wird lediglich durch den Wortlaut der folgenden Ansprüche beschränkt.

Claims (2)

  1. Mehrschichtige Leiterplatte, die aufweist: eine dielektrische Schicht (334, 336), die aus einem vorimprägnierten (Prepreg-) Material ausgebildet ist, das ein teilweise gehärtetes dielektrisches Harz enthält, in dem ein Glasfasergewebe gekapselt ist; und eine Schaltungskernschicht (302, 304, 306), die eine Fläche aufweist, die an die dielektrische Schicht angrenzt, wobei die Fläche der Schaltungskernschicht einen Bereich (310, 312, 314) mit einem hohen Harzbedarf eines dielektrischen Materials mit in einem gehärteten dielektrischen Harz (346) gekapselten Glaskugeln und einen weiteren Bereich eines dielektrischen Materials ohne die Glaskugeln aufweist.
  2. Mehrschichtige Leiterplatte nach Anspruch 1, wobei der Bereich eines dielektrischen Materials mit einem hohen Harzbedarf eine erste Dielektrizitätskonstante aufweist, die im Wesentlichen einer zweiten Dielektrizitätskonstanten ähnelt, die der dielektrischen Schicht zugehörig ist, die an die Fläche der Schaltungskernschicht angrenzt.
DE112018005807.7T 2017-12-18 2018-12-07 Mehrschichtige leiterplatte Active DE112018005807B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/845,781 US10405421B2 (en) 2017-12-18 2017-12-18 Selective dielectric resin application on circuitized core layers
US15/845,781 2017-12-18
PCT/IB2018/059748 WO2019123079A1 (en) 2017-12-18 2018-12-07 Selective dielectric resin application on circuitized core layers

Publications (2)

Publication Number Publication Date
DE112018005807T5 DE112018005807T5 (de) 2020-09-03
DE112018005807B4 true DE112018005807B4 (de) 2023-12-28

Family

ID=66813970

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018005807.7T Active DE112018005807B4 (de) 2017-12-18 2018-12-07 Mehrschichtige leiterplatte

Country Status (6)

Country Link
US (4) US10405421B2 (de)
JP (1) JP7479283B2 (de)
CN (1) CN111480397A (de)
DE (1) DE112018005807B4 (de)
GB (1) GB2583624A (de)
WO (1) WO2019123079A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10405421B2 (en) * 2017-12-18 2019-09-03 International Business Machines Corporation Selective dielectric resin application on circuitized core layers
CN114521060A (zh) * 2020-11-18 2022-05-20 深南电路股份有限公司 一种印制线路板及其制备方法
CN114765923A (zh) * 2021-05-20 2022-07-19 上海贺鸿电子科技股份有限公司 一种5g基站隔离器三层线路板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120384A (en) 1989-05-25 1992-06-09 Matsushita Electric Works, Ltd. Method of manufacturing multilayer laminate
US5806177A (en) 1995-10-31 1998-09-15 Sumitomo Bakelite Company Limited Process for producing multilayer printed circuit board
US6931723B1 (en) 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
CN105792547A (zh) 2016-04-21 2016-07-20 黄石沪士电子有限公司 一种厚铜多层pcb板内层芯板压合前处理工艺

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4880465A (en) 1987-03-09 1989-11-14 Videojet Systems International, Inc. Opaque ink composition containing hollow microspheres for use in ink jet printing
US4864722A (en) * 1988-03-16 1989-09-12 International Business Machines Corporation Low dielectric printed circuit boards
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
JPH08302161A (ja) 1995-05-10 1996-11-19 Hitachi Chem Co Ltd 樹脂組成物及びその樹脂組成物をケミカルエッチングする方法
JP3624967B2 (ja) 1995-06-01 2005-03-02 日立化成工業株式会社 多層プリント配線板の製造方法
JP3287746B2 (ja) 1995-11-09 2002-06-04 住友ベークライト株式会社 4層プリント配線板
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US5837355A (en) * 1996-11-07 1998-11-17 Sumitomo Bakelite Company Limited Multilayer printed circuit board and process for producing and using the same
JP2000077851A (ja) * 1998-09-03 2000-03-14 Ibiden Co Ltd 多層プリント配線板の製造方法
KR20070086863A (ko) 1998-09-03 2007-08-27 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
JP2000151113A (ja) 1998-11-06 2000-05-30 Hitachi Chem Co Ltd 多層プリント配線板の製造方法及び該製造方法により製造された多層プリント配線板
GB2362037A (en) 2000-05-03 2001-11-07 Bancha Ongkosit Printed circuit board manufacture
TW497374B (en) 2001-01-12 2002-08-01 Phoenix Prec Technology Corp Method for producing multilayer circuit board using prepreg as adhesive layer
US6730857B2 (en) 2001-03-13 2004-05-04 International Business Machines Corporation Structure having laser ablated features and method of fabricating
TW536926B (en) 2001-03-23 2003-06-11 Fujikura Ltd Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
SG99360A1 (en) * 2001-04-19 2003-10-27 Gul Technologies Singapore Ltd A method for forming a printed circuit board and a printed circuit board formed thereby
TW569653B (en) 2001-07-10 2004-01-01 Fujikura Ltd Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JPWO2004054337A1 (ja) * 2002-12-09 2006-04-13 株式会社野田スクリーン プリント配線基板の製造方法
US7498392B2 (en) 2005-01-19 2009-03-03 Nelson Kevin G Methods and compositions for dielectric materials
KR100754080B1 (ko) 2006-07-13 2007-08-31 삼성전기주식회사 리지드-플렉서블 인쇄회로기판 및 그 제조방법
JP2008078595A (ja) * 2006-09-21 2008-04-03 Sanei Kagaku Kk 肉厚配線回路を備えたプリント配線板及びその製造方法
US7687722B2 (en) * 2006-10-03 2010-03-30 Endicott Interconnect Technologies, Inc. Halogen-free circuitized substrate with reduced thermal expansion, method of making same, multilayered substrate structure utilizing same, and information handling system utilizing same
KR100861618B1 (ko) 2007-03-02 2008-10-07 삼성전기주식회사 내장형 캐패시터의 공차 향상을 위한 인쇄회로기판 및 그제조방법
JP2009067867A (ja) 2007-09-12 2009-04-02 Hitachi Chem Co Ltd 接着剤組成物、この接着剤組成物を用いた多層プリント配線板及び多層プリント配線板の製造方法
US20090227719A1 (en) * 2008-03-07 2009-09-10 Industrial Technology Research Institute Curable High Dielectric Constant Ink Composition and High Dielectric Film
JP5188915B2 (ja) * 2008-09-30 2013-04-24 富士フイルム株式会社 配線形成方法
CN104053302B (zh) 2009-06-11 2017-08-29 罗杰斯公司 介电材料、由其形成子组件的方法以及由此形成的子组件
KR101061243B1 (ko) 2009-07-08 2011-09-01 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5357682B2 (ja) 2009-09-25 2013-12-04 パナソニック株式会社 多層プリント配線板の製造方法
US8992200B2 (en) 2009-12-29 2015-03-31 General Electric Company Resin infusion apparatus and system, layup system, and methods of using these
KR20120028591A (ko) 2010-09-15 2012-03-23 삼성전자주식회사 반도체 패키징용 몰딩장치 및 몰딩방법
WO2012176424A1 (ja) * 2011-06-21 2012-12-27 住友ベークライト株式会社 積層板の製造方法
TWI549923B (zh) * 2011-06-27 2016-09-21 台燿科技股份有限公司 熔合填料及其製法與應用
US20130186676A1 (en) 2012-01-20 2013-07-25 Futurewei Technologies, Inc. Methods and Apparatus for a Substrate Core Layer
WO2014109139A1 (ja) * 2013-01-09 2014-07-17 株式会社村田製作所 樹脂多層基板およびその製造方法
CN108601247A (zh) 2013-05-22 2018-09-28 株式会社村田制作所 树脂多层基板
CN105163525A (zh) * 2015-08-19 2015-12-16 深圳市迅捷兴电路技术有限公司 内层超厚铜电路板的制作方法
WO2017132310A1 (en) 2016-01-28 2017-08-03 Rogers Corporation Thermosetting polymer formulations, circuit materials, and methods of use thereof
TWI678390B (zh) 2017-01-20 2019-12-01 台燿科技股份有限公司 樹脂組成物、及使用該樹脂組成物所製得之預浸漬片、金屬箔積層板及印刷電路板
US10405421B2 (en) * 2017-12-18 2019-09-03 International Business Machines Corporation Selective dielectric resin application on circuitized core layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120384A (en) 1989-05-25 1992-06-09 Matsushita Electric Works, Ltd. Method of manufacturing multilayer laminate
US5806177A (en) 1995-10-31 1998-09-15 Sumitomo Bakelite Company Limited Process for producing multilayer printed circuit board
US6931723B1 (en) 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
CN105792547A (zh) 2016-04-21 2016-07-20 黄石沪士电子有限公司 一种厚铜多层pcb板内层芯板压合前处理工艺

Also Published As

Publication number Publication date
GB2583624A (en) 2020-11-04
JP2021507506A (ja) 2021-02-22
US20190342994A1 (en) 2019-11-07
CN111480397A (zh) 2020-07-31
US20190191558A1 (en) 2019-06-20
US10405421B2 (en) 2019-09-03
GB202010481D0 (en) 2020-08-19
US20190191559A1 (en) 2019-06-20
US11178757B2 (en) 2021-11-16
DE112018005807T5 (de) 2020-09-03
JP7479283B2 (ja) 2024-05-08
WO2019123079A1 (en) 2019-06-27
US20190342995A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
DE69725689T2 (de) Gedruckte Leiterplatte und elektronische Bauteile
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE60224611T2 (de) Leiterplatte mit eingebetteter elektrischer Vorrichtung und Verfahren zur Herstellung einer Leiterplatte mit eingebetteter elektrischer Vorrichtung
DE112018005807B4 (de) Mehrschichtige leiterplatte
DE112008003532T5 (de) Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
DE2733746C3 (de) Verfahren zum Herstellen einer gedruckten Schaltungsplatte
DE102010042922A1 (de) Druckschaltungsplatine
DE112013006199T5 (de) Leiterplatte
DE112010004254B4 (de) Mikroelektronische Baugruppe
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102020102362A1 (de) Komponententräger mit Brückenstruktur in einem Durchgangsloch, das die Designregel für den Mindestabstand erfüllt
DE69911902T2 (de) Verfahren zur Herstellung einer gedruckten Schaltung
DE10120868A1 (de) Verbesserung der Struktur von integrierten Schaltkreisen
DE102008007216A1 (de) Gedruckte Leiterplatte und Herstellungsverfahren derselben
DE102009029870A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung und Halbleiteranordnung
DE102015108162B4 (de) Mehrschichtleiterplatte und Herstellungsverfahren für die Mehrschichtleiterplatte
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE102019216954A1 (de) Leiterplatten-Herstellungsverfahren
DE102016211995A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
DE112016003990B4 (de) Elektronisches Gerät mit eingebetteter elektronischer Komponente und Herstellungsverfahren
DE112019005093T5 (de) Laminierung mit umgedrehtem leiter-patch für die erzeugung eines substrats mit ultrafeinen leitungen
DE60132306T2 (de) Unbestückte mehrschichtige Leiterplatte zum ermöglichen einer höheren Verdrahtungsdichte und Verfahren zu deren Herstellung
DE102021121491A1 (de) Komponententrägerstruktur, verbindbar durch elektrisch leitendes verbindungsmedium in aussparung mit hohlraum mit oberflächenprofil
DE112020004005T5 (de) Laminiertes doppelleitersubstrat
EP1168901A2 (de) Mehrlagen-Leiterplatten-Verbundkörper und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H05K0003460000

Ipc: H05K0001020000

R016 Response to examination communication
R016 Response to examination communication
R130 Divisional application to

Ref document number: 112018008265

Country of ref document: DE

R084 Declaration of willingness to licence
R018 Grant decision by examination section/examining division