TW490776B - Ball grid array package for providing constant internal voltage via a PCB substrate routing - Google Patents

Description

五、發明說明（1) 發明背景 1 .發明領域 特ΐί球柵陣列⑽)封裝，並且 構成-輔助性路=r 裝。 知供固疋内部電壓的BGA封 2·相關技藝說明 路裝隨置著的半整導小，相對應之半導趙積趙電 腳針的數目。因此之故，』/而沒又會提高輸入/輸出 一種半導體封裝型態。；柵陣列（BGA)封裝即發展成為 相較於傳統式塑膠鉛框 BGA封裝佔據顯著較小 &，畜跨置於主機板上時， 被視為是相當地優良/ °° 5 ，而同時BGA封裝的電子特徵 BGA封裝不同於塑膠封 ㈣封裝透過—電路板而電=接用錯質外框， 板’其中該電路板可為如電路連接於二導體晶片和該主機 外部焊接區所構成。 路、、泉、、且悲與複數個焊接球之 由於這些外部桿接區是 接之表面的電路板表面上構= f該半導體晶片所附 方式而減少BGA封裝區域。此可相較於傳統式塑膠封裝 、圖1為一某晶片内的傳統式 理，一半導體晶片i 〇 (茲繪:佈、、泉方法。在圖1 壓線路16、鍵合焊接區15:及：：：？曰二曰片）包括内部電 久吐犀或靶圍U、12、^和 490 "〇 五、發明說明（2) 2。4内部電壓線路1 6可對各個範圍1 1、1 ? , 0 古内部電壓，亦即字組線路 、和14供應 動電壓（Vbl)式β A 1 Μ私 c ρρ)、位元線路驅 去 U次疋向後偏離電壓（Vbb)。 s半導體装置變得更為精密整人 週邊電路所用的電晶體尺寸：；；：；己憶體單格或- 所需的電流並不會降低。因 ς ’ “固電晶體 度會顯著增Ϊ 用以供應電壓的内部電壓線路寬 延個問題可由下例所呈示。 字組線路的位置而變動，並且曰根據，啟動之 電壓降並不相间。、、 各個口P分的Vpp M _ 。口此，傳統上為消除V p p電位的葚a 供應該vPP的内部電壓線路寬度會被加寬，== 部電I線路的電阻R。不過，假：亥内 電壓绩政宮奋π 做便仏應忒内部電壓的内部 :了 冒加，那麼晶片大小也會不利地增加，而提

*另^ f面，如果供應該内部電壓的内部電壓線路寬度變 、、】曰曰片大丨、亦可為之縮減，不過該範圍a / β與範圍c / D 禋的内部電壓電位會變動，並因而負面地影響到晶片運 作。

圖2為傳統式球栅陣列（BGA)封裝的平面圖。該bga封裝 包括一半導體晶片10，其中具有複數個鍵合焊接區15、用 以曝出該等鍵合焊接區15的開孔29、具有複數個基板焊接 區22的基板20 ’以及複數個可將該等基板焊接區22連接到 彼專鍵合焊接區15的連接器21。

第6頁 //u 五、發明說明（3) 範：述二的内部電壓線路寬物^ 照傳統式BGA Ξ裝問題，無法按 定内部電屢之BGA封裝的需要。 發明概 之輔狀从裝用以利用一BGA封裝之印刷電路板（PCB)上 之輔助性路線組態來提供固定内部電壓。 因:匕，為達此㈣，根據本發明的一項特點，本 球柵陣列(BGA)封裝。該BGA封裳包括：具有一開= 、:土板，禝數個附接於該基板上層表面的焊接區；一具 f數個鍵合焊接區並附接於該基板下層表面的半導體晶 、 用以將至少一鍵合焊接區透過該開孔而連接到該等 複數個焊接區至少-的内部連接機構；以及，用以填充該 p ^以保遵该鍵合焊接區與該内部連接機構的填充材料。 4等複數個焊接區中的至少一個可經由該基板内的輔助性 路線组怨’以電子方式連接至其他該等複數個焊接區中的 至少一個。 、最好’該至少某一鍵合焊接區與至少另一鍵合焊接區可

為内部電壓轉換器（IVC)、Vpp、Vbb與vbl焊接區之其中_ 者0 在本發明之另一特點裡，該BGA封裝包括在晶片裡的内 部路線組態，用以共同地將鍵合焊接區連接至該晶片内的 内部電壓，以及一連接於該等鍵合焊接區之PCB的輔助性

WU/76 五、發明說明（4) 路線組怨。内部路線組態的電阻會大於輔助性路線組態 者。 〜、 凰..式 對，热諸本項技藝之人士而言，經詳閱各較佳具體實施 例細。卩况明並參酌隨附圖式後，可更深悉本發明之上述目 的與優點，其中： 圖1為某晶片内的傳統式電力線路佈線方法； 圖2為傳統式球栅陣列（BGA)封裝的平面圖； =3為根據本發明較佳具體實施例，某晶片中的内 壓佈線方法； =4為根據本發明較佳具體實施例，某BG A封裝平面圖； ，5為晶片裡内部電壓連接到一基板路線組 範例的 細部說明。 之 f^田說明 佳ίί酌於隨附諸圖而詳細論述本發明，其中本發明較 編;卢係二施例細按範例方式表列。全篇諸圖裡相仿之參考 渴唬係指類似元件。 Μ征Υ 曰ϋ户η 2片的容量增加並且記憶體晶片本身 的可靠i 滿足AC和Dc電性參數而不致劣化產品 f轉換器me)以提供一固定電壓=，皆會採用内部電 2 · 生日”該IVC會劣化作業速度並減少®提供某坠t 由於内部作業電壓受到了壓降的麥樊民免壓邊區。這疋 按在低電壓範圍裡操作記憶體裝置二’而該壓降係肇因於 T耗用電流所造成。

第8頁 490776 五、發明說明（5) ---- 本，明之球柵陣列（BGA)封裝係經設計以利用輔助性路 線組態以容納自該半導體裝置外部所供應的外部電壓， 保持該内部電壓為固定。 w 圖3說明根據本發明較佳具體實施例，某半導體記憶體 ，片中的内部電壓佈線方法。在圖3中，一半導體記^體 晶片30包括複數個區庫31、32、33和34 ;具有固定寬度而 為供應内部電壓丨vc、Vpp、Vbl或Vbb，給各個區庫3ι、 32、33和34的線路36A *36b ;以及鍵合焊接區35、37八、 37B、39A 和39B。 用以供應内部電壓IVC、Vpp、Vbl或Vbb給區庫32的線路 36A 了為連接到，或是區隔於，用以供應内部電壓I%、 Vpp、Vbl或Vbb給區庫31的線路36Α。同樣地，用以供應内 部電壓IVC、Vpp、Vbl或Vbb給區庫33的線路36B，可為連 接到’或是區隔於，用以供應内部電壓Ivc、Vpp、Vbl或 Vbb給區庫34的線路mb。内部電壓是從線路36a 436b其中 之一被供應給區庫3 1、3 2、3 3和3 4。 时區庫31、32、33和34各者包括一用以存放資料的記憶體 單才。以及一用以輸入/輸出該記憶體單格内之資料的週 邊氣路（未以圖示）。 一般說來，鍵合焊接區35、37A、37B、39A和39B係沿著 半導體晶片30中央的線路所置放，並可運作以輸入/輸出 該内部電壓或一預定信號給該半導體晶片3 0。 根據本較佳具體實施例之該等複數個焊接區3 7 A、3 7B、 3 9A和3 9B係各者連接到線路36A或36B的某預定部分。該鍵

490776 五、發明說明（6) 合焊接區37A和37B供應内部電壓IVC、Vpp、Vbl *Vbb給區 庫3 1和3 2而鍵合丈干接區3 9 A和3 9 B供應内部電壓I v C、

Vpp、Vbl或Vbb給區庫33和34。注意在此非内部電壓，線 路3 6A或3 6B可為用以傳送某預定信號的信號線路。鍵合焊 接區3 7A與3 9A各個係藉由後述的BGA封裝而電 合焊接區37B與39B。 圖4為根據本發明較佳具體實施例某β(ϊa封裝平面 圖4中’具有如半導體梦署π 士 -〇nr. 袞置30大小的基板4〇係接附於如圖3 的+導體衣置30處。該半導體裝置3〇係藉由一非 :ϊ 1表：如像是黏著樹脂或黏著膠帶，而接附於基板40 :亥鍵合焊接區35(茲稱為「第一組」 的開孔49與複數個内部連接機構41，而電== 5木在忒基板40上層表面處的該等複數個焊 _ 綁結或樑㈣接即為該内部連接機構41的示範性，路 例。5亥§亥等複數個焊接區42 / -貝& 區，像是用以電性或機降、查：：甘 4後數個焊接 (未以圖示）。 我械性連接於某外部褒置的焊接球 其鍵合焊接區37A、37B、39“，B ( 、、且」鍵δ焊接區 > 係透過基板4〇的輔助 ‘ ^ - ::互電性連•，並不包括外部焊接區42々二 ㈣而相互電性連接。卩利用線路綁結、樑框錯接^= :3=土、37β係透過輔助性路線組態45而相互：降t ?鍵合焊•區39A和39B則係透過基板4。 2連

第10頁 490776 五、發明說明（7) 等同架構作為基板4 〇的輔助性路線組態4 3和4 5。鍵合焊接 區的綁結部分係藉由非導體性材質所包封，以保護該綁結 部分不受外部環境影響。該BGA封裝的基板40可為一單層 基板（即如圖4 )或是多層基板。 因此’在本發明的BGA封裝裡，第一組鍵合焊接區35係 連接到該等焊接球，而第二組鍵合焊接區37和37B、或39A 和3 9B則係連接到基板4〇的辅助性路線組態43與45。 由於内部電壓I VC、Vpp、Vbl或Vbb係同時性地透過第二 組鍵合焊接區37A和37B、或39A和39B而輸入，因此和在半 導體晶片3 0内耗電性週邊裝置之位置有關的壓降效應也會 減少。 圖5為一結構圖，其中該晶片的内部電壓連接到一輔助 性路線組態。在此，為簡化與便於說明起見，僅表述諸内 部電壓IVC、Vpp、Vbl或Vbb之Vpp具體實施例。 現參考圖5，茲假定對於各個區庫31、32、33和34僅一 個Vpp產生器501、503、505與507，並且各個區庫31、 32、33和34的Vpp電位皆屬互異。 為消除各個區庫的V p p電位差異，一内部路線組態r丨n七 連連接於該晶片内的Vpp產生器501、503、505與507之 間。由於該晶片的狹小區域，該内部路線組態R丨n t的寬度 無法增加，並因而會具有很高的電阻值。 5 0 7所產生之Vpp觸抵到預設的固定電位前，將會耗去很

由於電阻值很高，故在諸Vpp產生器5〇1 、5 0 3、5 0 5與 490776 五、發明說明（8) 組態Raux 43和45係構建於BGA封裝的基板40上，該者可運 作以減少電壓差，使得該Vpp可快速地抵達預設之固定電 位。 最好，Vpp產生|§501、503、505與507之間的内部路線 組態Rint的電阻會大於輔助性路線組態Raux 4 5 阻。 巴此=^部電壓1VC、VPP、Vb 1或Vbb可經由鍵合焊接 區3 7 A、3 7 B、3 9 A和3 9 B以及輔狀把a / A匕 持為固定。 及辅助陡路線組態43和45而被保 既本：；:，片封， 體晶片内的内；為之減…且該半導 於減小該半導轉S Η %可被保持為穩定狀態。因此，由 數亦隨之增加，從=2 5每片晶圓上的淨晶粒（die) 本發明既已特按豆^你"導體晶片的生產成本。 於熟諳本項技蓺/、乂具體實施例所表述與說明，然對 各種變化，而盔詹g° 峰传由此形式與細節製作出 明精神與範圍Γ * 由後附申請專利範圍所定義之本發

第12頁 490776 圖式簡單說明

第13頁

Claims (1)

1. 片 以 板 該 焊 以 内 部 他 部 他 申請專利範圍 1· 一種球栅陣列（BGA)封裝，包括： 一具有一開孔的基板； 複數個附接於該基板上層表面的焊接區； 有附接於π亥基板下層表面之上層表面的半導體晶 半導體晶片上層表面上的複數個鍵合焊接區， 便可！由该基板中的該開口接取； 中路線；態，用以將至少-鍵合焊接區經由該基 :的3』Π以4子方式連接到該等複數個焊接區的至少 填充材料，用以填充該開孔以^ ^ ^ 内部路線組態；以及 曼及鍵口坏接區與 一位於基板上的輔助性政妗 接區中的至少一個…用以將該等複數個 電子方式連接至复他；ΠίΐΓ的輔助性路線組態， 史债王/、他δ亥專稷數個焊接區 如申請專利範圍第卜員之球拇陣列封裝，^ : :路線組態所連接之該等複數個焊接區的至㈠= 他至少一個均是内部電壓轉換器（IVC)焊接區。 如申請專利範圍第i項之球栅陣列封裝 :線組態所連接之該等複數個烊二心： 至少一個均是νΡΡ焊接區。 .』主乂個以及其 [.如申明專利範圍第1項之球栅陣^ ^ ^ ^ ^ ^ ^ ^ ^ ，線組態所連接之該等複數個焊接區 i少一個均是Vbb焊接區。 個以及其 490776 六、申請專利範圍 5 ·如申請專利範圍第1項之球栅陣列封^: 部路線組態所連接之該等複數個焊接區的1 :其中藉由内 他至少一個均是Vb 1焊接區。 少〜個以及其 6 ·如申請專利範圍第1項之球拇陣列封f 路線組態係一樑框鉛接。 其中該内部 該等鍵 7 ·如申請專利範圍第1項之球栅陣列封 合焊接區包含： 其中 由複數個第一鍵合焊接區所組成之第一、， 由複數個第二鍵合焊接區所組成之第-群、、且，以及 其中δ亥第一群組係連接到該球栅陣列举成， 以及其中該第二群組係連接到該輔助性路緩:=垾接球 8 ·如申凊專利範圍第7項之球栅陣列封枣、、心。 群組的第二鍵合焊接區係屬IVC焊接區。、 9 ·如申凊專利範圍第7項之球栅陣列封裝 群組的第一鍵合焊接區係屬V P p焊接區。 10·如★申請專利範圍第7項之球栅陣列封壯 二群組的第二鍵合焊接區係屬Vbb焊接區。衣 11·如:請專利範圍第7項之球栅陣列封壯 二群組的第二鍵合焊接區係屬Vb丨焊接區。衣 12·如：請專利範圍第i項之球拇陣列 部路線組怨的電阻值會高於該輔助性路線^ /干中該7 13. 一種球柵陣列封裝，包括·· 、、4的％阻值 同地將鍵合焊接區 曰=内的第一路線組態，用以共 連接至該晶片内的内部電壓，以及 第15頁 490776 六、申請專利範圍 一連接至該等鍵合焊接區之基板上的第二路線組態 其中該第一路線組態的電阻會大於該第二路線組態的電 阻。 其中該内 其中該内 其中該内 其中該内 14. 如申請專利範圍第1 3項之球栅陣列封裝 部電壓係一内部電壓轉換器（I V C)電壓。 15. 如申請專利範圍第1 3項之球柵陣列封裝 部電壓係一 V p p電壓。 16. 如申請專利範圍第1 3項之球柵陣列封裝 部電壓係一 Vbl電壓。 17. 如申請專利範圍第1 3項之球柵陣列封裝 部電壓係一 Vbb電壓。

   O:\71\71201.ptd 第16頁