JP2000208631A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2000208631A JP2000208631A JP11002907A JP290799A JP2000208631A JP 2000208631 A JP2000208631 A JP 2000208631A JP 11002907 A JP11002907 A JP 11002907A JP 290799 A JP290799 A JP 290799A JP 2000208631 A JP2000208631 A JP 2000208631A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor integrated
- integrated circuit
- circuit device
- reinforcing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】自動配線による未配線に対処するためのセル未
配置領域無くし、チップサイズを縮小させる。また、配
置のやり直しを無くすことで自動配置配線に掛かる時間
を短縮する。 【解決手段】一つの機能セルに対し複数の物理パターン
を持たせて配線混雑部分に最適な物理パターンの機能セ
ルを選び配置することで、セル間配線の混雑を緩和させ
る。
配置領域無くし、チップサイズを縮小させる。また、配
置のやり直しを無くすことで自動配置配線に掛かる時間
を短縮する。 【解決手段】一つの機能セルに対し複数の物理パターン
を持たせて配線混雑部分に最適な物理パターンの機能セ
ルを選び配置することで、セル間配線の混雑を緩和させ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、標準ライブラリを
用いて回路が設計されかつ対応する物理領域が自動配置
配線にて生成される半導体集積回路装置に関し、特に自
動配置配線でセル間配線の未結線が生じることを防ぐ半
導体集積回路装置に関する。
用いて回路が設計されかつ対応する物理領域が自動配置
配線にて生成される半導体集積回路装置に関し、特に自
動配置配線でセル間配線の未結線が生じることを防ぐ半
導体集積回路装置に関する。
【０００２】
【従来の技術】近年、短納期でＬＳＩを開発する目的で
標準ライブラリを基に回路設計を行い、さらに自動配置
配線により回路に対応する物理領域が生成される製品分
野が多く用いられている。その製品としてはゲートアレ
イ、スタンダードセルなどが挙げられ、一般的に特定用
途向けＩＣ（以下ＡＳＩＣ）と呼ばれる。
標準ライブラリを基に回路設計を行い、さらに自動配置
配線により回路に対応する物理領域が生成される製品分
野が多く用いられている。その製品としてはゲートアレ
イ、スタンダードセルなどが挙げられ、一般的に特定用
途向けＩＣ（以下ＡＳＩＣ）と呼ばれる。
【０００３】このようなＡＳＩＣ製品において、自動配
置配線で目標とするチップサイズを実現しようとしたと
きには、領域内に設けられる補強電源配線部分や配線混
雑部分において、セル間配線に未結線が残る場合があ
る。これに対して、特開平０５−１３６３８０号公報や
特開昭５８−１９７７４７号公報に記載されるようなセ
ル間配線未結線防止の手法等が工夫されてきた。以下、
図４および図６を用いて従来の未結線防止の手法を用い
たＬＳＩについて説明する。
置配線で目標とするチップサイズを実現しようとしたと
きには、領域内に設けられる補強電源配線部分や配線混
雑部分において、セル間配線に未結線が残る場合があ
る。これに対して、特開平０５−１３６３８０号公報や
特開昭５８−１９７７４７号公報に記載されるようなセ
ル間配線未結線防止の手法等が工夫されてきた。以下、
図４および図６を用いて従来の未結線防止の手法を用い
たＬＳＩについて説明する。
【０００４】図４は従来の主幹電源配線と機能セルの配
置を説明する図である。自動配置配線で生成される半導
体集積回路装置１の周辺部に主幹電源配線２および主幹
グランド配線３、中央部に補強電源配線４および補強グ
ランド配線５がそれぞれ配設されている。この補強電源
配線４および補強グランド配線５は２層目配線にて作成
される。この図では省略してあるがセル列６上をセル列
方向に１層目配線にて電源配線とグランド配線が設けら
れ、主幹電源配線２，主幹グランド配線３，補強電源配
線４，補強グランド配線５と結ばれる。特開平０５−１
３６３８０号公報では、機能セルが配置されない列が有
った場合にセル列方向の１層目電源配線と１層目グラン
ド配線を省略することで配線トラックを確保し未結線を
防ぐ。
置を説明する図である。自動配置配線で生成される半導
体集積回路装置１の周辺部に主幹電源配線２および主幹
グランド配線３、中央部に補強電源配線４および補強グ
ランド配線５がそれぞれ配設されている。この補強電源
配線４および補強グランド配線５は２層目配線にて作成
される。この図では省略してあるがセル列６上をセル列
方向に１層目配線にて電源配線とグランド配線が設けら
れ、主幹電源配線２，主幹グランド配線３，補強電源配
線４，補強グランド配線５と結ばれる。特開平０５−１
３６３８０号公報では、機能セルが配置されない列が有
った場合にセル列方向の１層目電源配線と１層目グラン
ド配線を省略することで配線トラックを確保し未結線を
防ぐ。
【０００５】また、図６は未配置領域２２の設定による
未結線防止方法を説明する図である。配線が混雑する部
分に機能セル未配置領域２２を設けることにより、縦方
向の２層目セル間配線１０が通過できるようにして未結
線を防ぐ。
未結線防止方法を説明する図である。配線が混雑する部
分に機能セル未配置領域２２を設けることにより、縦方
向の２層目セル間配線１０が通過できるようにして未結
線を防ぐ。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のＬＳＩではセル間配線の未結線をセル配置を工夫す
ることで防ぐ方法が用いられていたため、チップサイズ
の増加が避けられなかった。
来のＬＳＩではセル間配線の未結線をセル配置を工夫す
ることで防ぐ方法が用いられていたため、チップサイズ
の増加が避けられなかった。
【０００７】図３は２層目配線ピンを持つ機能セルの物
理配線パターンを示す図である。スルーホール９による
２層目ピン（入力ピン１５、出力ピン１６）を持ってお
り、図４における補強電源配線４と補強グランド配線５
の直下には配置することができなかった。
理配線パターンを示す図である。スルーホール９による
２層目ピン（入力ピン１５、出力ピン１６）を持ってお
り、図４における補強電源配線４と補強グランド配線５
の直下には配置することができなかった。
【０００８】また、図６に示すように、未配置領域２２
の設定はチップサイズの増加をもたらした。
の設定はチップサイズの増加をもたらした。
【０００９】また、前記工夫にも関わらず配置配線をし
た後に未結線が残る場合も有り、再度配置をやり直して
配置の質を上げることで未結線をなくしていたため、自
動配置配線に費やす時間が長くなる原因となっていた。
た後に未結線が残る場合も有り、再度配置をやり直して
配置の質を上げることで未結線をなくしていたため、自
動配置配線に費やす時間が長くなる原因となっていた。
【００１０】そこで、本発明は、未結線防止のためにチ
ップサイズを増加させない半導体集積回路装置を提供す
ることを目的とする。また、本発明は、自動配置配線に
費やす時間が従来よりも少ない半導体集積回路装置を提
供することを目的とする。
ップサイズを増加させない半導体集積回路装置を提供す
ることを目的とする。また、本発明は、自動配置配線に
費やす時間が従来よりも少ない半導体集積回路装置を提
供することを目的とする。
【００１１】
【課題を解決するための手段】請求項１記載の半導体集
積回路装置は、所望の回路を予め用意された種々の機能
セルを任意個使用して構成し、前記回路に対応する領域
が自動配置配線にて作成される半導体集積回路装置にお
いて、前記領域内の特定位置に配置される前記機能セル
に固有の物理パターンは、自動配置配線実施前に生成さ
れかつ前記特定位置以外に配置される同一機能の前記機
能セルの物理パターンとは異なることを特徴とする。
積回路装置は、所望の回路を予め用意された種々の機能
セルを任意個使用して構成し、前記回路に対応する領域
が自動配置配線にて作成される半導体集積回路装置にお
いて、前記領域内の特定位置に配置される前記機能セル
に固有の物理パターンは、自動配置配線実施前に生成さ
れかつ前記特定位置以外に配置される同一機能の前記機
能セルの物理パターンとは異なることを特徴とする。
【００１２】上記構成によれば、従来配置禁止であった
部分にも機能セルを配置できるため、チップサイズを縮
小するという効果を有する。また、事前に用意された機
能セルの複数の物理パターンから前記特定位置に最適な
物理パターンを選び配置することにより自動配置のやり
直しがなく、処理時間が短いという効果を有する。
部分にも機能セルを配置できるため、チップサイズを縮
小するという効果を有する。また、事前に用意された機
能セルの複数の物理パターンから前記特定位置に最適な
物理パターンを選び配置することにより自動配置のやり
直しがなく、処理時間が短いという効果を有する。
【００１３】請求項２記載の半導体集積回路装置は、所
望の回路を予め用意された種々の機能セルを任意個使用
して構成し、前記回路に対応する領域が自動配置配線に
て作成される半導体集積回路装置において、前記領域内
の特定位置に配置される前記機能セルに固有の物理パタ
ーンは、自動配置配線を少なくとも１回実行した後に生
成されかつ前記特定位置以外に配置される同一機能の前
記機能セルの物理パターンとは異なることを特徴とす
る。
望の回路を予め用意された種々の機能セルを任意個使用
して構成し、前記回路に対応する領域が自動配置配線に
て作成される半導体集積回路装置において、前記領域内
の特定位置に配置される前記機能セルに固有の物理パタ
ーンは、自動配置配線を少なくとも１回実行した後に生
成されかつ前記特定位置以外に配置される同一機能の前
記機能セルの物理パターンとは異なることを特徴とす
る。
【００１４】上記構成によれば、従来配置禁止であった
部分にも機能セルを配置できるため、チップサイズを縮
小するという効果を有する。また、配線困難等の障害が
出た機能セルの物理パターンに対してのみ物理パターン
の変更を行うことで前記障害を取り除くため、自動配置
のやり直しがなく、処理時間が短いという効果を有す
る。
部分にも機能セルを配置できるため、チップサイズを縮
小するという効果を有する。また、配線困難等の障害が
出た機能セルの物理パターンに対してのみ物理パターン
の変更を行うことで前記障害を取り除くため、自動配置
のやり直しがなく、処理時間が短いという効果を有す
る。
【００１５】請求項３記載の半導体集積回路装置は、所
望の回路を予め用意された種々の機能セルを任意個使用
して構成し、前記回路に対応する領域が自動配置配線に
て作成される半導体集積回路装置において、前記領域内
の配線混雑部分に配置される前記機能セルに固有の物理
パターンは、自動配置配線実施前に生成されかつ前記配
線混雑部分以外に配置される同一機能の前記機能セルの
物理パターンとは異なることを特徴とする。
望の回路を予め用意された種々の機能セルを任意個使用
して構成し、前記回路に対応する領域が自動配置配線に
て作成される半導体集積回路装置において、前記領域内
の配線混雑部分に配置される前記機能セルに固有の物理
パターンは、自動配置配線実施前に生成されかつ前記配
線混雑部分以外に配置される同一機能の前記機能セルの
物理パターンとは異なることを特徴とする。
【００１６】上記構成によれば、配線混雑部分に配置さ
れる機能セルの物理パターンを配線混雑を緩和する物理
パターンに置き換えることで前記障害を取り除くため、
チップサイズが増大しないという効果を有する。また、
自動配置のやり直しがなく、処理時間が短いという効果
を有する。
れる機能セルの物理パターンを配線混雑を緩和する物理
パターンに置き換えることで前記障害を取り除くため、
チップサイズが増大しないという効果を有する。また、
自動配置のやり直しがなく、処理時間が短いという効果
を有する。
【００１７】請求項４記載の半導体集積回路装置は、所
望の回路を予め用意された種々の機能セルを任意個使用
して構成し、前記回路に対応する領域が自動配置配線に
て作成される半導体集積回路装置において、前記領域内
の配線混雑部分に配置される前記機能セルに固有の物理
パターンは、自動配置配線を少なくとも１回実行した後
に生成されかつ前記配線混雑部分以外に配置される同一
機能の前記機能セルの物理パターンとは異なることを特
徴とする。
望の回路を予め用意された種々の機能セルを任意個使用
して構成し、前記回路に対応する領域が自動配置配線に
て作成される半導体集積回路装置において、前記領域内
の配線混雑部分に配置される前記機能セルに固有の物理
パターンは、自動配置配線を少なくとも１回実行した後
に生成されかつ前記配線混雑部分以外に配置される同一
機能の前記機能セルの物理パターンとは異なることを特
徴とする。
【００１８】上記構成によれば、前記配線混雑部分に配
置されることで配線困難等の障害が出た機能セルの物理
パターンに対してのみ物理パターンの変更を行うことで
前記障害を取り除くため、チップサイズが増大しないと
いう効果を有する。また、自動配置のやり直しがなく、
処理時間が短いという効果を有する。
置されることで配線困難等の障害が出た機能セルの物理
パターンに対してのみ物理パターンの変更を行うことで
前記障害を取り除くため、チップサイズが増大しないと
いう効果を有する。また、自動配置のやり直しがなく、
処理時間が短いという効果を有する。
【００１９】請求項５記載の半導体集積回路装置は、請
求項１記載の半導体集積回路装置または請求項２記載の
半導体集積回路装置と請求項３記載の半導体集積回路装
置または請求項４記載の半導体集積回路装置とを組み合
わせたことを特徴とする。
求項１記載の半導体集積回路装置または請求項２記載の
半導体集積回路装置と請求項３記載の半導体集積回路装
置または請求項４記載の半導体集積回路装置とを組み合
わせたことを特徴とする。
【００２０】上記構成によれば、チップサイズの縮小・
維持効果および配置配線処理時間の短縮効果を有する。
維持効果および配置配線処理時間の短縮効果を有する。
【００２１】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。
づいて説明する。
【００２２】図１は、請求項１，請求項２および請求項
５に関わる半導体集積回路装置の実施例を示す図であ
る。その構成を説明すると、自動配置配線で生成される
半導体集積回路装置１の周辺部に主幹電源配線２および
主幹グランド配線３、中央部に補強電源配線４および補
強グランド配線５がそれぞれ配設されている。この補強
電源配線４および補強グランド配線５は２層目配線にて
作成される。この図では省略しているがセル列６上をセ
ル列方向に１層目配線にて電源配線とグランド配線が設
けられ、主幹電源配線２，主幹グランド配線３，補強電
源配線４，補強グランド配線５と結ばれる。補強電源配
線４と補強グランド配線５の直下に配置される機能セル
は、図２に示す２層金属配線ピンを持たない機能セルの
物理パターンを持っている。入力ピン１５と出力ピン１
６が機能セルの持つ１層目電源配線１７の外側に位置す
るため、１層目配線でのアクセスが可能である。
５に関わる半導体集積回路装置の実施例を示す図であ
る。その構成を説明すると、自動配置配線で生成される
半導体集積回路装置１の周辺部に主幹電源配線２および
主幹グランド配線３、中央部に補強電源配線４および補
強グランド配線５がそれぞれ配設されている。この補強
電源配線４および補強グランド配線５は２層目配線にて
作成される。この図では省略しているがセル列６上をセ
ル列方向に１層目配線にて電源配線とグランド配線が設
けられ、主幹電源配線２，主幹グランド配線３，補強電
源配線４，補強グランド配線５と結ばれる。補強電源配
線４と補強グランド配線５の直下に配置される機能セル
は、図２に示す２層金属配線ピンを持たない機能セルの
物理パターンを持っている。入力ピン１５と出力ピン１
６が機能セルの持つ１層目電源配線１７の外側に位置す
るため、１層目配線でのアクセスが可能である。
【００２３】また、図５は縦方向配線が混雑する部分に
同じく図２に示す２層目ピンを持たない機能セルを配置
したため、未配置領域の設定無しで未結線を防止してい
る。
同じく図２に示す２層目ピンを持たない機能セルを配置
したため、未配置領域の設定無しで未結線を防止してい
る。
【００２４】
【発明の効果】以上述べたように、本発明の半導体集積
回路装置によれば、１種類の機能セルに複数の物理パタ
ーンをもたせることで、従来配置不可であった部分にも
機能セルを配置できるためチップサイズを縮小でき、未
結線防止のための未配置領域の設定が不要となるため、
チップサイズの増大が防げる。
回路装置によれば、１種類の機能セルに複数の物理パタ
ーンをもたせることで、従来配置不可であった部分にも
機能セルを配置できるためチップサイズを縮小でき、未
結線防止のための未配置領域の設定が不要となるため、
チップサイズの増大が防げる。
【００２５】また、配置のやり直しが無いため、自動配
置配線に掛かる時間が短縮できる。
置配線に掛かる時間が短縮できる。
【図１】本発明の１実施例で補強電源配線および補強グ
ランド配線と機能セルの配置とを示す図。
ランド配線と機能セルの配置とを示す図。
【図２】二層目ピンを持たないセル間配線機能セルの物
理パターン（この例はインバータ２段のバッファ論理）
を示す図。
理パターン（この例はインバータ２段のバッファ論理）
を示す図。
【図３】二層目配線ピンを持つ機能セルの物理パターン
（この例はインバータ２段のバッファ論理）を示す図。
（この例はインバータ２段のバッファ論理）を示す図。
【図４】従来の補強電源配線および補強グランド配線と
機能セル配置とを示す図。
機能セル配置とを示す図。
【図５】本発明の１実施例で配線混雑部におけるセル配
置を示す図。
置を示す図。
【図６】従来の配線混雑部におけるセル配置を示す図。
１．半導体集積回路装置 ２．主幹電源配線 ３．主幹グランド配線 ４．補強電源配線 ５．補強グランド配線 ６．セル列 ７．機能セル ８．スルーホール（電源用） ９．スルーホール（セル内配線・セル間配線用） １０．縦方向２層目セル間配線 １１．横方向１層目セル間配線 １２．配線グリッド １３．１層目セル内配線 １４．コンタクトホール（ポリシリコン・拡散用） １５．入力ピン １６．出力ピン １７．ゲート電極（ポリシリコン） １８．拡散領域 １９．ガードリング ２０．１層目セル内電源配線 ２１．１層目セル内グランド配線 ２２．機能セル未配置領域
Claims (5)
- 【請求項１】所望の回路を予め用意された種々の機能セ
ルを任意個使用して構成し、前記回路に対応する領域が
自動配置配線にて作成される半導体集積回路装置におい
て、前記領域内の特定位置に配置される前記機能セルに
固有の物理パターンは、自動配置配線実施前に生成され
かつ前記特定位置以外に配置される同一機能の前記機能
セルの物理パターンとは異なることを特徴とする半導体
集積回路装置。 - 【請求項２】所望の回路を予め用意された種々の機能セ
ルを任意個使用して構成し、前記回路に対応する領域が
自動配置配線にて作成される半導体集積回路装置におい
て、前記領域内の特定位置に配置される前記機能セルに
固有の物理パターンは、自動配置配線を少なくとも１回
実行した後に生成されかつ前記特定位置以外に配置され
る同一機能の前記機能セルの物理パターンとは異なるこ
とを特徴とする半導体集積回路装置。 - 【請求項３】所望の回路を予め用意された種々の機能セ
ルを任意個使用して構成し、前記回路に対応する領域が
自動配置配線にて作成される半導体集積回路装置におい
て、前記領域内の配線混雑部分に配置される前記機能セ
ルに固有の物理パターンは、自動配置配線実施前に生成
されかつ前記配線混雑部分以外に配置される同一機能の
前記機能セルの物理パターンとは異なることを特徴とす
る半導体集積回路装置。 - 【請求項４】所望の回路を予め用意された種々の機能セ
ルを任意個使用して構成し、前記回路に対応する領域が
自動配置配線にて作成される半導体集積回路装置におい
て、前記領域内の配線混雑部分に配置される前記機能セ
ルに固有の物理パターンは、自動配置配線を少なくとも
１回実行した後に生成されかつ前記配線混雑部分以外に
配置される同一機能の前記機能セルの物理パターンとは
異なることを特徴とする半導体集積回路装置。 - 【請求項５】請求項１記載の半導体集積回路装置または
請求項２記載の半導体集積回路装置と請求項３記載の半
導体集積回路装置または請求項４記載の半導体集積回路
装置とを組み合わせたことを特徴とする半導体集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11002907A JP2000208631A (ja) | 1999-01-08 | 1999-01-08 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11002907A JP2000208631A (ja) | 1999-01-08 | 1999-01-08 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208631A true JP2000208631A (ja) | 2000-07-28 |
Family
ID=11542441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11002907A Withdrawn JP2000208631A (ja) | 1999-01-08 | 1999-01-08 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000208631A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10125725B4 (de) * | 2000-08-17 | 2007-08-23 | Samsung Electronics Co., Ltd., Suwon | Ball-Grid-Array-Packung |
-
1999
- 1999-01-08 JP JP11002907A patent/JP2000208631A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10125725B4 (de) * | 2000-08-17 | 2007-08-23 | Samsung Electronics Co., Ltd., Suwon | Ball-Grid-Array-Packung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0727968B2 (ja) | 半導体集積回路装置 | |
| JPH02177345A (ja) | 半導体集積回路装置 | |
| EP0848426A1 (en) | Integrated circuit device and method of manufacturing same | |
| JP2000208631A (ja) | 半導体集積回路装置 | |
| JP2000068383A (ja) | 半導体集積回路装置の設計方法および半導体集積回路装置 | |
| JP3965911B2 (ja) | マスタースライス方式半導体集積回路の設計方法 | |
| EP0414412A2 (en) | Semiconductor integrated circuit device having wiring layers | |
| JPH0729978A (ja) | 半導体集積回路 | |
| JP2730220B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JP2002299453A (ja) | 半導体集積回路装置及びその配置方法 | |
| JPH03274764A (ja) | 半導体集積回路装置 | |
| JP3546990B2 (ja) | 半導体装置 | |
| JPH03145743A (ja) | 半導体集積回路装置 | |
| JPH0547929A (ja) | 自動配置配線方法 | |
| JP2707705B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JPH11135724A (ja) | 半導体集積回路、その自動配置設計方法および製造方法 | |
| JP2569477B2 (ja) | ゲ−トアレイ | |
| JPH04151868A (ja) | 半導体集積回路装置 | |
| JPH11260925A (ja) | 半導体集積回路装置およびその自動配置配線方法 | |
| JPS62140430A (ja) | 半導体集積回路の配線方法 | |
| JPH01152642A (ja) | 半導体集積回路 | |
| JP2682423B2 (ja) | Ｌｓｉの複数線幅の配線方法 | |
| JP3134601B2 (ja) | 半導体集積回路 | |
| JPH0461359A (ja) | １／０パッドセルの配置方法 | |
| JPH05343518A (ja) | 自動レイアウト用セル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060404 |