DE102008036561B4 - Halbleiterbauelementpackung, Herstellungsverfahren und System - Google Patents

Halbleiterbauelementpackung, Herstellungsverfahren und System Download PDF

Info

Publication number
DE102008036561B4
DE102008036561B4 DE102008036561.0A DE102008036561A DE102008036561B4 DE 102008036561 B4 DE102008036561 B4 DE 102008036561B4 DE 102008036561 A DE102008036561 A DE 102008036561A DE 102008036561 B4 DE102008036561 B4 DE 102008036561B4
Authority
DE
Germany
Prior art keywords
insulating body
semiconductor chip
semiconductor
conductive
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008036561.0A
Other languages
English (en)
Other versions
DE102008036561A1 (de
Inventor
Pyoung-Wan Kim
Teak-Hoon LEE
Chul-Yong JANG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070080595A external-priority patent/KR100885924B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102008036561A1 publication Critical patent/DE102008036561A1/de
Application granted granted Critical
Publication of DE102008036561B4 publication Critical patent/DE102008036561B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleiterbauelementpackung mit- einem ersten isolierenden Körper (108),- einem ersten Halbleiterchip (106) mit einer aktiven Oberfläche und einer zu der aktiven Oberfläche entgegengesetzten Rückseite, wobei der erste Halbleiterchip (106) in dem ersten isolierenden Körper (108) angeordnet ist und die aktive Oberfläche durch den ersten isolierenden Körper (108) freigelegt ist,- einer Stütze (104), die in dem ersten isolierenden Körper (108) benachbart zu einer Seite des ersten Halbleiterchips (106) angeordnet ist, wobei die Stütze (104) eine Oberseite, eine Unterseite und eine Seitenfläche zwischen der Oberseite und der Unterseite aufweist,- einer ersten leitfähigen Struktur (110), die auf dem ersten isolierenden Körper (108) und auf der von dem ersten isolierenden Körper (108) freigelegten Oberfläche der Stütze (104) angeordnet ist, wobei die erste leitfähige Struktur (110) mit dem ersten Halbleiterchip (106) auf dessen aktiver Oberfläche elektrisch verbunden ist,- einem zweiten Halbleiterchip (118, 118a), der über dem ersten Halbleiterchip (106) angeordnet ist und eine Rückseite und eine zu der Rückseite entgegengesetzte aktive Oberfläche aufweist, und- einer zweiten leitfähigen Struktur (126, 114a), die mit dem zweiten Halbleiterchip (118) auf dessen aktiver Oberfläche und mit der ersten leitfähigen Struktur (110) elektrisch verbunden ist,- wobei der zweite Halbleiterchip (118a) eine auf der Rückseite ausgebildete erste Chipkontaktstelle (115a) und eine auf der aktiven Oberfläche ausgebildete zweite Chipkontaktstelle (115b) beinhaltet und die zweite leitfähige Struktur eine Chip-Durchkontaktöffnung (114a) beinhaltet, über welche die zweite Chipkontaktstellte (115b) mit der ersten Chipkontaktstelle (115a) elektrisch verbunden ist, oder wobei sich die zweite leitfähige Struktur (126) durch einen Hohlraum (124) in einem über dem ersten isolierenden Körper (108) angeordneten zweiten isolierenden Körper (122) hindurch von der aktiven Oberfläche des zweiten Halbleiterchips (118) zu der ersten leitfähigen Struktur (110) erstreckt.

Description

  • Die Erfindung bezieht sich auf eine Halbleiterbauelementpackung mit einem in einem isolierenden Körper aufgenommenen Halbleiterchip mit einer freiliegenden aktiven Oberfläche, auf ein Verfahren zur Herstellung derselben und auf ein System mit einer Halbleiterbauelementpackung. Speziell beziehen sich hierin exemplarisch beschriebene Ausführungsformen auf Halbleiterpackungen mit erhöhter Haftfestigkeit zwischen den Komponenten innerhalb der Halbleiterpackungen, wie bezüglich eines Verkapselungsmaterials mit Umverdrahtungsstrukturen und/oder einem dielektrischen Material und auf Verfahren zur Herstellung derselben. Weitere hierin exemplarisch beschriebene Ausführungsformen beziehen sich auf Halbleiterpackungen mit verbesserten Zwischenverbindungscharakteristika und Zuverlässigkeit sowie auf Verfahren zur Herstellung derselben.
  • In der Halbleiterindustrie entwickeln sich integrierte Schaltkreis(IC)-Packungstechnologien weiter, um der Anforderung hinsichtlich des Herunterskalierens der Abmessung, einer hohen Dichte und verbesserter Anbringungszuverlässigkeit gerecht zu werden. Packungsstapeltechnologie und Chipstapeltechnologie sind Beispiele für derartige IC-Packungstechnologien. Bei der Packungsstapeltechnologie werden typischerweise Halbleiterpackungen unter Verwendung von Lotkugeln gestapelt. Bei der Chipstapeltechnologie werden typischerweise Halbleiterchips unter Verwendung von durch die Halbleiterchips hindurch gebildeten „Plugs“ gestapelt.
  • Speziell beinhaltet der Halbleiterchip typischerweise eine Mehrzahl von Kontaktstellenflächen, die auf einer aktiven Oberfläche desselben angeordnet sind. Die Lotkugeln sind im Allgemeinen mit den Kontaktstellenflächen verbunden. Der Abnahme der Auslegungsregeln, der Notwendigkeit für Packungen mit hohen Pin-Zahlen und einem kleineren Kontaktstellenrastermaß gemäß den letzten Trends in der Elektronikindustrie folgend kann es jedoch schwierig sein, sicherzustellen, dass benachbarte Lotkugeln einander nicht kontaktieren.
  • Demzufolge wurden Halbleiterpackungen vom Fan-out-Typ entwickelt. Eine typische Halbleiterpackung vom Fan-out-Typ beinhaltet eine Mehrzahl von Umverteilungsstrukturen, die über die aktive Oberfläche des Halbleiterchips hinweg ausgebildet ist und die Positionen der Kontaktstellenflächen auf der aktiven Oberfläche des Halbleiterchips auf Bereiche außerhalb einer durch die aktive Oberfläche des Halbleiterchips definierten Fläche neu verteilt.
  • In einer typischen Halbleiterpackung vom Fan-out-Typ sind die Umverteilungsstrukturen über dem aktiven Gebiet des Halbleiterchips angeordnet und an dem Verkapselungsmaterial angebracht, das den Halbleiterchip verkapselt. Die Umverteilungsstrukturen können zum Beispiel durch Bilden eines Zwischenebenendielektrikums (ILD) über dem Verkapselungsmaterial gebildet werden. Dann wird das ILD strukturiert, um eine Vertiefung darin zu bilden. Als nächstes wird ein leitfähiges Material über der resultierenden Struktur und innerhalb der Vertiefung gebildet, um die Umverteilungsstrukturen zu bilden.
  • Das ILD ist jedoch anfällig für Delaminierung von dem Verkapselungsmaterial, da das ILD typischerweise sehr dünn ist und als ein Ergebnis die Grenzfläche zwischen dem Verkapselungsmaterial und dem ILD anfällig gegen physikalische Einwirkungen oder Feuchtigkeit oder mechanische Spannung sein kann. Des Weiteren können auch die Umverteilungsstrukturen aus dem gleichen Grund anfällig gegenüber einer Delaminierung von dem Verkapselungsmaterial sein.
  • Außerdem können Mehrchip-Packungen (d.h. Halbleiterpackungen, in die eine Mehrzahl von gestapelten Halbleiterchips oder -packungen eingebaut ist) durch Strukturieren von Verkapselungsmaterial gebildet werden, um eine Öffnung zu erzeugen, die elektrische Verbindungen zu externen Anschlüssen ermöglicht. Das Verkapselungsmaterial kann über einen Laserbohrprozess unter Verwendung eines Infrarot(IR)-Lasers strukturiert werden. IR-Laser weisen eine relativ große Wellenlänge auf. Demgemäß wird Licht, das während des Laserbohrprozesses von IR-Lasern emittiert wird, gestreut, wenn es das Verkapselungsmaterial durchläuft. Als ein Ergebnis können Seitenwände der Öffnung in dem Verkapselungsmaterial geschädigt werden, was wiederum zu einer schlechten Haftung zwischen einer nachfolgend darin gebildeten leitfähigen Struktur und dem Verkapselungsmaterial führt.
  • Verschiedene herkömmliche Halbleiterbauelementpackungen mit mehreren übereinandergestapelten bzw. in übereinanderliegenden Schichtebenen angeordneten Halbleiterchips sind beispielsweise in den Offenlegungsschriften US 2003 / 0 141 105 A1 und US 2005 / 0 161 833 A1 sowie in dem Zeitschriftenaufsatz T. Imoto et al., Development of 3-Dimensional Module Package, „System Block Module“, IEEE 2001 Proceedings 51 st Electronic Components and Technology Conference, Orlando, 2001, Seite 552, ISSN 0569-5503 offenbart.
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer Halbleiterbauelementpackung, eines zugehörigen Herstellungsverfahrens und eines zugehörigen Systems zugrunde, welche die oben erwähnten Schwierigkeiten des Standes der Technik reduzieren oder vermeiden.
  • Die Erfindung löst dieses Problem durch die Bereitstellung einer Halbleiterbauelementpackung mit den Merkmalen des Anspruchs 1, eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 34 und eines Systems mit den Merkmalen des Anspruchs 43. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen
    • 1A eine Querschnittansicht einer ersten Halbleiterpackung,
    • 1B eine Querschnittansicht einer Variante der ersten Halbleiterpackung,
    • 2A eine Querschnittansicht einer zweiten Halbleiterpackung,
    • 2B eine Querschnittansicht einer Variante der zweiten Halbleiterpackung,
    • 3 eine Querschnittansicht einer dritten Halbleiterpackung,
    • 4A eine Querschnittansicht einer vierten Halbleiterpackung,
    • 4B und 4C Querschnittansichten von Varianten der vierten Halbleiterpackung,
    • 5A bis 5D vergrößerte Querschnittansichten einer Struktur in einem Bereich „A“ von 4A gemäß einigen Ausführungsformen,
    • 6A bis 6C vergrößerte Querschnittansichten der Struktur im Bereich „A“ von 4A gemäß weiteren Ausführungsformen,
    • 7A bis 7F Querschnittansichten, die exemplarische Prozesse zum Bilden der in 1A gezeigten Halbleiterpackung darstellen,
    • 8A bis 8E Querschnittansichten, die exemplarische Prozesse zum Bilden der in 2A gezeigten Halbleiterpackung darstellen,
    • 9 eine schematische Ansicht einer Karte, in die eine oder mehrere hierin beschriebene Halbleiterpackungen eingebaut sind, und
    • 10 eine schematische Ansicht eines Systems, in das eine oder mehrere hierin beschriebene Halbleiterpackungen eingebaut sind.
  • Im Folgenden werden exemplarische Ausführungsformen der Erfindung unter Bezugnahme auf die begleitenden Zeichnungen vollständiger beschrieben. In den Zeichnungen können die Dicken von Schichten und Bereichen zwecks Klarheit übertrieben dargestellt sein. Gleiche Bezugszeichen beziehen sich überall in der Beschreibung auf identische oder funktionell gleichartige Elemente.
  • Bezugnehmend auf 1A kann eine Halbleiterpackung 200 zum Beispiel Stützen („Post“) 104, einen Halbleiterchip 106 (hierin auch als ein „erster Halbleiterchip 106“ bezeichnet), einen isolierenden Körper 108 (hierin auch als ein „erster isolierender Körper 108“ bezeichnet), leitfähige Strukturen 110 (hierin auch als „erste leitfähige Strukturen 110“ oder erste Umverteilungsstrukturen bezeichnet) und externe Anschlüsse 112 beinhalten. Wie dargestellt, ist die Halbleiterpackung 200 eine solche vom Fan-out-Typ. Es ist jedoch ersichtlich, dass die Halbleiterpackung 200 auch als eine solche vom Fan-in/Fan-out-Typ (d.h. eine Halbleiterpackung, bei der sich zusätzliche Anschlüsse (nicht gezeigt) direkt über dem Halbleiterchip 106 befinden) oder als eine Halbleiterpackung vom Fan-in-Typ (d.h. eine Halbleiterpackung, bei der sich die externen Anschlüsse 112 direkt über dem Halbleiterchip 106 befinden) bereitgestellt sein kann, wenn die Halbleiterpackung 200 in eine Mehrchip-Packung eingebaut ist.
  • In einer Ausführungsform kann der isolierende Körper 108 ein Verkapselungsmaterial beinhalten, wie ein Epoxidharz oder ein anderes geeignetes Verkapselungsmaterial, das dem Fachmann bekannt ist. Der isolierende Körper 108 kann dahingehend charakterisiert werden, dass er eine Oberseite und eine zu der Oberseite entgegengesetzte Unterseite aufweist.
  • In einer Ausführungsform kann der Halbleiterchip 106 dahingehend charakterisiert werden, dass er eine aktive Oberfläche (hierin auch als eine „erste aktive Oberfläche“ bezeichnet), eine zu der aktiven Oberfläche entgegengesetzte Rückseite (hierin auch als eine „erste Rückseite“ bezeichnet) und randseitige Oberflächen oder Seitenflächen aufweist, welche die aktive Oberfläche und die Rückseite verbinden. Der Halbleiterchip 106 ist innerhalb des isolierenden Körpers 108 derart angeordnet, dass die aktive Oberfläche durch den isolierenden Körper 108 freigelegt ist. In einer Ausführungsform ist die aktive Oberfläche des Halbleiterchips 106 im Wesentlichen koplanar mit der Oberseite des isolierenden Körpers 108.
  • In einer Ausführungsform ist die Rückseite des Halbleiterchips 106 im Wesentlichen von dem isolierenden Körper 108 umgeben. In einer weiteren Ausführungsform sind die Rückseite und die Seitenflächen des Halbleiterchips 106 im Wesentlichen von dem isolierenden Körper 108 umgeben.
  • In einer Ausführungsform beinhalten die Stützen 104 ein elektrisch leitfähiges Material (z.B. Cu, Fe, Ag, Au, AI, ein leitfähiges Polymer oder dergleichen oder eine Kombination derselben). In einer weiteren Ausführungsform bestehen im Wesentlichen alle Stützen 104 aus einem elektrisch leitfähigen Material. In einer Ausführungsform beinhalten die Stützen 104 ein elektrisch isolierendes Material (z.B. ein dielektrisches Material). In einer weiteren Ausführungsform bestehen im Wesentlichen alle Stützen 104 aus einem elektrisch isolierenden Material.
  • Die Stützen 104 können innerhalb des isolierenden Körpers 108 an einer Stelle benachbart zu Seiten des Halbleiterchips 106 angeordnet sein. Jede Stütze 104 kann so charakterisiert werden, dass sie eine Oberseite, eine Unterseite und eine Seitenfläche aufweist, welche die Oberseite und die Unterseite verbindet. In einer Ausführungsform kann die Oberseite jeder Stütze 104 durch den isolierenden Körper 108 freigelegt sein, und die Unterseite jeder Stütze 104 kann sich an einem Bereich befinden, der zwischen der aktiven Oberfläche und der Rückseite des Halbleiterchips 106 liegt.
  • Die Stütze 104 kann so charakterisiert werden, dass sie eine Dicke (d.h. der Abstand zwischen der Oberseite und der Unterseite derselben) und eine Breite (d.h. der Abstand zwischen benachbarten Seitenflächen) aufweist. In einer Ausführungsform kann die Dicke jeder Stütze 104 geringer als die Breite derselben sein.
  • In einer Ausführungsform kann der isolierende Körper 108 die Unterseite jeder Stütze 104 umgeben. In einer weiteren Ausführungsform kann der isolierende Körper 108 die Unterseite und die Seitenfläche jeder Stütze 104 umgeben. In diesem Fall erstreckt sich die Stütze 104 nicht durch den isolierenden Körper 108 hindurch. Mit anderen Worten liegt die Unterseite der Stütze 104 in diesem Fall zwischen der ersten aktiven Oberfläche und der ersten Rückseite des Halbleiterchips 106.
  • In einer Ausführungsform können die leitfähigen Strukturen 110 auf dem isolierenden Körper 108 und auf der Oberseite der Stütze 104 angeordnet sein. Die leitfähigen Strukturen 110 können mit dem Halbleiterchip 106 verbunden (z.B. elektrisch verbunden) sein. In einer Ausführungsform kann eine Unterseite der leitfähigen Struktur 110 so charakterisiert werden, dass sie innerhalb im Wesentlichen der gleichen Ebene wie die aktive Oberfläche des Halbleiterchips 106 liegt. Demgemäß kann die Unterseite der leitfähigen Struktur 110 wenigstens einen Teil der aktiven Oberfläche des Halbleiterchips 106 direkt kontaktieren. Wenngleich in 1A nicht gezeigt, kann eine strukturierte isolierende Schicht (siehe z.B. eine erste strukturierte isolierende Schicht 144C in den 5A bis 5D und 6A bis 6C) zwischen die leitfähigen Strukturen 110 und den isolierenden Körper 108 eingefügt sein.
  • In einer Ausführungsform kann jede der leitfähigen Strukturen 110 so charakterisiert sein, dass sie sich von der Kante der aktiven Oberfläche des Halbleiterchips 106 geradlinig zu entsprechenden der Stützen 104 erstreckt (z.B. zu Oberseiten von entsprechenden der Stützen 104). In einer weiteren Ausführungsform können die Unterseiten von jeder der leitfähigen Strukturen 110 mit entsprechenden der Stützen 104 verbunden (z.B. direkt verbunden) sein.
  • In einer Ausführungsform können die Stützen 104 und die leitfähigen Strukturen 110 ein integraler Körper sein. In einer weiteren Ausführungsform können die Stützen 104 und die leitfähigen Strukturen 110 separate Körper sein. Dabei können die Stützen 104 und die leitfähigen Strukturen 110 das gleiche Material oder im Wesentlichen das gleiche Material beinhalten. Alternativ können die Stützen 104 und die leitfähigen Strukturen 110 unterschiedliche Materialien beinhalten.
  • In einer Ausführungsform können die externen Anschlüsse 112 als leitfähige Hügel oder leitfähige Kugeln, wie Lotkugeln, vorgesehen sein, die mit entsprechenden der leitfähigen Strukturen 110 verbunden (z.B. elektrisch verbunden) sind. In einer Ausführungsform können die externen Anschlüsse 112 mit Oberseiten (oder Teilen derselben) von entsprechenden der leitfähigen Strukturen 110 verbunden sein.
  • Wie exemplarisch dargestellt, ist jeder der externen Anschlüsse 112 über den Stützen 104 angeordnet. In einer Ausführungsform kann jeder der externen Anschlüsse 112 in vertikaler Ausrichtung zu entsprechenden der Stützen 104 liegen. Dabei sind die externen Anschlüsse 112 und die Stützen 104 derart angeordnet, dass wenigstens ein Teil jedes externen Anschlusses 112 und wenigstens ein Teil einer entsprechenden Stütze 104 innerhalb im Wesentlichen der gleichen vertikalen Ebene liegen. Demgemäß können die externen Anschlüsse 112 in einer Ausführungsform so charakterisiert sein, dass sie sich direkt über entsprechenden der Stützen 104 befinden. In ähnlicher Weise können die externen Anschlüsse 112 in einer weiteren Ausführungsform so charakterisiert sein, dass sie mit einem Teil der Oberseite einer leitfähigen Struktur 110 verbunden sind, der dem Teil der Unterseite der leitfähigen Struktur 110, der mit einer Stütze 104 verbunden ist, direkt gegenüberliegt.
  • Wie vorstehend in der Beschreibung des Standes der Technik angegeben, können die leitfähigen Strukturen 110 oder die Umverteilungsstrukturen zum Beispiel durch Bilden einer strukturierten isolierenden Schicht oder eines strukturierten Zwischenebenendielektrikums (ILD) mit einer Vertiefung, zum Beispiel 144C von 5B, über dem ersten isolierenden Körper 108, z.B. einem Verkapselungsmaterial, gebildet werden. Als nächstes wird ein leitfähiges Material über der resultierenden Struktur und innerhalb der Vertiefung gebildet, um die leitfähigen Strukturen 110 zu bilden, z.B. Umverteilungsstrukturen. Das ILD oder die leitfähigen Strukturen 110 sind jedoch anfällig für eine Delaminierung von dem isolierenden Körper 108, da die Grenzfläche zwischen dem isolierenden Körper 108 und dem ILD oder den leitfähigen Strukturen 110 anfällig gegenüber physikalischen Einwirkungen oder Feuchtigkeit oder mechanischen Spannungen ist.
  • Die Stützen 104 der Halbleiterpackung 200 weisen jedoch aufgrund der breiteren Kontaktfläche zwischen der Stütze 104 und dem isolierenden Körper 108 im Vergleich zu der in der Beschreibung des Standes der Technik beschriebenen Struktur eine bessere Haftung zu der zuvor erwähnten strukturierten isolierenden Schicht, z.B. 114C von 5B, und dem ersten isolierenden Körper 108 auf als die zuvor erwähnte strukturierte isolierende Schicht zu dem ersten isolierenden Körper 108. Außerdem können die leitfähigen Strukturen 110 sicher an die Stützen 104 gebondet werden.
  • Daher können Probleme, die mit einer Delaminierung zwischen dem isolierenden Körper 108 und der zuvor erwähnten isolierenden Schicht verknüpft sind, entweder eliminiert oder signifikant reduziert sein. Als ein Ergebnis kann die Zuverlässigkeit der Halbleiterpackung 200 relativ zu herkömmlichen Halbleiterpackungen erhöht sein.
  • Bezugnehmend auf 1B kann eine Halbleiterpackung 202 so vorgesehen sein, wie in ähnlicher Weise vorstehend unter Bezugnahme auf die in 1A gezeigte Halbleiterpackung 200 beschrieben, kann jedoch zudem Durchkontakte 114 und Hilfsverdrahtungsstrukturen 116 beinhalten.
  • Wie exemplarisch dargestellt, erstrecken sich die Durchkontakte 114 derart durch den isolierenden Körper 108, dass ein oberer Teil jedes Durchkontakts 114 einen Teil einer entsprechenden der Stützen 104 kontaktiert (z.B. die Unterseite einer entsprechenden der Stützen 104) und dass ein unterer Teil jedes Durchkontakts 114 durch die Unterseite des isolierenden Körpers 108 freigelegt ist.
  • In einer Ausführungsform beinhalten die Durchkontakte 114 ein leitfähiges Material. In einer weiteren Ausführungsform beinhalten die Hilfsverdrahtungsstrukturen 116 ein leitfähiges Material. Externe Anschlüsse 112 können ebenfalls mit entsprechenden der Hilfsverdrahtungsstrukturen 116 elektrisch verbunden sein. Demgemäß kann in einigen Ausführungsformen die Struktur eines Chip-Durchkontakts 114 (z.B. Silicium-Durchkontakt), die eine Stütze 104 kontaktiert, eine leitfähige Struktur 110 mit einer Hilfsverdrahtungsstruktur 116 elektrisch verbinden. Als ein Ergebnis können die externen Anschlüsse 112 auf gegenüberliegenden Seiten der Halbleiterpackung 202 elektrisch miteinander verbunden sein. Aufgebaut wie vorstehend exemplarisch beschrieben, kann die Halbleiterpackung 202 als eine Halbleiterpackung vom Packung-auf-Packung-Typ (POP-Typ) charakterisiert sein.
  • Die 2A und 2B zeigen eine zweite Ausführungsform einer Halbleiterpackung bzw. eine Variation derselben.
  • Bezugnehmend auf 2A kann eine Halbleiterpackung 204 vorgesehen sein, wie in ähnlicher Weise vorstehend unter Bezugnahme auf die in 1A gezeigte Halbleiterpackung 200 beschrieben, kann jedoch des Weiteren einen Halbleiterchip 118 (hierin auch als ein „zweiter Halbleiterchip 118“ bezeichnet), eine Haftschicht 120 (hierin auch als eine „erste Haftschicht 120“ bezeichnet), einen isolierenden Körper 122 (hierin auch als ein „zweiter isolierender Körper 122“ bezeichnet) und leitfähige Strukturen 126 (hierin auch als „zweite leitfähige Strukturen 126“ oder zweite Umverteilungsstrukturen bezeichnet) beinhalten.
  • In einer Ausführungsform ist der zweite isolierende Körper 122 über dem ersten isolierenden Körper 108 angeordnet. Der zweite isolierende Körper 122 kann ein Verkapselungsmaterial beinhalten. Der zweite isolierende Körper 122 kann des Weiteren erste Hohlräume 124 beinhalten, die sich von einer Oberseite desselben zu einer Unterseite desselben erstrecken. In einer Ausführungsform entspricht eine Stelle von jedem der ersten Hohlräume 124 innerhalb des zweiten isolierenden Körpers 122 im Wesentlichen einer Stelle einer entsprechenden der Stützen 104 innerhalb des ersten isolierenden Körpers 108. Demgemäß können die ersten Hohlräume 124 an Stellen direkt über entsprechenden der Stützen 104 angeordnet sein.
  • In einer Ausführungsform ist der zweite Halbleiterchip 118 über dem ersten Halbleiterchip 106 angeordnet. In einer weiteren Ausführungsform kann der zweite Halbleiterchip 118 innerhalb des zweiten isolierenden Körpers 122 angeordnet sein. Ein Teil des zweiten Halbleiterchips 118 kann durch eine Unterseite des zweiten isolierenden Körpers 122 freigelegt sein. In einer Ausführungsform weist der zweite Halbleiterchip 118 im Wesentlichen die gleiche Abmessung wie der erste Halbleiterchip 106 auf. Es ist jedoch ersichtlich, dass der zweite Halbleiterchip 118 kleiner oder größer als der erste Halbleiterchip 106 sein kann.
  • In einigen Ausführungsformen ist die zweite leitfähige Struktur 126 mit dem zweiten Halbleiterchip 118 und der ersten leitfähigen Struktur 110 elektrisch verbunden. In einer weiteren Ausführungsform sind entsprechende der zweiten leitfähigen Strukturen 126 und entsprechende der ersten leitfähigen Strukturen 110 durch entsprechende der ersten Hohlräume 124 elektrisch miteinander verbunden.
  • In einer Ausführungsform ist die Haftschicht 120 (z.B. ein Klebstoff) zwischen dem ersten Halbleiterchip 106 und dem zweiten Halbleiterchip 118 angeordnet, damit der erste Halbleiterchip 106 an dem zweiten Halbleiterchip 118 haftet. Wie exemplarisch dargestellt, kann die Haftschicht 120 auch zwischen dem zweiten Halbleiterchip 118 und den leitfähigen Strukturen 110 angeordnet sein.
  • Bezugnehmend auf 2B kann eine Halbleiterpackung 206 so vorgesehen sein, wie in ähnlicher Weise vorstehend unter Bezugnahme auf die in 2A gezeigte Halbleiterpackung 204 beschrieben, kann jedoch des Weiteren Durchkontakte 114 und Hilfsverdrahtungsstrukturen 116 beinhalten, wie zuvor unter Bezugnahme auf 1B beschrieben.
  • 3 zeigt eine dritte Ausführungsform einer Halbleiterpackung. Bezugnehmend auf 3 kann eine Halbleiterpackung 208 so vorgesehen sein, wie in ähnlicher Weise vorstehend unter Bezugnahme auf die in 2A gezeigte Halbleiterpackung 204 beschrieben, kann jedoch einen Halbleiterchip 118a (hierin auch als ein „zweiter Halbleiterchip 118a“ bezeichnet), Chip-Durchkontakte 114a (hierin auch als „zweite Chip-Durchkontakte 114a“ bezeichnet), erste Chipkontaktstellen 115a, zweite Chipkontaktstellen 115b, eine Haftschicht 120 (hierin auch als eine „erste Haftschicht 120“ bezeichnet), einen isolierenden Körper 122 (hierin auch als ein „zweiter isolierender Körper 122“ bezeichnet) und leitfähige Strukturen 126 beinhalten (hierin auch als „zweite leitfähige Strukturen 126“ oder zweite Umverteilungsstrukturen bezeichnet).
  • In einer Ausführungsform ist der zweite isolierende Körper 122 über dem ersten isolierenden Körper 108 angeordnet. Der zweite isolierende Körper 122 kann ein Verkapselungsmaterial beinhalten, wie ein Epoxidharz, das dem Fachmann bekannt ist.
  • In einer Ausführungsform ist der zweite Halbleierchip 118a über dem ersten Halbleiterchip 106 angeordnet. In einer weiteren Ausführungsform kann der zweite Halbleiterchip 118a innerhalb des zweiten isolierenden Körpers 122 angeordnet sein. Ein Teil des zweiten Halbleiterchips 118a kann durch eine Unterseite des zweiten isolierenden Körpers 122 freigelegt sein. In einer Ausführungsform ist der zweite Halbleiterchip 118 größer als der erste Halbleiterchip 106.
  • In einer weiteren Ausführungsform kann der zweite Halbleiterchip 118 so charakterisiert sein, dass er eine aktive Oberfläche (auch als eine „zweite aktive Oberfläche“ bezeichnet) und eine zu der zweiten aktiven Oberfläche entgegengesetzte Rückseite (auch als eine „zweite Rückseite“ bezeichnet) aufweist. Die ersten Chipkontaktstellen 115a sind auf der zweiten Rückseite angeordnet, und die zweiten Chipkontaktstellen 115b sind auf der zweiten aktiven Oberfläche angeordnet.
  • Alternativ kann die Oberfläche des zweiten Halbleiterchips 118a, die der ersten aktiven Oberfläche des ersten Halbleiterchips 106 zugewandt ist, im Gegensatz zu der vorstehend beschriebenen Ausführungsform die zweite aktive Oberfläche sein. In diesem Fall sind die ersten Chipkontaktstellen 115a auf der zweiten aktiven Oberfläche angeordnet, und die zweiten Chipkontaktstellen 115b sind auf der zweiten Rückseite angeordnet. Die ersten Chipkontaktstellen 115a und die zweiten Chipkontaktstellen 115b können über die Chip-Durchkontakte 114a elektrisch miteinander verbunden sein.
  • In einer Ausführungsform entspricht eine Stelle von jedem der Chip-Durchkontakte 114a innerhalb des zweiten isolierenden Körpers 122 im Wesentlichen Stellen von entsprechenden der Stützen 104 innerhalb des ersten isolierenden Körpers 108. Demgemäß können die Chip-Durchkontakte 114a an Stellen direkt über entsprechenden der Stützen 104 angeordnet sein.
  • Die ersten leitfähigen Strukturen 110 können mit entsprechenden der ersten Chipkontaktstellen 115a elektrisch verbunden sein, und die externen Anschlüsse 112 können mit entsprechenden der zweiten Chipkontaktstellen 115b elektrisch verbunden sein.
  • In einer Ausführungsform ist die Haftschicht 120 (z.B. ein Klebstoff) zwischen dem ersten Halbleiterchip 106 und dem zweiten Halbleiterchip 118a angeordnet, damit der erste Halbleiterchip 106 an dem zweiten Halbleiterchip 118a haftet. Wie exemplarisch dargestellt, kann die Haftschicht 120 auch zwischen dem zweiten Halbleiterchip 118a und den leitfähigen Strukturen 110 angeordnet sein.
  • In einer Ausführungsform kann die Haftschicht 120 als ein anisotroper leitfähiger Film (ACF) vorgesehen sein. Zum Beispiel kann die in 3 gezeigte Halbleiterpackung 208 durch Bereitstellen der ACF-Haftschicht 120 über dem ersten Halbleiterchip 106 und über Teilen der ersten leitfähigen Strukturen 110 gebildet werden. Dann können der zweite Halbleiterchip 118a oder der zweite isolierende Körper 122, der den zweiten Halbleiterchip 118a beinhaltet, angeordnet und auf die ACF-Haftschicht 120 gepresst werden, so dass die ersten Chipkontaktstellen 115a mit entsprechenden der ersten leitfähigen Strukturen 110 elektrisch verbunden werden, wenngleich nicht im Detail gezeigt. Wenn der zweite Halbleiterchip 118a zuerst gebildet wird, kann der zweite isolierende Körper 122 so gebildet werden, dass er den zweiten Halbleiterchip 118a und die ACF-Haftschicht 120 bedeckt. Durch den zweiten Halbleiterchip 118a hindurch können Öffnungen gebildet und mit einem leitfähigen Material gefüllt werden, um die Chip-Durchkontakte 114a zu bilden, welche eine Zwischenverbindung zwischen den ersten Chipkontaktstellen 115a und den zweiten Chipkontaktstellen 115b herstellen. Schließlich können externe Anschlüsse 112, wie Lotkugeln, unter Verwendung herkömmlicher Verfahren auf den zweiten Chipkontaktstellen 115b gebildet werden. Zum Beispiel wird ein Teil des zweiten isolierenden Körpers 122 entfernt, um die zweiten Chipkontaktstellen 115b bereichsweise freizulegen. Als nächstes werden die externen Anschlüsse 112 auf dem freigelegten Teil der zweiten Chipkontaktstellen 115b gebildet.
  • Die 4A, 4B und 4C zeigen eine vierte Ausführungsform einer Halbleiterpackung bzw. Variationen derselben.
  • Bezugnehmend auf 4A kann eine Halbleiterpackung 210 vorgesehen sein, wie in ähnlicher Weise vorstehend unter Bezugnahme auf die in 2A gezeigte Halbleiterpackung 204 beschrieben, kann jedoch des Weiteren zusätzliche Halbleiterchips (z.B. Halbleiterchips 128 und 136, hierin auch als ein „dritter Halbleiterchip 128“ beziehungsweise ein „vierter Halbleiterchip 136“ bezeichnet), zusätzliche Haftschichten (z.B. Haftschichten 130 und 138, hierin auch als eine „zweite Haftschicht 130“ beziehungsweise eine „dritte Haftschicht 138“ bezeichnet), zusätzliche isolierende Körper (z.B. isolierende Körper 132 und 140, hierin auch als ein „dritter isolierender Körper 132“ beziehungsweise ein „vierter isolierender Körper 140“ bezeichnet) und zusätzliche leitfähige Strukturen (z.B. leitfähige Strukturen 134 und 142, hierin auch als „dritte leitfähige Strukturen 134“ beziehungsweise „vierte leitfähige Strukturen 142“ bezeichnet) beinhalten.
  • Gemäß einigen Ausführungsformen können die zusätzlichen Halbleiterchips, die zusätzlichen Haftschichten, die zusätzlichen isolierenden Körper und die zusätzlichen leitfähigen Strukturen in einer Weise vorgesehen sein, die ähnlich dem zweiten Halbleiterchip 118, der ersten Haftschicht 120, dem zweiten isolierenden Körper 122 und den zweiten leitfähigen Strukturen 126 ist, die vorstehend unter Bezugnahme auf 2A beschrieben wurden.
  • Zum Beispiel kann der dritte isolierende Körper 132 über dem zweiten isolierenden Körper 122 angeordnet sein und zweite Hohlräume 133 beinhalten, die sich von einer Oberseite desselben zu einer Unterseite desselben erstrecken. Der dritte Halbleiterchip 128 kann innerhalb des dritten isolierenden Körpers 132 angeordnet sein, und die dritten leitfähigen Strukturen 134 können mit dem dritten Halbleiterchip 128 elektrisch verbunden sein. Die zweite Haftschicht 130 ist zwischen dem zweiten Halbleiterchip 118 und dem dritten Halbleiterchip 128 angeordnet, damit der zweite Halbleiterchip 1118 an dem dritten Halbleiterchip 128 haftet. Des Weiteren können entsprechende der dritten leitfähigen Strukturen 134 und entsprechende der zweiten leitfähigen Strukturen 126 durch entsprechende der zweiten Hohlräume 133 elektrisch verbunden sein.
  • In ähnlicher Weise kann der vierte isolierende Körper 140 über dem dritten isolierenden Körper 132 angeordnet sein und dritte Hohlräume 141 beinhalten, die sich von einer Oberseite desselben zu einer Unterseite desselben erstrecken. Der vierte Halbleiterchip 136 kann innerhalb des vierten isolierenden Körpers 140 angeordnet sein, und die vierten leitfähigen Strukturen 142 können mit dem vierten Halbleiterchip 136 elektrisch verbunden sein. Die dritte Haftschicht 138 ist zwischen dem dritten Halbleiterchip 128 und dem vierten Halbleiterchip 136 angeordnet, damit der dritte Halbleiterchip 128 an dem vierten Halbleiterchip 136 haftet. Des Weiteren können entsprechende der vierten leitfähigen Strukturen 142 und entsprechende der dritten leitfähigen Strukturen 134 durch entsprechende der dritten Hohlräume 141 elektrisch verbunden sein.
  • In der in 4A gezeigten Halbleiterpackung 210 sind jedoch die externen Anschlüsse 112 mit entsprechenden der vierten leitfähigen Strukturen 142 anstelle der zweiten leitfähigen Strukturen 126 verbunden. Es versteht sich jedoch, dass der vierte Halbleiterchip 136, die dritte Haftschicht 138, der vierte isolierende Körper 140 und die vierte leitfähige Struktur 142 weggelassen werden können. Demzufolge können die externen Anschlüsse 112 mit entsprechenden der dritten leitfähigen Strukturen 134 anstelle der vierten leitfähigen Strukturen 142 verbunden sein.
  • Bezugnehmend auf 4B kann eine Halbleiterpackung 210' vorgesehen sein, wie in ähnlicher Weise vorstehend unter Bezugnahme auf die in 4A gezeigte Halbleiterpackung 210 beschrieben, kann jedoch des Weiteren Stützen 104' beinhalten, die innerhalb des zweiten isolierenden Körpers 122 angeordnet sind. In einer Ausführungsform kann die Halbleiterpackung 210' des Weiteren Stützen 104" beinhalten, die innerhalb des dritten isolierenden Körpers 132 angeordnet sind. Gemäß einigen Ausführungsformen können die Zusammensetzungen und Abmessungen der Stützen 104' und 104" ähnlich den Zusammensetzungen und Abmessungen der zuvor erörterten Stützen 104 sein. Gemäß einigen Ausführungsformen können die Abmessungen der Stützen 104' und 104" relativ zu dem zweiten beziehungsweise dritten Halbleiterchip 118 und 128 ähnlich den Abmessungen der Stützen 104 relativ zu dem ersten Halbleiterchip 106 sein, wie zuvor erörtert. Gemäß einigen Ausführungsformen können die Abmessungen der Stützen 104' und 104" relativ zu dem zweiten beziehungsweise dritten isolierenden Körper 122 und 132 ähnlich den Abmessungen der Stützen 104 relativ zu dem ersten isolierenden Körper 108 sein, wie zuvor erörtert.
  • In einer Ausführungsform können die Stützen 104' innerhalb des zweiten isolierenden Körpers 122 an Stellen lateral zwischen den ersten Hohlräumen 124 und Seiten des zweiten Halbleiterchips 118 angeordnet sein. In einer weiteren Ausführungsform können die Stützen 104' innerhalb des zweiten isolierenden Körpers 122 an Stellen benachbart zu den ersten Hohlräumen 124 angeordnet sein, so dass die ersten Hohlräume 124 lateral zwischen den Stützen 104' und Seiten des zweiten Halbleiterchips 118 angeordnet sind.
  • In einer Ausführungsform können die Stützen 104" innerhalb des dritten isolierenden Körpers 132 an Stellen benachbart zu den zweiten Hohlräumen 133 angeordnet sein, so dass die zweiten Hohlräume 133 lateral zwischen den Stützen 104" und Seiten des dritten Halbleiterchips 128 angeordnet sind. In einer weiteren Ausführungsform können die Stützen 104" innerhalb des dritten isolierenden Körpers 132 an Stellen lateral zwischen den zweiten Hohlräumen 133 und Seiten des dritten Halbleiterchips 128 angeordnet sein.
  • Gemäß einigen Ausführungsformen können die Stützen 104' und 104" zum Beispiel durch Bilden von Vertiefungen innerhalb der Oberseiten von entsprechenden des zweiten beziehungsweise des dritten isolierenden Körpers 122 und 132 gefolgt von einem Füllen der Vertiefungen mit leitfähigem oder isolierendem Material gebildet werden. Die vorliegende Erfindung ist jedoch nicht auf diese spezielle Verfahren zum Bilden der Stützen 104' und 104" beschränkt, und es können stattdessen andere geeignete Verfahren im Rahmen der Erfindung verwendet werden.
  • Bezugnehmend auf 4C kann eine Halbleiterpackung 212 vorgesehen sein, wie in ähnlicher Weise vorstehend unter Bezugnahme auf die in 4A gezeigte Halbleiterpackung 210 beschrieben, kann jedoch des Weiteren Durchkontakte 114 und Hilfsverdrahtungsstrukturen 116 beinhalten, wie zuvor unter Bezugnahme auf 1B beschrieben.
  • Die 5A bis 5D zeigen vergrößert die in einem Bereich „A“ der in 4A gezeigten Halbleiterpackung angeordnete Struktur gemäß einigen Ausführungsformen.
  • Wie vorstehend erwähnt, kann eine strukturierte isolierende Schicht zwischen die ersten leitfähigen Strukturen 110 und den ersten isolierenden Körper 108 eingefügt werden. Eine derartige strukturierte isolierende Schicht (hierin auch als eine „erste strukturierte isolierende Schicht“ bezeichnet) ist in den 5A bis 5D mit 144C identifiziert. Ähnlich zu der ersten strukturierten isolierenden Schicht 144C kann eine zweite strukturierte isolierende Schicht 144B zwischen die zweiten leitfähigen Strukturen 126 und den zweiten isolierenden Körper 122 eingefügt werden. Außerdem ist eine dritte strukturierte isolierende Schicht 144A exemplarisch so gezeigt, dass sie zwischen die dritten leitfähigen Strukturen 134 und den dritten isolierenden Körper 132 eingefügt ist. Die erste, zweite und dritte strukturierte isolierende Schicht (d.h. die ILD-Schichten) 144C, 144B beziehungsweise 144A können z.B. ein poröses dielektrisches Material, ein Polymer, ein Harz, ein Epoxid oder dergleichen oder eine Kombination derselben beinhalten. Die erste, zweite und dritte strukturierte isolierende Schicht 144C, 144B beziehungsweise 144A können durch einen geeigneten Prozess gebildet werden, wie Aufschleudern oder dergleichen.
  • Bezugnehmend auf die in 5A exemplarisch dargestellte Ausführungsform können die Stellen der ersten Hohlräume 124 innerhalb des zweiten isolierenden Körpers 122 im Wesentlichen den Stellen der Stützen 104 innerhalb des ersten isolierenden Körpers 108 entsprechen. Demgemäß können die ersten Hohlräume 124 an Stellen direkt über entsprechenden der Stützen 104 angeordnet sein.
  • In einer Ausführungsform können die zweiten leitfähigen Strukturen 126 über der zweiten strukturierten isolierenden Schicht 144B ebenso wie entlang von Kanten des zweiten isolierenden Körpers 122, die Seitenwände der ersten Hohlräume 124 definieren, und auf einem Teil (z.B. einer Oberseite) von entsprechenden der ersten leitfähigen Strukturen 110 angeordnet sein. Demgemäß können die ersten Hohlräume 124 als mit einem leitfähigen Material überzogen charakterisiert sein. In ähnlicher Weise können die dritten leitfähigen Strukturen 134 über der dritten strukturierten isolierenden Schicht 144A ebenso wie entlang von Kanten des dritten isolierenden Körpers 132, die Seitenwände der zweiten Hohlräume 133 definieren, und auf einem Teil (z.B. einer Oberseite) von entsprechenden der zweiten leitfähigen Strukturen 126 angeordnet sein. Demgemäß können die zweiten Hohlräume 133 als mit einem leitfähigen Material überzogen charakterisiert sein.
  • In einer weiteren Ausführungsform ist der vierte isolierende Körper 140 innerhalb der zweiten Hohlräume 133 ausgebildet. Demgemäß können die zweiten Hohlräume 133 als mit einem isolierenden Material gefüllt charakterisiert werden.
  • In noch einer weiteren Ausführungsform sind Teile des dritten isolierenden Körpers 132 innerhalb der ersten Hohlräume 124 angeordnet, und Stellen der zweiten Hohlräume 133 innerhalb des dritten isolierenden Körpers 132 entsprechen im Wesentlichen Stellen der ersten Hohlräume 124 innerhalb des zweiten isolierenden Körpers 122. Daher können Stellen der zweiten Hohlräume 133 innerhalb des dritten isolierenden Körpers 132 im Wesentlichen Stellen der Stützen 104 innerhalb des ersten isolierenden Körpers 108 entsprechen. Demgemäß können die zweiten Hohlräume 133 an Stellen direkt über entsprechenden der Stützen 104 angeordnet sein.
  • In noch einer weiteren Ausführungsform kontaktieren die dritten leitfähigen Strukturen 134 Teile (z.B. Oberseiten) von entsprechenden der zweiten leitfähigen Strukturen 126 elektrisch, die innerhalb der ersten Hohlräume 124 angeordnet sind. Demgemäß können die dritten leitfähigen Strukturen 134 als innerhalb von entsprechenden der ersten Hohlräume 124 angeordnet charakterisiert werden.
  • Bezugnehmend auf die in 5B exemplarisch dargestellte Ausführungsform ist die im Bereich „A“ angeordnete Struktur der in 4A gezeigten Halbleiterpackung ähnlich der bezüglich 5A beschriebenen Struktur. Die in 5B exemplarisch dargestellte Struktur unterscheidet sich jedoch von der in 5A gezeigten Struktur, da Stellen des zweiten Hohlraums 133 innerhalb des dritten isolierenden Körpers 132 im Gegensatz zu der in 5A gezeigten Ausführungsform nicht Stellen der ersten Hohlräume 124 innerhalb des zweiten isolierenden Körpers 122 entsprechen. Die ersten Hohlräume 124 können als mit einem isolierenden Material (d.h. dem dritten isolierenden Körper 132) gefüllt charakterisiert werden.
  • In einer Ausführungsform kontaktieren die dritten leitfähigen Strukturen 134 Teile (z.B. Oberseiten) von entsprechenden der zweiten leitfähigen Strukturen 126 elektrisch, die außerhalb der ersten Hohlräume 124 angeordnet sind. Demgemäß können die dritten leitfähigen Strukturen 134 Teile von entsprechenden der zweiten leitfähigen Strukturen 126 elektrisch kontaktieren, die über der zweiten strukturierten isolierenden Schicht 144B liegen.
  • Bezugnehmend auf die in 5C exemplarisch dargestellte Ausführungsform ist die im Bereich „A“ angeordnete Struktur der in 4A gezeigten Halbleiterpackung ähnlich der bezüglich 5B beschriebenen Struktur. Die in 5C exemplarisch dargestellte Struktur unterscheidet sich jedoch von der in 5B gezeigten Struktur dahingehend, dass die zuvor erwähnten Stützen 104' innerhalb des zweiten isolierenden Körpers 122 an Stellen angeordnet sind, die im Wesentlichen Stellen der dritten Hohlräume 133 innerhalb des dritten isolierenden Körpers 132 entsprechen. Demgemäß können Stützen 104' an Stellen direkt unterhalb von entsprechenden der Hohlräume 133 angeordnet sein. Somit entspricht die in 5C exemplarisch dargestellte Struktur einem Bereich „B“ der in 4B exemplarisch dargestellten Halbleiterpackung 210'.
  • Bezugnehmend auf 5D unterscheidet sich die darin exemplarisch dargestellte Struktur von der in 5A gezeigten Struktur dadurch, dass innerhalb der ersten Hohlräume 124 leitfähige Stifte 146 ausgebildet sind. Demgemäß können die ersten Hohlräume 124 als mit einem leitfähigen Material gefüllt charakterisiert werden. In einer Ausführungsform können Oberseiten der leitfähigen Stifte 146 im Wesentlichen koplanar zu Oberseiten der zweiten leitfähigen Strukturen 126 sein.
  • Aufgrund des Vorhandenseins des leitfähigen Stifts 146 sind Teile des dritten isolierenden Körpers 132 direkt über den ersten Hohlräumen 124 angeordnet, jedoch nicht innerhalb derselben. Außerdem kontaktieren die dritten leitfähigen Strukturen 134 Teile (z.B. Oberseiten) von entsprechenden der leitfähigen Stifte 146 elektrisch, die innerhalb der ersten Hohlräume 124 angeordnet sind.
  • Die 6A bis 6C zeigen vergrößert die im Bereich „A“ der in 4A gezeigten Halbleiterpackung angeordnete Struktur gemäß einigen weiteren Ausführungsformen.
  • Bezugnehmend auf die in 6A exemplarisch dargestellte Ausführungsform können die Stellen der ersten Hohlräume 124 innerhalb des zweiten isolierenden Körpers 122 im Wesentlichen Stellen der Stützen 104 innerhalb des ersten isolierenden Körpers 108 entsprechen. Demgemäß können die ersten Hohlräume 124 an Stellen direkt über entsprechenden der Stützen 104 angeordnet sein.
  • In einer Ausführungsform entsprechen Stellen der zweiten Hohlräume 133 innerhalb des dritten isolierenden Körpers 132 Im Wesentlichen Stellen der ersten Hohlräume 124 innerhalb des zweiten isolierenden Körpers 122. Daher können Stellen der zweiten Hohlräume 133 innerhalb des dritten isolierenden Körpers 132 im Wesentlichen Stellen der Stützen 104 innerhalb des ersten isolierenden Körpers 108 entsprechen. Demgemäß können die zweiten Hohlräume 133 an Stellen direkt über entsprechenden der Stützen 104 angeordnet sein.
  • In einem Aspekt können die zweiten leitfähigen Strukturen 126 über der zweiten isolierenden Schicht 144B, jedoch nicht entlang von Kanten des zweiten isolierenden Körpers 122, die Seitenwände der ersten Hohlräume 124 definieren, oder auf Teilen (z.B. Oberseiten) von entsprechenden der ersten leitfähigen Strukturen 110 angeordnet sein. In noch einem weiteren Aspekt können die zweiten leitfähigen Strukturen 126 als linienartige Strukturen vorgesehen sein, die sich primär entlang einer einzigen Richtung von dem zweiten Halbleiterchip 118 weg erstrecken.
  • Der dritte isolierende Körper 132 kann über dem zweiten isolierenden Körper 122 angeordnet sein, jedoch nicht innerhalb der ersten Hohlräume 124.
  • In einer Ausführungsform können die ersten und zweiten Hohlräume 124 und 133 in einem einzigen Strukturierungsprozess gebildet werden. Zum Beispiel kann nach der Bildung des zweiten isolierenden Körpers 122, der zweiten strukturierten isolierenden Schicht 144B, der zweiten leitfähigen Strukturen 126, des dritten isolierenden Körpers 132 und der dritten strukturierten isolierenden Schicht 144A die resultierende Struktur einem Strukturierungsprozess unterworfen werden, der sukzessive die zweiten Hohlräume 133 innerhalb des dritten isolierenden Körpers 132 und die ersten Hohlräume 124 innerhalb des zweiten isolierenden Körpers 122 bildet. Somit können die ersten und zweiten Hohlräume 124 und 133 als ein einziger Hohlraum charakterisiert werden, der sich durchgehend durch den zweiten und den dritten isolierenden Körper 122 und 132 hindurch erstreckt. In einer Ausführungsform kann der Strukturierungsprozess ein Laserbohrprozess sein, der mit einem UV-Laser durchgeführt wird. Demgemäß können Seitenwände des ersten und des zweiten Hohlraums 124 und 133 im Wesentlichen vertikal sein.
  • Wie vorstehend in der Beschreibung des Standes der Technik angegeben, verwenden herkömmliche Laserbohrprozesse IR-Laser, die Öffnungen mit Seitenwänden erzeugen können, die Haftprobleme mit nachfolgend gebildeten leitfähigen Strukturen erzeugen. Licht, das von UV-Lasern emittiert wird, weist jedoch eine relativ kurze Wellenlänge auf. Demzufolge wird UV-Laserlicht weniger gestreut, wenn es Verkapselungsmaterial durchläuft. Demgemäß kann der UV-Laserbohrprozess Hohlräume 124 mit Seitenwänden erzeugen, die im Wesentlichen weniger geschädigt sind. Als ein Ergebnis kann die Haftung zwischen dem ersten isolierenden Körper 108 (oder dem Verkapselungsmaterial) und leitfähigen Stiften 148 von 6A, die weiter unten erläutert werden, signifikant verbessert werden.
  • Des Weiteren verbleibt die Stütze 104 während des Hochleistungs-UV-Laserbohrprozesses, da die Stütze 104 unterhalb der Stelle der Hohlräume 124 angeordnet ist, die als Puffer wirken, weiterhin unter den ersten leitfähigen Strukturen 110, selbst wenn der UV-Laser die ersten leitfähigen Strukturen 110 schädigt oder durchlöchert.
  • Demzufolge kann die elektrische Signalverbindung zwischen den Halbleiterchips, z.B. 118, und den externen Anschlüssen 112 gesichert werden, wodurch die Zuverlässigkeit der resultierenden elektronischen Produkte verbessert wird. Mit anderen Worten kann mit dem Vorhandensein der Stütze 104 nunmehr der UV-Laserbohrprozess anstelle des herkömmlichen IR-Laserprozesses verwendet werden, der, wie vorstehend beschrieben, viele Zuverlässigkeitsprobleme aufweist.
  • Außerdem können UV-Laserbohrprozesse verwendet werden, um Hohlräume 124 mit im Wesentlichen vertikalen Seitenwänden zu erzeugen. Durch Bilden von Hohlräumen 124 mit im Wesentlichen vertikalen Seitenwänden kann der Abstand zwischen benachbarten externen Anschlüssen 112, d.h. das Rastermaß, reduziert werden. Daher können innerhalb der gleichen Fläche mehr externe Anschlüsse bereitgestellt werden, wodurch die Signaldichte und der Auslegungsspielraum der Halbleiterpackung erhöht werden.
  • In einer weiteren Ausführungsform können die dritten leitfähigen Strukturen 134 über der dritten strukturierten isolierenden Schicht 144A ebenso wie entlang von Kanten des dritten isolierenden Körpers 132, die Seitenwände der zweiten Hohlräume 133 definieren, entlang von Kanten der zweiten leitfähigen Strukturen 126, die außerhalb der ersten Hohlräume 124 angeordnet sind, entlang von Kanten des zweiten isolierenden Körpers 122, die Seitenwände der ersten Hohlräume 124 definieren, und auf Teilen (z.B. Oberseiten) von entsprechenden der ersten leitfähigen Strukturen 110 angeordnet sein, die unterhalb der ersten Hohlräume 124 angeordnet sind. Demgemäß können die dritten leitfähigen Strukturen 134 als innerhalb von entsprechenden der ersten Hohlräume 124 und der zweiten Hohlräume 133 angeordnet charakterisiert werden.
  • In noch einer weiteren Ausführungsform können die leitfähigen Stifte 148 auf den dritten leitfähigen Strukturen 134 ausgebildet sein, so dass sie sich durch die zweiten beziehungsweise ersten Hohlräume 133 und 124 hindurch erstrecken. Demgemäß können die ersten und zweiten Hohlräume 124 und 133 mit einem leitfähigen Material gefüllt sein. In einer Ausführungsform können die Oberseiten der leitfähigen Stifte 148 im Wesentlichen koplanar mit Oberseiten der dritten leitfähigen Strukturen 134 sein.
  • Bezugnehmend auf 6B unterscheidet sich die darin exemplarisch dargestellte Struktur von der in 6A gezeigten Struktur dadurch, dass die ersten beziehungsweise zweiten Hohlräume 124 und 133 nach der Bildung der dritten leitfähigen Strukturen 134 auf der dritten strukturierten isolierenden Schicht 144A gebildet werden. Demzufolge können die dritten leitfähigen Strukturen 134 über der dritten strukturierten isolierenden Schicht 144A, jedoch nicht entlang von Kanten des dritten isolierenden Körpers 132, die Seitenwände der zweiten Hohlräume 133 definieren, oder auf Teilen (z.B. Oberseiten) von entsprechenden der ersten leitfähigen Strukturen 110 angeordnet sein. In einer Ausführungsform können die dritten leitfähigen Strukturen 132 als linienartige Strukturen vorgesehen sein, die sich primär entlang einer einzigen Richtung von dem dritten Halbleiterchip 128 weg erstrecken.
  • Bezugnehmend auf die exemplarisch in 6C dargestellte Ausführungsform können die Stellen der ersten Hohlräume 124 innerhalb des zweiten isolierenden Körpers 122 im Wesentlichen Stellen der Stützen 104 innerhalb des ersten isolierenden Körpers 108 entsprechen. Demgemäß können die ersten Hohlräume 124 an Stellen direkt über entsprechenden der Stützen 104 angeordnet sein.
  • In einer Ausführungsform entsprechen Stellen der zweiten Hohlräume 133 innerhalb des dritten isolierenden Körpers 132 im Wesentlichen Stellen der ersten Hohlräume 124 innerhalb des zweiten isolierenden Körpers 122. Daher können Stellen der zweiten Hohlräume 133 innerhalb des dritten isolierenden Körpers 132 im Wesentlichen Stellen der Stützen 104 innerhalb des ersten isolierenden Körpers 108 entsprechen. Demgemäß können die zweiten Hohlräume 133 an Stellen direkt über entsprechenden der Stützen 104 angeordnet sein.
  • In einer Ausführungsform sind leitfähige Stifte 146 innerhalb der ersten Hohlräume 124 ausgebildet. Demgemäß können die ersten Hohlräume 124 als mit einem leitfähigen Material gefüllt charakterisiert werden. In einer Ausführungsform können Oberseiten der leitfähigen Stifte 146 im Wesentlichen koplanar mit einer Oberseite der zweiten strukturierten isolierenden Schicht 144B sein.
  • In einer Ausführungsform sind die zweiten leitfähigen Strukturen 126 über den leitfähigen Stiften 146 ausgebildet.
  • In einer weiteren Ausführungsform ist der dritte isolierende Körper 132 über den zweiten leitfähigen Strukturen 126 so angeordnet, dass er wenigstens einen Teil des zweiten isolierenden Körpers 122 und einen Teil der leitfähigen Stifte 146 überlappt. Eine dritte strukturierte isolierende Schicht 144A ist über dem zweiten isolierenden Körper 132 ausgebildet. Die dritten leitfähigen Strukturen 134 können dann über der dritten strukturierten isolierenden Schicht 144A ebenso wie entlang von Kanten des dritten isolierenden Körpers 132, die Seitenwände der zweiten Hohlräume 133 definieren, und auf Teilen (z.B. Oberseiten) von entsprechenden der zweiten leitfähigen Strukturen 126 angeordnet sein. Demgemäß können die zweiten Hohlräume 133 als mit einem leitfähigen Material überzogen charakterisiert werden. Die dritten leitfähigen Strukturen 134 können über Teilen von entsprechenden der leitfähigen Stifte 146 angeordnet sein.
  • In einer Ausführungsform können die ersten und zweiten Hohlräume 124 und 133 in verschiedenen Strukturierungsprozessen gebildet werden. Zum Beispiel kann die resultierende Struktur nach dem Bilden des zweiten isolierenden Körpers 122 und der zweiten strukturierten isolierenden Schicht 144B einem ersten Strukturierungsprozess unterworfen werden, der die ersten Hohlräume 124 innerhalb des zweiten isolierenden Körpers 122 bildet. Dann kann die resultierende Struktur nach dem Bilden der leitfähigen Stifte 146, der zweiten leitfähigen Strukturen 126, des dritten isolierenden Körpers 132 und der dritten strukturierten isolierenden Schicht 144A einem zweiten Strukturierungsprozess unterworfen werden, der die zweiten Hohlräume 133 innerhalb des dritten isolierenden Körpers 132 bildet. Somit können die ersten und zweiten Hohlräume 124 und 133 als mehrere Hohlräume charakterisiert werden, die sich einzeln durch den zweiten und den dritten isolierenden Körper 122 und 132 erstrecken. In einer Ausführungsform können der erste und der zweite Strukturierungsprozess irgendein geeigneter Prozess sein.
  • In einigen Ausführungsformen können Seitenwände der ersten und der zweiten Hohlräume 124 und 133 schräg sein. Außerdem kann eine Oberseite des leitfähigen Stifts 146 höher als eine Oberseite des zweiten isolierenden Körpers 122 sein.
  • Die 7A bis 7F zeigen exemplarische Prozesse zum Bilden der in 1A gezeigten Halbleiterpackung gemäß einer Ausführungsform der Erfindung.
  • Bezugnehmend auf 7A werden Halbleiterchips 106 an einer Oberfläche eines Trägersubstrats 100 angebracht. Außerdem werden Stützen 104 an der Oberfläche des Trägersubstrats 100 angebracht.
  • In einer Ausführungsform können die aktiven Oberflächen der Halbleiterchips 106 an der Oberfläche des Trägersubstrats 100 angebracht werden. Demgemäß sind die aktiven Oberflächen der Halbleiterchips 106 dem Trägersubstrat 100 zugewandt, während den aktiven Oberflächen der Halbleiterchips 106 gegenüberliegende Rückseiten der Halbleiterchips 106 von dem Trägersubstrat 100 abgewandt sind.
  • In einer weiteren Ausführungsform können die Halbleiterchips 106 an der Oberfläche des Trägersubstrats 100 angebracht werden, indem ein Opfermaterial 102 auf der Oberfläche des Trägersubstrats 100 bereitgestellt wird und dann die Halbleiterchips 106 an das Opfermaterial 102 gekoppelt werden. In ähnlicher Weise können die Stützen 104 durch Koppeln der Stützen 104 an das Opfermaterial 102 an der Oberfläche des Trägersubstrats 100 angebracht werden.
  • In einer Ausführungsform kann das Opfermaterial 102 als ein Klebematerial bereitgestellt werden. In einer weiteren Ausführungsform ist das Opfermaterial 102 ein Klebematerial, das gegenüber Wärme und/oder Licht sensitiv ist. Das heißt, bei Einwirken von Wärme und/oder Licht verschlechtern sich die Hafteigenschaften des Opfermaterials.
  • In einer Ausführungsform können die Stützen 104 an der Oberfläche des Trägersubstrats 100 durch Bilden einer Materialschicht über der Oberfläche des Trägersubstrats 100 gefolgt von einem Strukturieren der Materialschicht angebracht werden. In einer weiteren Ausführungsform können die Stützen 104 vor dem Anbringen an der Oberfläche des Trägersubstrats 100 vorgeformt werden (z.B. wie bei Leitungen eines Leiterrahmens). Es versteht sich, dass die Stützen 104 an dem Trägersubstrat 100 vor oder nach dem Anbringen des Halbleiterchips 106 an dem Trägersubstrat 100 angebracht werden können. In entsprechenden Ausführungsformen können die Stützen 104 aus einem leitfähigen Material (z.B. Cu, Fe, Ag, Au, Al, einem leitfähigen Polymer mit einer hohen Haftfestigkeit zu dem Opfermaterial 102 oder dergleichen oder einer Kombination derselben) oder einem isolierenden Material gebildet werden (z.B. einem Dielektrikum).
  • In einer Ausführungsform kann das Trägersubstrat 100 ein Material beinhalten, das für Licht transparent ist, das beim Degradieren der Hafteigenschaften des Opfermaterials 102 verwendet wird. In einer weiteren Ausführungsform kann das Trägersubstrat 100 ein Material beinhalten, das Wärme geeignet leitet, die beim Degradieren der Hafteigenschaften des Opfermaterials 102 verwendet wird. Exemplarische Materialien für das Trägersubstrat 100 beinhalten ein Metall oder ein Polyimid.
  • Bezugnehmend auf 7B kann über der Oberfläche des Trägersubstrats 100 ein isolierendes Material bereitgestellt werden, um so die Halbleiterchips 106 und die Stützen 104 zu verkapseln. Beim Verkapseln der Halbleiterchips 106 und der Stützen 104 bildet das isolierende Material einen isolierenden Körper 108 oder eine Verkapselung.
  • Bezugnehmend auf 7C wird das Trägersubstrat 100 von den Halbleiterchips 106, den Stützen 104 und dem isolierenden Körper 108 separiert.
  • In einer Ausführungsform wird das Trägersubstrat 100 von den Halbleiterchips 106, den Stützen 104 und dem isolierenden Körper 108 dadurch separiert, dass das Opfermaterial 102 Licht und/oder Wärme ausgesetzt wird. Beim Einwirken von Licht und/oder Wärme auf das Opfermaterial 102 werden die Hafteigenschaften des Opfermaterials 102 degradiert, um dadurch eine Separation des Trägersubstrats 100 von den Halbleiterchips 106 und den Stützen 104 zu erleichtern.
  • Nach dem Trennen des Trägersubstrats 100 von den Halbleiterchips 106 und den Stützen 104 kann ein Planarisierungsprozess (z.B. ein Rückätzprozess) durchgeführt werden, um das Opfermaterial 102 und Teile des isolierenden Körpers 108 zu entfernen, die über die aktive Oberfläche des Halbleiterchips und die Oberseiten der Stützen 104 hinausragen. Demgemäß können Teile (d.h. die aktiven Oberflächen) der Halbleiterchips 106, z.B. Chipkontaktstellenbereiche (nicht gezeigt), und Teile (d.h. Oberseiten) der Stützen 104 durch den isolierenden Körper 108 freigelegt werden.
  • Bezugnehmend auf 7D wird eine leitfähige Struktur 110 über dem isolierenden Körper 108 gebildet. In einer Ausführungsform kann die leitfähige Struktur 110 die freigelegten Teile (d.h. die aktiven Oberflächen) der Halbleiterchips 106 und die freigelegten Teile (d.h. die Oberseiten) der Stützen 104 elektrisch verbinden.
  • In einer Ausführungsform wird eine strukturierte isolierende Schicht (siehe z.B. die strukturierte isolierende Schicht 144C in den 5A bis 5C und 6A bis 6C) vor dem Bilden der leitfähigen Strukturen 110 gebildet. Demgemäß kann die strukturierte isolierende Schicht über den aktiven Oberflächen der Halbleiterchips 106, den Oberseiten der Stützen 104 und dem isolierenden Körper 108 gebildet werden und Chipkontaktstellenbereiche in den aktiven Oberflächen der Halbleiterchips 106 ebenso wie die Oberseiten der Stützen 104 freilegen. In einer Ausführungsform kann die strukturierte isolierende Schicht durch Bilden einer Materialschicht über den aktiven Oberflächen der Halbleiterchips 106, den Oberseiten der Stützen 104 und dem isolierenden Körper 108 gefolgt von einem Strukturieren der Materialschicht gebildet werden, um Chipkontaktstellenbereiche in den aktiven Oberflächen der Halbleiterchips 106 ebenso wie die Oberseiten der Stützen 104 freizulegen.
  • Nach dem Bilden der strukturierten isolierenden Schicht, wie im vorstehenden Abschnitt beschrieben, wird die leitfähige Struktur 110 gebildet. In einer Ausführungsform kann die leitfähige Struktur 110 durch Bilden einer Kristallkeimschicht auf den aktiven Oberflächen der Halbleiterchips 106 (z.B. auf Chipkontaktstellenbereichen in den aktiven Oberflächen) ebenso wie auf Oberseiten der Stützen (z.B. durch Sputtern) gefolgt von der Bildung einer leitfähigen Schicht auf der Kristallkeimschicht gebildet werden. Die leitfähige Schicht kann durch Elektroplattieren, stromloses Plattieren oder dergleichen oder eine Kombination derselben gebildet werden. Es versteht sich, dass auch andere bekannte Verfahren zur Bildung der leitfähigen Strukturen 110 im Rahmen der Erfindung verwendet werden können. Zum Beispiel wird eine leitfähige Schicht unter Verwendung von chemischer Gasphasenabscheidung (CVD) über den Halbleiterchips 106 aufgebracht und zur Bildung der leitfähigen Strukturen 110 strukturiert.
  • Bezugnehmend auf 7E werden externe Anschlüsse 112 auf den leitfähigen Strukturen 110 gebildet, und Gruppen von Halbleiterchips 106 und Stützen 104 können vereinzelt werden, um einzelne Halbleiterpackungen zu bilden, die zum Beispiel je einen Halbleiterchip 106 und mehrere Stützen 104 beinhalten. In einer Ausführungsform können die externen Anschlüsse 112 als leitfähige Kugeln vorgesehen sein, wie Lotkugeln oder leitfähige Hügel.
  • In der in 7F exemplarisch gezeigten Ausführungsform wird die Opferschicht 120 kontinuierlich über der Oberfläche des Trägersubstrats 100 gebildet und nicht diskontinuierlich, wie in 7A gezeigt.
  • Aufgrund des Vorhandenseins der leitfähigen Struktur 110 und der Stützen 104 kann der Halbleiterchip 106 effektiv gepackt werden, selbst wenn das Rastermaß zwischen benachbarten Chipkontaktstellenbereichen in der aktiven Oberfläche der Halbleiterchips 106 klein ist.
  • Die 8A bis 8E zeigen exemplarische Prozesse zum Bilden der in 2A gezeigten Halbleiterpackung.
  • In einer Ausführungsform werden Prozesse zum Bilden der in 2A gezeigten Halbleiterpackung 204 durchgeführt, indem zuerst die unter Bezugnahme auf die 7A bis 7D beschriebenen Prozesse durchgeführt werden. Als nächstes werden bezugnehmend auf 8A zweite Halbleiterchips 118 über den ersten Halbleiterchips 106 bereitgestellt. In einer Ausführungsform werden die zweiten Halbleiterchips 118 über entsprechenden der ersten Halbleiterchips 106 durch Bereitstellen einer Haftschicht 120 auf den freigelegten Teilen (d.h. aktiven Oberflächen) der ersten Halbleiterchips 106 und Koppeln der zweiten Halbleiterchips 118 an die Haftschicht 120 bereitgestellt.
  • In einer Ausführungsform sind Rückseiten der zweiten Halbleiterchips 118 den aktiven Oberflächen der ersten Halbleiterchips 106 zugewandt, und aktive Oberflächen der zweiten Halbleiterchips 118 sind von den aktiven Oberflächen der ersten Halbleiterchips 106 abgewandt.
  • Bezugnehmend auf 8B wird ein zweiter isolierender Körper 122 über dem ersten isolierenden Körper 108 gebildet. In einer Ausführungsform wird der zweite isolierende Körper 122 durch Bereitstellen eines isolierenden Materials über dem ersten isolierenden Körper 108 und den ersten leitfähigen Strukturen 110 und Bilden von Hohlräumen 124 gebildet, die sich durch das isolierende Material erstrecken. In einer Ausführungsform entsprechen die Stellen der Hohlräume 124 innerhalb des zweiten isolierenden Körpers 122 im Wesentlichen Stellen von entsprechenden der Stützen 104 innerhalb des ersten isolierenden Körpers 108. Das heißt, die Hohlräume 124 werden in Bereichen gebildet, die direkt über entsprechenden der Stützen 104 liegen, so dass die Stützen 104 während der Bildung der Hohlräume 124 als Pufferschichten wirken.
  • In einer Ausführungsform werden die Hohlräume 124 in dem zweiten isolierenden Körper 122 gebildet, indem der zweite isolierende Körper 122 einem Laserbohrprozess, einem Trockenätzprozess, einem Nassätzprozess oder dergleichen oder einer Kombination derselben unterworfen wird. In einer Ausführungsform beinhaltet der Laserbohrprozess einen Prozess, bei dem der zweite isolierende Körper 122 Licht ausgesetzt wird, das von einem Ultraviolett(UV)-Laser emittiert wird. In diesem Sinne kann der Laserbohrprozess als ein UV-Laserbohrprozess charakterisiert werden.
  • Da sich die Stützen 104 unterhalb der zweiten leitfähigen Strukturen 126 befinden können, die mit den externen Anschlüssen 112 verbunden sind, kann die Übergangszuverlässigkeit zwischen den externen Anschlüssen 112 und den zweiten leitfähigen Strukturen 126 verbessert werden. Des Weiteren kann in Ausführungsformen, bei denen die Stützen 104 leitfähig sind, eine zuverlässige elektrische Verbindung zwischen den zweiten leitfähigen Strukturen 126 und dem ersten Halbleiterchip 106 aufrechterhalten werden, selbst wenn sich die ersten Hohlräume 124 unterhalb des zweiten isolierenden Körpers 122 erstrecken, wie vorstehend erörtert. Außerdem kann Rauschen zwischen den Signalleitungen reduziert werden, und eine Leistungsversorgung oder Masse können stabilisiert werden, wodurch die Zuverlässigkeit der elektronischen Bauelemente verbessert wird.
  • Bezugnehmend auf 8C werden dann zweite leitfähige Strukturen 126 über dem zweiten isolierenden Körper 122 und innerhalb der Hohlräume 124 gebildet, um so Teile (z.B. Oberseiten) von entsprechenden der ersten leitfähigen Strukturen 110 zu kontaktieren. Demgemäß werden entsprechende der zweiten leitfähigen Strukturen 126 und der ersten leitfähigen Strukturen 110 durch die Hohlräume 124 elektrisch miteinander verbunden.
  • Die zweiten leitfähigen Strukturen 126 werden gemäß einem Prozess gebildet, der jenem zuvor unter Bezugnahme auf die Bildung der ersten leitfähigen Strukturen 110 beschriebenen ähnlich ist. Zum Beispiel werden die zweiten leitfähigen Strukturen 126 gebildet, indem zuerst eine zweite strukturierte isolierende Schicht (siehe z.B. die strukturierte isolierende Schicht 144B in den 5A bis 5C und 6A bis 6C) über den aktiven Oberflächen der zweiten Halbleiterchips 118 und dem zweiten isolierenden Körper 122 gebildet wird, gefolgt vom Bilden der zweiten leitfähigen Strukturen 126 auf der zweiten strukturierten isolierenden Schicht. In einer Ausführungsform wird die zweite strukturierte isolierende Schicht durch Bilden einer Materialschicht über der aktiven Oberfläche des zweiten Halbleiterchips 118 und des zweiten isolierenden Körpers 122 gefolgt vom Strukturieren der Materialschicht gebildet, um Chipkontaktstellenbereiche in den aktiven Oberflächen der zweiten Halbleiterchips 118 ebenso wie Bereichen des zweiten isolierenden Körpers 122 freizulegen. Als nächstes wird eine Kristallkeimschicht auf der aktiven Oberfläche des zweiten Halbleiterchips 118 (z.B. auf Chipkontaktstellenbereichen in der aktiven Oberfläche) ebenso wie auf Bereichen des zweiten isolierenden Körpers 122 (z.B. durch Sputtern) gebildet. Dann wird eine leitfähige Schicht durch Elektroplattieren, stromloses Plattieren oder dergleichen oder einer Kombination derselben auf der Kristallkeimschicht gebildet.
  • Bezugnehmend auf 8D werden externe Anschlüsse 112 auf den zweiten leitfähigen Strukturen 126 gebildet. In einer Ausführungsform können die externen Anschlüsse 112 als Lotkugeln oder leitfähige Kugeln vorgesehen sein.
  • Bezugnehmend auf 8E wird ein Vereinzelungsprozess durchgeführt, um gestapelte Halbleiterpackungen voneinander zu separieren.
  • Aufgrund des Vorhandenseins der leitfähigen Struktur 110 und der Stützen 104 können die zweiten Halbleiterchips 118 effektiv gepackt werden, selbst wenn das Rastermaß zwischen benachbarten Chipkontaktstellenbereichen in den aktiven Oberflächen der zweiten Halbleiterchips 118 klein ist.
  • 9 zeigt schematisch ein Kartensystem, in das eine oder mehrere, vorstehend beschriebene Packungen eingebaut sind. Bezugnehmend auf 9 beinhaltet ein Kartensystem 700, in das eine oder mehrere, vorstehend beschriebene Halbleiterpackungen eingebaut sind, zum Beispiel eine Steuereinheit 710 in elektrischer Verbindung mit einem Halbleiterbauelement 720. In einigen Ausführungsformen ist das Halbleiterbauelement 720 so ausgebildet, dass die Steuereinheit 710 darin eingebaut ist.
  • In einer Ausführungsform beinhaltet das Halbleiterbauelement 720 irgendeine Halbleiterpackung, wie vorstehend exemplarisch beschrieben. Demgemäß kann das Halbleiterbauelement so charakterisiert sein, dass es zum Beispiel einen isolierenden Körper, einen Halbleiterchip mit einer aktiven Oberfläche und einer zu der aktiven Oberfläche entgegengesetzten Rückseite, wobei der Halbleiterchip innerhalb des isolierenden Körpers angeordnet ist, die aktive Oberfläche durch den isolierenden Körper freigelegt ist und die Rückseite im Wesentlichen von dem isolierenden Körper umgeben ist, eine Stütze, die innerhalb des isolierenden Körpers angeordnet und benachbart zu einer Seite des Halbleiterchips ist, und eine leitfähige Struktur beinhaltet, die auf dem isolierenden Körper und auf der Oberseite des durch der isolierenden Körper freigelegten Stütze angeordnet ist, wobei die leitfähige Struktur mit dem Halbleiterchip elektrisch verbunden ist.
  • In einer Ausführungsform kann das Kartensystem 700 als eine Multimedia-Karte oder eine sichere digitale Karte („secure digital card“) vorgesehen sein.
  • 10 zeigt schematisch ein System, in das eine oder mehrere, vorstehend beschriebene Halbleiterpackungen eingebaut sind. Bezugnehmend auf 10 kann ein System 800, in das eine oder mehrere, vorstehend beschriebene Halbleiterpackungen eingebaut sind, zum Beispiel einen Prozessor 810, ein Halbleiterbauelement 820, ein Eingabe-/Ausgabebauelement 830 und einen Bus 840 beinhalten. Das Eingabe-/Ausgabebauelement 830 kann mit dem Mikroprozessor 810 und dem Halbleiterbauelement 820 (z.B. über den Bus 840) elektrisch gekoppelt sein.
  • In einer Ausführungsform kann das Halbleiterbauelement 820 irgendeine Halbleiterpackung beinhalten, wie vorstehend exemplarisch beschrieben. Demgemäß kann die Halbleiterpackung 820 so charakterisiert werden, dass sie zum Beispiel einen isolierenden Körper, einen Halbleiterchip mit einer aktiven Oberfläche und einer zu der aktiven Oberfläche entgegengesetzten Rückseite, wobei der Halbleiterchip innerhalb des isolierenden Körpers angeordnet ist, die aktive Oberfläche durch den isolierenden Körper freigelegt ist und die Rückseite im Wesentlichen von dem isolierenden Körper umgeben ist, eine Stütze, die innerhalb des isolierenden Körpers und benachbart zu einer Seite des ersten Halbleiterchips angeordnet ist, und eine leitfähige Struktur beinhaltet, die auf dem isolierenden Körper und auf der Oberseite der durch den isolierenden Körper freigelegten Stütze angeordnet ist, wobei die leitfähige Struktur mit dem Halbleiterchip elektrisch verbunden ist.
  • In einer Ausführungsform kann das Halbleiterbauelement zum Beispiel als ein DRAM-, ein PRAM, ein MRAM, einen nichtflüchtigen Speicher oder dergleichen oder eine Kombination derselben vorgesehen sein.
  • In einer Ausführungsform kann das System 800 als ein Mobiltelephon, ein MP3- oder Navigationssystem, eine Festplatte (SSD), eine Haushaltsanwendung oder dergleichen vorgesehen sein. Durch Einbauen der Halbleiterpackung gemäß vorstehend beschriebenen Ausführungsformen der Erfindung in das System 800 sind resultierende elektronische Bauelemente mechanisch robuster, und die Zuverlässigkeit derselben kann signifikant verbessert werden.

Claims (46)

  1. Halbleiterbauelementpackung mit - einem ersten isolierenden Körper (108), - einem ersten Halbleiterchip (106) mit einer aktiven Oberfläche und einer zu der aktiven Oberfläche entgegengesetzten Rückseite, wobei der erste Halbleiterchip (106) in dem ersten isolierenden Körper (108) angeordnet ist und die aktive Oberfläche durch den ersten isolierenden Körper (108) freigelegt ist, - einer Stütze (104), die in dem ersten isolierenden Körper (108) benachbart zu einer Seite des ersten Halbleiterchips (106) angeordnet ist, wobei die Stütze (104) eine Oberseite, eine Unterseite und eine Seitenfläche zwischen der Oberseite und der Unterseite aufweist, - einer ersten leitfähigen Struktur (110), die auf dem ersten isolierenden Körper (108) und auf der von dem ersten isolierenden Körper (108) freigelegten Oberfläche der Stütze (104) angeordnet ist, wobei die erste leitfähige Struktur (110) mit dem ersten Halbleiterchip (106) auf dessen aktiver Oberfläche elektrisch verbunden ist, - einem zweiten Halbleiterchip (118, 118a), der über dem ersten Halbleiterchip (106) angeordnet ist und eine Rückseite und eine zu der Rückseite entgegengesetzte aktive Oberfläche aufweist, und - einer zweiten leitfähigen Struktur (126, 114a), die mit dem zweiten Halbleiterchip (118) auf dessen aktiver Oberfläche und mit der ersten leitfähigen Struktur (110) elektrisch verbunden ist, - wobei der zweite Halbleiterchip (118a) eine auf der Rückseite ausgebildete erste Chipkontaktstelle (115a) und eine auf der aktiven Oberfläche ausgebildete zweite Chipkontaktstelle (115b) beinhaltet und die zweite leitfähige Struktur eine Chip-Durchkontaktöffnung (114a) beinhaltet, über welche die zweite Chipkontaktstellte (115b) mit der ersten Chipkontaktstelle (115a) elektrisch verbunden ist, oder wobei sich die zweite leitfähige Struktur (126) durch einen Hohlraum (124) in einem über dem ersten isolierenden Körper (108) angeordneten zweiten isolierenden Körper (122) hindurch von der aktiven Oberfläche des zweiten Halbleiterchips (118) zu der ersten leitfähigen Struktur (110) erstreckt.
  2. Halbleiterbauelementpackung nach Anspruch 1, wobei sich eine Unterseite der ersten leitfähigen Struktur (110) auf im Wesentlichen der gleichen Ebene wie die aktive Oberfläche des ersten Halbleiterchips (106) befindet.
  3. Halbleiterbauelementpackung nach Anspruch 1 oder 2, wobei sich die erste leitfähige Struktur (110) direkt von einer Kante der aktiven Oberfläche des ersten Halbleiterchips (106) zu der Stütze (104) erstreckt.
  4. Halbleiterbauelementpackung nach einem der Ansprüche 1 bis 3, wobei die Stütze (104) und die erste leitfähige Struktur (110) im Wesentlichen das gleiche Material beinhalten.
  5. Halbleiterbauelementpackung nach einem der Ansprüche 1 bis 4, wobei die Chip-Durchkontaktöffnung (114a) oder der Hohlraum (124) an einer Stelle direkt über der Stütze (104) angeordnet ist.
  6. Halbleiterbauelementpackung nach einem der Ansprüche 1 bis 5, wobei die erste Chipkontaktstelle (115a) mit der ersten leitfähigen Struktur (110) elektrisch verbunden ist.
  7. Halbleiterbauelementpackung nach einem der Ansprüche 1 bis 6, die des Weiteren einen zwischen dem ersten Halbleiterchip (106) und dem zweiten Halbleiterchip (118, 118a) angeordneten anisotropen leitfähigen Film (120) beinhaltet, wobei der zweite Halbleiterchip (118, 118a) durch den anisotropen leitfähigen Film mit dem ersten Halbleiterchip (106) elektrisch verbunden ist.
  8. Halbleiterbauelementpackung nach einem der Ansprüche 1 bis 7, wobei: - der zweite Halbleiterchip (118, 118a) innerhalb des zweiten isolierenden Körpers (122) angeordnet ist und - eine Stelle des Hohlraums (124) innerhalb des zweiten isolierenden Körpers (122) im Wesentlichen einer Stelle der Stütze (104) innerhalb des ersten isolierenden Körpers (108) entspricht.
  9. Halbleiterbauelementpackung nach Anspruch 8, wobei ein Teil des zweiten Halbleiterchips (118, 118a) durch eine Unterseite des zweiten isolierenden Körpers (122) freigelegt ist und die Halbleiterbauelementpackung des Weiteren eine Haftschicht (120) zwischen dem ersten Halbleiterchip (106) und dem zweiten Halbleiterchip (118, 118a) beinhaltet.
  10. Halbleiterbauelementpackung nach Anspruch 8 oder 9, die des Weiteren beinhaltet: - einen dritten isolierenden Körper (132), der über dem zweiten isolierenden Körper (122) angeordnet ist, wobei der dritte isolierende Körper (132) einen zweiten Hohlraum (133) beinhaltet, der sich von einer Oberseite desselben zu einer Unterseite desselben erstreckt, - einen dritten Halbleiterchip (128), der innerhalb des dritten isolierenden Körpers (132) angeordnet ist, und - eine dritte leitfähige Struktur (134), die mit dem dritten Halbleiterchip (128) elektrisch verbunden ist, wobei die dritte leitfähige Struktur (134) und die zweite leitfähige Struktur (126) durch den zweiten Hohlraum (133) elektrisch miteinander verbunden sind.
  11. Halbleiterbauelementpackung nach Anspruch 10, wobei eine Stelle des zweiten Hohlraums (133) innerhalb des dritten isolierenden Körpers (132) im Wesentlichen einer Stelle der Stütze (104) innerhalb des ersten isolierenden Körpers (108) entspricht.
  12. Halbleiterbauelementpackung nach Anspruch 10 oder 11, die des Weiteren ein leitfähiges Material beinhaltet, das den ersten Hohlraum (124) und/oder den zweiten Hohlraum (133) füllt.
  13. Halbleiterbauelementpackung nach einem der Ansprüche 10 bis 12, die des Weiteren ein isolierendes Material beinhaltet, das den ersten Hohlraum (124) und/oder den zweiten Hohlraum (133) füllt.
  14. Halbleiterbauelementpackung nach einem der Ansprüche 10 bis 13, wobei die zweite leitfähige Struktur (126) und/oder die dritte leitfähige Struktur (134) innerhalb des ersten Hohlraums (124) angeordnet sind.
  15. Halbleiterbauelementpackung nach einem der Ansprüche 10 bis 14, wobei - eine Stelle des zweiten Hohlraums (133) in dem dritten isolierenden Körper (132) im Wesentlichen einer Stelle des ersten Hohlraums (124) in dem zweiten isolierenden Körper (122) entspricht, - die zweite leitfähige Struktur (126) außerhalb des ersten Hohlraums (124) angeordnet ist, - die dritte leitfähige Struktur (134) über dem dritten isolierenden Körper (132), entlang von Seitenwänden des zweiten Hohlraums (133), entlang von Seitenwänden des ersten Hohlraums (124) und auf einem Teil der ersten leitfähigen Struktur (110) angeordnet ist, und - die dritte leitfähige Struktur (134) eine Kante der zweiten leitfähigen Struktur (126) kontaktiert, - wobei die Halbleiterbauelementpackung des Weiteren einen leitfähigen Stift (148) auf der dritten leitfähigen Struktur (133) beinhaltet, wobei sich der leitfähige Stift durch den ersten und den zweiten Hohlraum hindurch erstreckt.
  16. Halbleiterbauelementpackung nach einem der Ansprüche 10 bis 14, wobei - eine Stelle des zweiten Hohlraums (133) in dem dritten isolierenden Körper (132) im Wesentlichen einer Stelle des ersten Hohlraums (124) in dem zweiten isolierenden Körper (122) entspricht, - die zweite leitfähige Struktur (126) außerhalb des ersten Hohlraums (124) angeordnet ist, und - die dritte leitfähige Struktur (134) über dem dritten isolierenden Körper (132) und außerhalb des zweiten Hohlraums (133) angeordnet ist, - wobei die Halbleiterbauelementpackung des Weiteren einen leitfähigen Stift (148) beinhaltet, der sich durch den ersten und den zweiten Hohlraum (124, 133) hindurch erstreckt und Kanten der ersten und der zweiten leitfähigen Struktur (110, 126) kontaktiert.
  17. Halbleiterbauelementpackung nach einem der Ansprüche 10 bis 16, wobei Seitenwände des ersten und des zweiten Hohlraums (124, 133) im Wesentlichen vertikal sind.
  18. Halbleiterbauelementpackung nach Anspruch 16 oder 17, wobei eine Oberseite des leitfähigen Stifts (148) im Wesentlichen koplanar mit einer Oberseite der dritten leitfähigen Struktur (134) ist.
  19. Halbleiterbauelementpackung nach einem der Ansprüche 10 bis 14, die des Weiteren einen leitfähigen Stift (146) beinhaltet, der den ersten Hohlraum (124) füllt und auf einem Teil der ersten leitfähigen Struktur (110) angeordnet ist, wobei - eine Stelle des zweiten Hohlraums (133) in dem dritten isolierenden Körper (132) im Wesentlichen einer Stelle des ersten Hohlraums (124) in dem zweiten isolierenden Körper (122) entspricht, - die zweite leitfähige Struktur (126) über dem leitfähigen Stift (146) angeordnet ist, und - die dritte leitfähige Struktur (134) über dem dritten isolierenden Körper (132), entlang von Seitenwänden des zweiten Hohlraums (133) und auf einem Teil der ersten leitfähigen Struktur (110) angeordnet ist.
  20. Halbleiterbauelementpackung nach Anspruch 19, wobei Seitenwände des ersten und des zweiten Hohlraums (124, 133) schräg sind.
  21. Halbleiterbauelementpackung nach Anspruch 19 oder 20, wobei eine Oberseite des leitfähigen Stifts (146) höher als eine Oberseite des zweiten isolierenden Körpers (122) ist.
  22. Halbleiterbauelementpackung nach einem der Ansprüche 10 bis 21, die des Weiteren eine weitere Stütze (104') beinhaltet, die innerhalb des zweiten isolierenden Körpers (122) angeordnet ist, wobei die weitere Stütze (104') unterhalb des zweiten Hohlraums (133) angeordnet ist.
  23. Halbleiterbauelementpackung nach einem der Ansprüche 1 bis 22, wobei der erste isolierende Körper (108) die Unterseite und die Seitenfläche der Stütze (104) umgibt.
  24. Halbleiterbauelementpackung nach einem der Ansprüche 1 bis 23, wobei die Unterseite der Stütze (104) zwischen der aktiven Oberfläche und der Rückseite des ersten Halbleiterchips (106) liegt.
  25. Halbleiterbauelementpackung nach einem der Ansprüche 1 bis 24, die des Weiteren einen externen Anschluss (112) in vertikaler Ausrichtung mit der Stütze (104) beinhaltet.
  26. Halbleiterbauelementpackung nach einem der Ansprüche 1 bis 25, wobei die Stütze (104) ein leitfähiges Material oder ein isolierendes Material beinhaltet.
  27. Halbleiterbauelementpackung nach einem der Ansprüche 1 bis 26, wobei die Rückseite des ersten Halbleiterchips (106) im Wesentlichen von dem ersten isolierenden Körper (108) umgeben ist.
  28. Halbleiterbauelementpackung nach einem der Ansprüche 1 bis 27, wobei der erste isolierende Körper (108) wenigstens eine der Seitenflächen des ersten Halbleiterchips (106) umgibt.
  29. Halbleiterbauelementpackung nach einem der Ansprüche 1 bis 28, wobei die Oberseite des ersten isolierenden Körpers (108) und die Oberseite des ersten Halbleiterchips (106) im Wesentlichen koplanar sind.
  30. Halbleiterbauelementpackung nach Anspruch 29, die des Weiteren beinhaltet: - einen externen Anschluss (112), der mit einem Teil einer Oberseite der ersten leitfähigen Struktur (110) verbunden ist, - wobei die Stütze (104) mit einem Teil einer Unterseite der ersten leitfähigen Struktur (110) direkt entgegengesetzt zu dem Teil der Oberseite der ersten leitfähigen Struktur (110) verbunden ist, der mit dem externen Anschluss (112) verbunden ist.
  31. Halbleiterbauelementpackung nach einem der Ansprüche 1 bis 30, wobei der zweite Halbleiterchip (118, 118a) einen externen Anschluss (112) beinhaltet, der auf einer Unterseite desselben ausgebildet ist und mit einem Teil einer Oberseite der ersten leitfähigen Struktur (110) direkt entgegengesetzt zu dem Teil der Unterseite der ersten leitfähigen Struktur (110) verbunden ist, der mit der Stütze (104) verbunden ist.
  32. Halbleiterbauelementpackung nach Anspruch 31, wobei der zweite Halbleiterchip (118, 118a) größer als der erste Halbleiterchip (106) ist.
  33. Halbleiterbauelementpackung nach Anspruch 31 oder 32, wobei der zweite Halbleiterchip (118, 118a) des Weiteren beinhaltet: - einen weiteren externen Anschluss (112), der auf einer Oberseite desselben ausgebildet ist, und - einen leitfähigen Chipdurchkontakt (114a), der beide externe Anschlüsse elektrisch verbindet.
  34. Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten: - Anbringen eines ersten Halbleiterchips (106) an einer Oberfläche eines Trägersubstrats (100), - Anbringen einer Stütze (104) an der Oberfläche des Trägersubstrats (100), - Bereitstellen eines isolierenden Materials über der Oberfläche des Trägersubstrats (100), wobei das isolierende Material den ersten Halbleiterchip und die Stütze verkapselt, um einen ersten isolierenden Körper (108) zu bilden, - Separieren des Trägersubstrats (100) von dem ersten Halbleiterchip (106), der Stütze (104) und dem ersten isolierenden Körper (108), wodurch ein Teil des ersten Halbleiterchips (106) und ein Teil der Stütze (104) freigelegt wird, und - Bilden einer ersten leitfähigen Struktur (110) über dem ersten isolierenden Körper (108), wobei die erste leitfähige Struktur (110) den freigelegten Teil des ersten Halbleiterchips (106) und den freigelegten Teil der Stütze (104) elektrisch verbindet, - wobei das Anbringen von wenigstens einem des ersten Halbleiterchips und der Stütze ein Bereitstellen eines Opfermaterials (102) auf der Oberfläche des Trägersubstrats (100) und ein Koppeln von wenigstens einem des ersten Halbleiterchips (106) und der Stütze (104) an dem Opfermaterial (102) umfasst.
  35. Verfahren nach Anspruch 34, wobei das Opfermaterial empfindlich gegenüber wenigstens einem von Wärme und Licht ist, wobei das Separieren des Trägersubstrats von dem ersten Halbleiterchip, der Stütze und dem ersten isolierenden Körper ein Degradieren einer Hafteigenschaft des Opfermaterials beinhaltet, indem das Opfermaterial Licht und/oder Wärme ausgesetzt wird.
  36. Verfahren nach Anspruch 34 oder 35, das des Weiteren umfasst: - Bereitstellen eines zweiten Halbleiterchips (118, 118a) über dem ersten Halbleiterchip (106), - Bilden eines zweiten isolierenden Körpers (122) über dem ersten isolierenden Körper (108), wobei der zweite isolierende Körper (122) einen Hohlraum (124) beinhaltet, der sich durch diesen hindurch erstreckt, und - Bilden einer zweiten leitfähigen Struktur (126), die mit dem zweiten Halbleiterchip (118, 118a) elektrisch verbunden ist, wobei die zweite leitfähige Struktur (126) und die erste leitfähige Struktur (110) durch den Hohlraum (124) elektrisch miteinander verbunden sind, - wobei eine Stelle des Hohlraums (124) innerhalb des zweiten isolierenden Körpers (122) im Wesentlichen einer Stelle der Stütze (104) innerhalb des ersten isolierenden Körpers (108) entspricht.
  37. Verfahren nach Anspruch 36, wobei das Bereitstellen des zweiten Halbleiterchips (118, 118a) über dem ersten Halbleiterchip (106) beinhaltet: - Bereitstellen einer Haftschicht (120) auf dem freigelegten Teil des ersten Halbleiterchips (106) und - Koppeln des zweiten Halbleiterchips (118, 118a) mit der Haftschicht (120).
  38. Verfahren nach Anspruch 36 oder 37, wobei eine Rückseite des zweiten Halbleiterchips (118, 118a) einer aktiven Oberfläche des ersten Halbleiterchips (106) zugewandt ist.
  39. Verfahren nach einem der Ansprüche 36 bis 38, wobei das Bilden des zweiten isolierenden Körpers (122) umfasst: - Bereitstellen eines isolierenden Materials über dem ersten isolierenden Körper (108) und der ersten leitfähigen Struktur (110) und - Bilden des Hohlraums (124) durch das isolierende Material.
  40. Verfahren nach Anspruch 39, wobei das Bilden des Hohlraums (124) beinhaltet, dass das isolierende Material einem Trockenätzprozess, einem Nassätzprozess, einem Laserbohrprozess oder einer Kombination derselben unterworfen wird.
  41. Verfahren nach Anspruch 40, wobei der Laserbohrprozess ein UV-Laserbohrprozess ist.
  42. Verfahren nach einem der Ansprüche 39 bis 41, wobei der Hohlraum (124) in einem Bereich gebildet wird, der direkt über der Stütze (104) liegt, so dass die Stütze (104) während der Bildung des Hohlraums (124) darüber als Pufferschicht wirkt.
  43. System mit einer Halbleiterbauelementpackung nach einem der Ansprüche 1 bis 33.
  44. System nach Anspruch 43, wobei das System eine Multimediakarte oder eine sichere digitale Karte ist.
  45. System nach Anspruch 43 oder 44, das des Weiteren einen Mikroprozessor (810) und ein Eingabe-/Ausgabebauelement (830) umfasst, das mit dem Mikroprozessor (810) und einem die Halbleiterbauelementpackung aufweisenden Halbleiterbauelement elektrisch gekoppelt ist.
  46. System nach einem der Ansprüche 43 bis 45, wobei die Halbleiterbauelementpackung ein DRAM, ein PRAM, ein MRAM oder ein nichtflüchtiger Speicher ist.
DE102008036561.0A 2007-08-10 2008-07-30 Halbleiterbauelementpackung, Herstellungsverfahren und System Active DE102008036561B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2007-0080595 2007-08-10
KR1020070080595A KR100885924B1 (ko) 2007-08-10 2007-08-10 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US12/104,333 2008-04-16
US12/104,333 US8093703B2 (en) 2007-08-10 2008-04-16 Semiconductor package having buried post in encapsulant and method of manufacturing the same

Publications (2)

Publication Number Publication Date
DE102008036561A1 DE102008036561A1 (de) 2009-02-12
DE102008036561B4 true DE102008036561B4 (de) 2019-02-07

Family

ID=40227141

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008036561.0A Active DE102008036561B4 (de) 2007-08-10 2008-07-30 Halbleiterbauelementpackung, Herstellungsverfahren und System

Country Status (1)

Country Link
DE (1) DE102008036561B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461691B2 (en) 2011-04-29 2013-06-11 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module
US9824989B2 (en) 2014-01-17 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package and methods of forming thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141105A1 (en) 1999-12-20 2003-07-31 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US20050161833A1 (en) 2004-01-20 2005-07-28 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141105A1 (en) 1999-12-20 2003-07-31 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US20050161833A1 (en) 2004-01-20 2005-07-28 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
DE102008036561A1 (de) 2009-02-12

Similar Documents

Publication Publication Date Title
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102014108992B4 (de) Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE102013207326B4 (de) Hoch-Dichte-3D-Paket
DE102019128460A1 (de) Halbleiterpackages und verfahren für deren herstellung
DE112010002705T5 (de) Multi-Chip-Baugruppe und Verfahren zur Bereitstellung von Chip-Chip-Zwischenverbindungen in demselben Gebiet der Erfindung
DE102015105855A1 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102014112860A1 (de) Ringstrukturen in Vorrichtungs-Die
DE102013107244A1 (de) Gestapelter Fan-Out-Halbleiterchip
DE102006010085A1 (de) Interposerstruktur, Herstellungsverfahren, Waferlevel-Stapelstruktur und Packungsstruktur
DE102019121201A1 (de) Integrierte fan-out-packages und verfahren zum bilden derselben
DE102008022352A1 (de) Stapelartige Chip-Package-Struktur
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102020115751B4 (de) Halbleiter-Chip und Halbleitergehäuse, welches diesen umfasst
WO2004093190A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE112019000113T5 (de) Halbleiterbauteil mit einem verteilten speicherchip-modul
DE102021128933A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102008036561B4 (de) Halbleiterbauelementpackung, Herstellungsverfahren und System

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final