JPH1098068A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH1098068A JPH1098068A JP8251754A JP25175496A JPH1098068A JP H1098068 A JPH1098068 A JP H1098068A JP 8251754 A JP8251754 A JP 8251754A JP 25175496 A JP25175496 A JP 25175496A JP H1098068 A JPH1098068 A JP H1098068A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pads
- chip
- signal input
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】内部回路の高集積化にともなうチップサイズの
増大を防止しながら、電源ノイズの低減を図り、かつ信
号入出力用パッドの数を増大させ得る半導体集積回路装
置を提供する。 【解決手段】電源供給用パッド１４は、信号入出力用パ
ッド１３とは異なる列に設けられる。
増大を防止しながら、電源ノイズの低減を図り、かつ信
号入出力用パッドの数を増大させ得る半導体集積回路装
置を提供する。 【解決手段】電源供給用パッド１４は、信号入出力用パ
ッド１３とは異なる列に設けられる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
装置の電源供給用パッドに関するものである。近年の半
導体集積回路装置では、高集積化にともなう入出力信号
数の増加にともなってより多くの信号入出力用パッドが
必要となっている。また、電源ノイズの低減及び電源電
圧の安定化のために電源供給用パッドの数も増加させる
必要がある。このため、パッドの総数が増大して、チッ
プサイズが大型化する傾向にある。チップサイズを小型
化し、かつ電源ノイズを低減しながら、信号入出力用パ
ッドの数を十分に確保することが必要となっている。
装置の電源供給用パッドに関するものである。近年の半
導体集積回路装置では、高集積化にともなう入出力信号
数の増加にともなってより多くの信号入出力用パッドが
必要となっている。また、電源ノイズの低減及び電源電
圧の安定化のために電源供給用パッドの数も増加させる
必要がある。このため、パッドの総数が増大して、チッ
プサイズが大型化する傾向にある。チップサイズを小型
化し、かつ電源ノイズを低減しながら、信号入出力用パ
ッドの数を十分に確保することが必要となっている。
【０００２】
【従来の技術】図１１に示すように、半導体集積回路装
置を構成するチップ１ａの周囲には、多数の電源供給用
パッド２及び信号入出力用パッド３が設けられる。各パ
ッド２，３は、それぞれボンディングワイヤを介して外
部ピンに接続される。
置を構成するチップ１ａの周囲には、多数の電源供給用
パッド２及び信号入出力用パッド３が設けられる。各パ
ッド２，３は、それぞれボンディングワイヤを介して外
部ピンに接続される。
【０００３】電源供給用パッド２は、内部回路に対する
電源インピーダンスのばらつきを抑制し、かつ電源ノイ
ズを低減するために、チップ１ａの各辺にそれぞれ均等
に複数設けられ、各電源供給用パッド２から内部回路に
電源供給用配線を介して電源が供給される。
電源インピーダンスのばらつきを抑制し、かつ電源ノイ
ズを低減するために、チップ１ａの各辺にそれぞれ均等
に複数設けられ、各電源供給用パッド２から内部回路に
電源供給用配線を介して電源が供給される。
【０００４】
【発明が解決しようとする課題】上記のようなチップに
おいて、内部回路をさらに大規模化及び高集積化する
と、入出力信号数が増加する。このため、信号入出力用
パッドの数を増加させる必要がある。
おいて、内部回路をさらに大規模化及び高集積化する
と、入出力信号数が増加する。このため、信号入出力用
パッドの数を増加させる必要がある。
【０００５】また、内部回路の高集積化にともない、電
源電圧をさらに安定化させるためには、電源供給用パッ
ドをさらに増加させる必要がある。すると、高集積化さ
れた内部回路を備えたチップ１ｂでは、図１２に示すよ
うに、チップ１ｂの外周に設けられる電源供給用パッド
２及び信号入出力用パッド３の数を増大させる必要があ
る。従って、内部回路の高集積化にともなうパッド数の
増大により、チップサイズが大型化するとともに、パッ
ケージから露出される外部ピンの数も増大させる必要が
あるという問題点がある。
源電圧をさらに安定化させるためには、電源供給用パッ
ドをさらに増加させる必要がある。すると、高集積化さ
れた内部回路を備えたチップ１ｂでは、図１２に示すよ
うに、チップ１ｂの外周に設けられる電源供給用パッド
２及び信号入出力用パッド３の数を増大させる必要があ
る。従って、内部回路の高集積化にともなうパッド数の
増大により、チップサイズが大型化するとともに、パッ
ケージから露出される外部ピンの数も増大させる必要が
あるという問題点がある。
【０００６】この発明の目的は、内部回路の高集積化に
ともなうチップサイズの大型化を防止しながら、電源ノ
イズの低減を図り、かつ信号入出力用パッドの数を増加
させ得る半導体集積回路装置を提供することにある。
ともなうチップサイズの大型化を防止しながら、電源ノ
イズの低減を図り、かつ信号入出力用パッドの数を増加
させ得る半導体集積回路装置を提供することにある。
【０００７】
【課題を解決するための手段】図１は請求項１の発明の
原理説明図である。すなわち、電源供給用パッド１４
は、信号入出力用パッド１３とは異なる列に設けられ
る。
原理説明図である。すなわち、電源供給用パッド１４
は、信号入出力用パッド１３とは異なる列に設けられ
る。
【０００８】請求項２では、前記電源供給用パッドは、
四角形状のチップの各辺のほぼ全長にわたって形成さ
れ、前記信号入出力用パッドは前記電源供給用パッドの
内側に設けられる。
四角形状のチップの各辺のほぼ全長にわたって形成さ
れ、前記信号入出力用パッドは前記電源供給用パッドの
内側に設けられる。
【０００９】請求項３では、チップの隣り合う２辺に沿
って形成された前記電源供給用パッドが接続される。請
求項４では、前記電源供給用パッドは、絶縁層を介して
上下２層に設けられ、一方の層の電源供給用パッドには
高電位側電源が供給され、他方の層の電源供給用パッド
には低電位側電源が供給される。
って形成された前記電源供給用パッドが接続される。請
求項４では、前記電源供給用パッドは、絶縁層を介して
上下２層に設けられ、一方の層の電源供給用パッドには
高電位側電源が供給され、他方の層の電源供給用パッド
には低電位側電源が供給される。
【００１０】請求項５では、前記電源供給用パッドに
は、その全長にわたってシート状導電体が接続され、該
シート状導電体が前記チップ外の端子に接続される。請
求項６では、前記電源供給用パッドの上層及び下層の少
なくともいずれかには、内部回路の一部を構成する回路
がレイアウトされる。
は、その全長にわたってシート状導電体が接続され、該
シート状導電体が前記チップ外の端子に接続される。請
求項６では、前記電源供給用パッドの上層及び下層の少
なくともいずれかには、内部回路の一部を構成する回路
がレイアウトされる。
【００１１】（作用）請求項１では、電源供給用パッド
１４を十分に確保して電源ノイズを低減させながら、信
号入出力用パッド１３の数を増大させることが可能とな
る。
１４を十分に確保して電源ノイズを低減させながら、信
号入出力用パッド１３の数を増大させることが可能とな
る。
【００１２】請求項２では、チップの各辺のほぼ全長に
わたって電源供給用パッドを形成しながら、信号入出力
用パッドの数を増加させることが可能となる。請求項３
では、チップの隣り合う２辺に沿って形成された前記電
源供給用パッドに１本の外部ピンから電源を供給可能と
なる。
わたって電源供給用パッドを形成しながら、信号入出力
用パッドの数を増加させることが可能となる。請求項３
では、チップの隣り合う２辺に沿って形成された前記電
源供給用パッドに１本の外部ピンから電源を供給可能と
なる。
【００１３】請求項４では、上下２層の電源供給用パッ
ド間に容量が形成されて、電源ノイズが低減される。請
求項５では、電源供給用パッドは、シート状導電体を介
して外部ピンに接続されて、電源インピーダンスが低減
される。
ド間に容量が形成されて、電源ノイズが低減される。請
求項５では、電源供給用パッドは、シート状導電体を介
して外部ピンに接続されて、電源インピーダンスが低減
される。
【００１４】請求項６では、前記電源供給用パッドの上
層及び下層の少なくともいずれかに内部回路がレイアウ
トされて、内部回路が高集積化される。
層及び下層の少なくともいずれかに内部回路がレイアウ
トされて、内部回路が高集積化される。
【００１５】
（第一の実施の形態）図２は、この発明を具体化した第
一の実施の形態を示す。チップ１１の中央部には内部回
路１２が形成され、その内部回路１２の周囲には多数の
信号入出力用パッド１３が形成される。
一の実施の形態を示す。チップ１１の中央部には内部回
路１２が形成され、その内部回路１２の周囲には多数の
信号入出力用パッド１３が形成される。
【００１６】前記チップ１１の外周縁には、電源供給用
パッド１４ａ〜１４ｄが形成される。各パッド１４ａ〜
１４ｄは、同チップ１１の各辺のほぼ全長にわたって形
成され、パッド１４ａ，１４ｂには外部ピンから高電位
側電源が供給され、パッド１４ｃ，１４ｄには外部ピン
から低電位側電源が供給される。そして、それぞれ複数
の電源供給用配線１５ａ，１５ｂを介して内部回路１２
に高電位側電源及び低電位側電源が供給される。
パッド１４ａ〜１４ｄが形成される。各パッド１４ａ〜
１４ｄは、同チップ１１の各辺のほぼ全長にわたって形
成され、パッド１４ａ，１４ｂには外部ピンから高電位
側電源が供給され、パッド１４ｃ，１４ｄには外部ピン
から低電位側電源が供給される。そして、それぞれ複数
の電源供給用配線１５ａ，１５ｂを介して内部回路１２
に高電位側電源及び低電位側電源が供給される。
【００１７】前記各パッド１４ａ〜１４ｄは、図３に示
すように、絶縁層１６で被覆され、その絶縁層１６の開
口部からボイド１７及びボンディングワイヤ１８を介し
て外部ピンに接続される。
すように、絶縁層１６で被覆され、その絶縁層１６の開
口部からボイド１７及びボンディングワイヤ１８を介し
て外部ピンに接続される。
【００１８】このように構成された半導体集積回路装置
では、次に示す作用効果を得ることができる。 （イ）電源供給用パッド１４ａ〜１４ｄは、チップ１１
の外周縁に沿って長く形成されるので、各電源供給用パ
ッド１４ａ〜１４ｄからそれぞれ複数の電源供給用配線
１５ａ，１５ｂを介して内部回路１２に電源を供給する
ことにより、内部回路に対する電源インピーダンスを均
一化し、電源ノイズを低減することができる。 （ロ）電源供給用パッド１４ａ〜１４ｄは、信号入出力
用パッド１３とは同列ではなく、信号入出力用パッド１
３より外周側に設けられる。従って、電源供給用パッド
１４ａ〜１４ｄの面積の増大に関わらず、信号入出力用
パッド１３の数を増加させることができるとともに、チ
ップサイズの増大を抑制することができる。 （第二の実施の形態）図４は、第二の実施の形態を示
す。この実施の形態は、前記実施の形態において、高電
位側電源が供給される隣り合う電源供給用パッド１４
ａ，１４ｂと、低電位側電源が供給される隣り合う電源
供給用パッド１４ｃ，１４ｄとをそれぞれ接続したもの
である。
では、次に示す作用効果を得ることができる。 （イ）電源供給用パッド１４ａ〜１４ｄは、チップ１１
の外周縁に沿って長く形成されるので、各電源供給用パ
ッド１４ａ〜１４ｄからそれぞれ複数の電源供給用配線
１５ａ，１５ｂを介して内部回路１２に電源を供給する
ことにより、内部回路に対する電源インピーダンスを均
一化し、電源ノイズを低減することができる。 （ロ）電源供給用パッド１４ａ〜１４ｄは、信号入出力
用パッド１３とは同列ではなく、信号入出力用パッド１
３より外周側に設けられる。従って、電源供給用パッド
１４ａ〜１４ｄの面積の増大に関わらず、信号入出力用
パッド１３の数を増加させることができるとともに、チ
ップサイズの増大を抑制することができる。 （第二の実施の形態）図４は、第二の実施の形態を示
す。この実施の形態は、前記実施の形態において、高電
位側電源が供給される隣り合う電源供給用パッド１４
ａ，１４ｂと、低電位側電源が供給される隣り合う電源
供給用パッド１４ｃ，１４ｄとをそれぞれ接続したもの
である。
【００１９】このような構成により、前記第一の実施の
形態の作用効果に加えて次に示す作用効果を得ることが
できる。 （イ）電源供給用パッド１４ａ，１４ｂ及び同１４ｃ，
１４ｄは、一本のボンディングワイヤを介して外部ピン
に接続することができるので、ボンディングワイヤの数
を削減することができる。 （第三の実施の形態）図５及び図６は、第三の実施の形
態を示す。この実施の形態は、チップ１１の外周縁にお
いて、各辺のほぼ全長にわたって電源供給用パッド１４
ｅ，１４ｆが上下二層に設けられている。
形態の作用効果に加えて次に示す作用効果を得ることが
できる。 （イ）電源供給用パッド１４ａ，１４ｂ及び同１４ｃ，
１４ｄは、一本のボンディングワイヤを介して外部ピン
に接続することができるので、ボンディングワイヤの数
を削減することができる。 （第三の実施の形態）図５及び図６は、第三の実施の形
態を示す。この実施の形態は、チップ１１の外周縁にお
いて、各辺のほぼ全長にわたって電源供給用パッド１４
ｅ，１４ｆが上下二層に設けられている。
【００２０】図６に示すように、前記電源供給用パッド
１４ｅ，１４ｆはそれぞれ絶縁層１６で被覆され、その
開口部からボイド１７及びボンディングワイヤ１８を介
して外部ピンに接続される。
１４ｅ，１４ｆはそれぞれ絶縁層１６で被覆され、その
開口部からボイド１７及びボンディングワイヤ１８を介
して外部ピンに接続される。
【００２１】前記電源供給用パッド１４ｅ，１４ｆは、
下層である第一層の電源供給用パッド１４ｅに低電位側
電源が供給され、上層である第二層の電源供給用パッド
１４ｆに高電位側電源が供給される。そして、各電源供
給用パッド１４ｅ，１４ｆからそれぞれ電源供給用配線
１５ｃ，１５ｄを介して内部回路１２に高電位側及び低
電位側電源が供給される。
下層である第一層の電源供給用パッド１４ｅに低電位側
電源が供給され、上層である第二層の電源供給用パッド
１４ｆに高電位側電源が供給される。そして、各電源供
給用パッド１４ｅ，１４ｆからそれぞれ電源供給用配線
１５ｃ，１５ｄを介して内部回路１２に高電位側及び低
電位側電源が供給される。
【００２２】前記電源供給用パッド１４ｅ，１４ｆ間に
は、薄い絶縁層１６ａが介在されている。従って、両パ
ッド１４ｅ，１４ｆと絶縁層１６ａとで容量が形成され
る。上記のように構成された半導体集積回路装置では、
前記第一の実施の形態の作用効果に加えて、次に示す作
用効果を得ることができる。 （イ）電源供給用パッド１４ｅ，１４ｆ間に容量が形成
されるので、その容量により電源ノイズを吸収すること
ができる。従って、電源ノイズをさらに低減することが
できる。 （第四の実施の形態）図７及び図８は、第四の実施の形
態の形態を示す。この実施の形態は、前記第三の実施の
形態の電源供給用パッド１４ｆをボイド１７及びシート
状導電体１９ａを介してチップ外部の接続端子２０に接
続し、その接続端子２０を外部ピンに接続する。また、
電源供給用パッド１４ｅをボイド１７及びシート状導電
体１９ｂを介してチップ外部の接続端子（図示しない）
に接続し、その接続端子を外部ピンに接続する構成とし
たものである。
は、薄い絶縁層１６ａが介在されている。従って、両パ
ッド１４ｅ，１４ｆと絶縁層１６ａとで容量が形成され
る。上記のように構成された半導体集積回路装置では、
前記第一の実施の形態の作用効果に加えて、次に示す作
用効果を得ることができる。 （イ）電源供給用パッド１４ｅ，１４ｆ間に容量が形成
されるので、その容量により電源ノイズを吸収すること
ができる。従って、電源ノイズをさらに低減することが
できる。 （第四の実施の形態）図７及び図８は、第四の実施の形
態の形態を示す。この実施の形態は、前記第三の実施の
形態の電源供給用パッド１４ｆをボイド１７及びシート
状導電体１９ａを介してチップ外部の接続端子２０に接
続し、その接続端子２０を外部ピンに接続する。また、
電源供給用パッド１４ｅをボイド１７及びシート状導電
体１９ｂを介してチップ外部の接続端子（図示しない）
に接続し、その接続端子を外部ピンに接続する構成とし
たものである。
【００２３】このような構成により、前記第三の実施の
形態と同様な作用効果を得ることができるとともに、電
源供給用パッド１４ｅ，１４ｆのほぼ全長がシート状導
電体に接続されるため、電源インピーダンスを低減する
ことができる。 （第五の実施の形態）図９は、第五の実施の形態を示
す。この実施の形態は、二つのチップ１１の電源供給用
パッド１４ｅ，１４ｆをシート状導電体１９ａ，１９ｂ
で接続する構成としたものである。
形態と同様な作用効果を得ることができるとともに、電
源供給用パッド１４ｅ，１４ｆのほぼ全長がシート状導
電体に接続されるため、電源インピーダンスを低減する
ことができる。 （第五の実施の形態）図９は、第五の実施の形態を示
す。この実施の形態は、二つのチップ１１の電源供給用
パッド１４ｅ，１４ｆをシート状導電体１９ａ，１９ｂ
で接続する構成としたものである。
【００２４】このような構成により、共通のシート状導
電体１９ａ，１９ｂから二つのチップ１１の電源供給用
パッド１４ｅ，１４ｆに電源を供給することができる。 （第六の実施の形態）図１０は、第六の実施の形態を示
す。この実施の形態の形態は、前記第二の実施の形態の
電源供給用パッド１４ａ〜１４ｄの上層若しくは下層に
内部回路１２の一部を構成する論理回路１２ａあるいは
入出力回路１２ｂを設けたものである。
電体１９ａ，１９ｂから二つのチップ１１の電源供給用
パッド１４ｅ，１４ｆに電源を供給することができる。 （第六の実施の形態）図１０は、第六の実施の形態を示
す。この実施の形態の形態は、前記第二の実施の形態の
電源供給用パッド１４ａ〜１４ｄの上層若しくは下層に
内部回路１２の一部を構成する論理回路１２ａあるいは
入出力回路１２ｂを設けたものである。
【００２５】すなわち、論理回路１２ａは配線２１ａを
介して信号入出力用パッド１３に接続され、入出力回路
１２ｂは配線２１ａを介して信号入出力用パッド１３に
接続されるとともに、配線２１ｂを介して内部回路１２
に接続される。
介して信号入出力用パッド１３に接続され、入出力回路
１２ｂは配線２１ａを介して信号入出力用パッド１３に
接続されるとともに、配線２１ｂを介して内部回路１２
に接続される。
【００２６】このような構成により、前記第一の実施の
形態の作用効果に加えて、次に示す作用効果を得ること
ができる。 （イ）電源供給用パッド１４ａ〜１４ｄを形成する領域
に内部回路１２の一部である論理回路１２ａ及び入出力
回路１２ｂを形成することができるので、集積度をさら
に向上させることができる。
形態の作用効果に加えて、次に示す作用効果を得ること
ができる。 （イ）電源供給用パッド１４ａ〜１４ｄを形成する領域
に内部回路１２の一部である論理回路１２ａ及び入出力
回路１２ｂを形成することができるので、集積度をさら
に向上させることができる。
【００２７】なお、前記各実施の形態では、電源供給用
パッドの内側に信号入出力用パッドを形成したが、信号
入出力用パッドの内側に電源供給用パッドをレイアウト
してもよい。また、電源供給用パッドは、チップの各辺
のほぼ全長にわたって形成するのではなく、信号入出力
用パッドと同様な形状のパッドを、信号入出力用パッド
とは異なる列に形成してもよい。
パッドの内側に信号入出力用パッドを形成したが、信号
入出力用パッドの内側に電源供給用パッドをレイアウト
してもよい。また、電源供給用パッドは、チップの各辺
のほぼ全長にわたって形成するのではなく、信号入出力
用パッドと同様な形状のパッドを、信号入出力用パッド
とは異なる列に形成してもよい。
【００２８】上記実施の形態から把握できる前記請求項
以外の技術的思想を、以下にその効果とともに述べる。 （１）前記電源供給用パッドは、列状に設けた信号入出
力用パッドよりチップの内側に設けた。電源供給用パッ
ドを内部回路の周囲に均等にレイアウトして、電源ノイ
ズを低減しながら、信号入出力用パッドの数を増加させ
ることができる。
以外の技術的思想を、以下にその効果とともに述べる。 （１）前記電源供給用パッドは、列状に設けた信号入出
力用パッドよりチップの内側に設けた。電源供給用パッ
ドを内部回路の周囲に均等にレイアウトして、電源ノイ
ズを低減しながら、信号入出力用パッドの数を増加させ
ることができる。
【００２９】
【発明の効果】以上詳述したように、この発明は内部回
路の高集積化にともなうチップサイズの大型化を防止し
ながら、電源ノイズの低減を図り、かつ信号入出力用パ
ッドの数を増加させ得る半導体集積回路装置を提供する
ことができる。
路の高集積化にともなうチップサイズの大型化を防止し
ながら、電源ノイズの低減を図り、かつ信号入出力用パ
ッドの数を増加させ得る半導体集積回路装置を提供する
ことができる。
【図１】 本発明の原理説明図である。
【図２】 第一の実施の形態を示すレイアウト図であ
る。
る。
【図３】 第一の実施の形態を示す断面図である。
【図４】 第二の実施の形態を示すレイアウト図であ
る。
る。
【図５】 第三の実施の形態を示すレイアウト図であ
る。
る。
【図６】 第三の実施の形態を示す断面図である。
【図７】 第四の実施の形態を示すレイアウト図であ
る。
る。
【図８】 第四の実施の形態を示す断面図である。
【図９】 第五の実施の形態を示すレイアウト図であ
る。
る。
【図１０】第六の実施の形態を示すレイアウト図であ
る。
る。
【図１１】従来例を示すレイアウト図である。
【図１２】従来例を示すレイアウト図である。
１１ チップ １３ 信号入出力用パッド １４ 電源供給用パッド
Claims (6)
- 【請求項１】 チップの外周縁に沿って、複数の電源供
給用パッドと、複数の信号入出力用パッドとを列状に設
けた半導体集積回路装置であって、 前記電源供給用パッドは、信号入出力用パッドとは異な
る列に設けたことを特徴とする半導体集積回路装置。 - 【請求項２】 前記電源供給用パッドは、四角形状の前
記チップの各辺のほぼ全長にわたって形成し、前記信号
入出力用パッドは前記電源供給用パッドの内側に設けた
ことを特徴とする請求項１記載の半導体集積回路装置。 - 【請求項３】 前記チップの隣り合う２辺に沿って形成
した前記電源供給用パッドを接続したことを特徴とする
請求項２記載の半導体集積回路装置。 - 【請求項４】 前記電源供給用パッドは、絶縁層を介し
て上下２層に設け、一方の層の電源供給用パッドには高
電位側電源を供給し、他方の層の電源供給用パッドには
低電位側電源を供給したことを特徴とする請求項１乃至
３のいずれかに記載の半導体集積回路装置。 - 【請求項５】 前記電源供給用パッドには、その全長に
わたってシート状導電体を接続し、該シート状導電体を
前記チップ外の端子に接続したことを特徴とする請求項
１乃至４のいずれかに記載の半導体集積回路装置。 - 【請求項６】 前記電源供給用パッドの上層及び下層の
少なくともいずれかには、内部回路の一部を構成する回
路をレイアウトしたことを特徴とする請求項２記載の半
導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8251754A JPH1098068A (ja) | 1996-09-24 | 1996-09-24 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8251754A JPH1098068A (ja) | 1996-09-24 | 1996-09-24 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1098068A true JPH1098068A (ja) | 1998-04-14 |
Family
ID=17227434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8251754A Withdrawn JPH1098068A (ja) | 1996-09-24 | 1996-09-24 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1098068A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100681398B1 (ko) | 2005-12-29 | 2007-02-15 | 삼성전자주식회사 | 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지 |
-
1996
- 1996-09-24 JP JP8251754A patent/JPH1098068A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100681398B1 (ko) | 2005-12-29 | 2007-02-15 | 삼성전자주식회사 | 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6130484A (en) | Semiconductor device | |
| JP2002151590A (ja) | Ｉ／ｏセル配置方法及び半導体装置 | |
| US4947233A (en) | Semi-custom LSI having input/output cells | |
| JP3831593B2 (ja) | マルチチップモジュール | |
| US6091089A (en) | Semiconductor integrated circuit device | |
| US6720636B2 (en) | Semiconductor device with a staggered pad arrangement | |
| US6191491B1 (en) | Semiconductor integrated circuit device | |
| JPH0750708B2 (ja) | 半導体装置 | |
| JPH1098068A (ja) | 半導体集積回路装置 | |
| JP2000252363A (ja) | 半導体集積回路 | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| JPH06283604A (ja) | 半導体装置 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| JPS60154644A (ja) | 半導体装置 | |
| JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
| JPH04267550A (ja) | 半導体装置 | |
| JPH05343525A (ja) | 半導体集積回路 | |
| JPH09223758A (ja) | 半導体装置 | |
| JPH065782A (ja) | 半導体チップコーナー部のレイアウト方法、及び半導体集積回路装置 | |
| JP2003124331A (ja) | 半導体集積回路装置 | |
| JP3184384B2 (ja) | 半導体装置 | |
| JPH05136206A (ja) | 半導体装置 | |
| JP2004103751A (ja) | 半導体装置 | |
| JPH09148545A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |