JPH1098068A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH1098068A
JPH1098068A JP8251754A JP25175496A JPH1098068A JP H1098068 A JPH1098068 A JP H1098068A JP 8251754 A JP8251754 A JP 8251754A JP 25175496 A JP25175496 A JP 25175496A JP H1098068 A JPH1098068 A JP H1098068A
Authority
JP
Japan
Prior art keywords
power supply
pads
chip
signal input
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8251754A
Other languages
English (en)
Inventor
Tetsuya Miura
哲也 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP8251754A priority Critical patent/JPH1098068A/ja
Publication of JPH1098068A publication Critical patent/JPH1098068A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】内部回路の高集積化にともなうチップサイズの
増大を防止しながら、電源ノイズの低減を図り、かつ信
号入出力用パッドの数を増大させ得る半導体集積回路装
置を提供する。 【解決手段】電源供給用パッド14は、信号入出力用パ
ッド13とは異なる列に設けられる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体集積回路
装置の電源供給用パッドに関するものである。近年の半
導体集積回路装置では、高集積化にともなう入出力信号
数の増加にともなってより多くの信号入出力用パッドが
必要となっている。また、電源ノイズの低減及び電源電
圧の安定化のために電源供給用パッドの数も増加させる
必要がある。このため、パッドの総数が増大して、チッ
プサイズが大型化する傾向にある。チップサイズを小型
化し、かつ電源ノイズを低減しながら、信号入出力用パ
ッドの数を十分に確保することが必要となっている。
【0002】
【従来の技術】図11に示すように、半導体集積回路装
置を構成するチップ1aの周囲には、多数の電源供給用
パッド2及び信号入出力用パッド3が設けられる。各パ
ッド2,3は、それぞれボンディングワイヤを介して外
部ピンに接続される。
【0003】電源供給用パッド2は、内部回路に対する
電源インピーダンスのばらつきを抑制し、かつ電源ノイ
ズを低減するために、チップ1aの各辺にそれぞれ均等
に複数設けられ、各電源供給用パッド2から内部回路に
電源供給用配線を介して電源が供給される。
【0004】
【発明が解決しようとする課題】上記のようなチップに
おいて、内部回路をさらに大規模化及び高集積化する
と、入出力信号数が増加する。このため、信号入出力用
パッドの数を増加させる必要がある。
【0005】また、内部回路の高集積化にともない、電
源電圧をさらに安定化させるためには、電源供給用パッ
ドをさらに増加させる必要がある。すると、高集積化さ
れた内部回路を備えたチップ1bでは、図12に示すよ
うに、チップ1bの外周に設けられる電源供給用パッド
2及び信号入出力用パッド3の数を増大させる必要があ
る。従って、内部回路の高集積化にともなうパッド数の
増大により、チップサイズが大型化するとともに、パッ
ケージから露出される外部ピンの数も増大させる必要が
あるという問題点がある。
【0006】この発明の目的は、内部回路の高集積化に
ともなうチップサイズの大型化を防止しながら、電源ノ
イズの低減を図り、かつ信号入出力用パッドの数を増加
させ得る半導体集積回路装置を提供することにある。
【0007】
【課題を解決するための手段】図1は請求項1の発明の
原理説明図である。すなわち、電源供給用パッド14
は、信号入出力用パッド13とは異なる列に設けられ
る。
【0008】請求項2では、前記電源供給用パッドは、
四角形状のチップの各辺のほぼ全長にわたって形成さ
れ、前記信号入出力用パッドは前記電源供給用パッドの
内側に設けられる。
【0009】請求項3では、チップの隣り合う2辺に沿
って形成された前記電源供給用パッドが接続される。請
求項4では、前記電源供給用パッドは、絶縁層を介して
上下2層に設けられ、一方の層の電源供給用パッドには
高電位側電源が供給され、他方の層の電源供給用パッド
には低電位側電源が供給される。
【0010】請求項5では、前記電源供給用パッドに
は、その全長にわたってシート状導電体が接続され、該
シート状導電体が前記チップ外の端子に接続される。請
求項6では、前記電源供給用パッドの上層及び下層の少
なくともいずれかには、内部回路の一部を構成する回路
がレイアウトされる。
【0011】(作用)請求項1では、電源供給用パッド
14を十分に確保して電源ノイズを低減させながら、信
号入出力用パッド13の数を増大させることが可能とな
る。
【0012】請求項2では、チップの各辺のほぼ全長に
わたって電源供給用パッドを形成しながら、信号入出力
用パッドの数を増加させることが可能となる。請求項3
では、チップの隣り合う2辺に沿って形成された前記電
源供給用パッドに1本の外部ピンから電源を供給可能と
なる。
【0013】請求項4では、上下2層の電源供給用パッ
ド間に容量が形成されて、電源ノイズが低減される。請
求項5では、電源供給用パッドは、シート状導電体を介
して外部ピンに接続されて、電源インピーダンスが低減
される。
【0014】請求項6では、前記電源供給用パッドの上
層及び下層の少なくともいずれかに内部回路がレイアウ
トされて、内部回路が高集積化される。
【0015】
【発明の実施の形態】
(第一の実施の形態)図2は、この発明を具体化した第
一の実施の形態を示す。チップ11の中央部には内部回
路12が形成され、その内部回路12の周囲には多数の
信号入出力用パッド13が形成される。
【0016】前記チップ11の外周縁には、電源供給用
パッド14a〜14dが形成される。各パッド14a〜
14dは、同チップ11の各辺のほぼ全長にわたって形
成され、パッド14a,14bには外部ピンから高電位
側電源が供給され、パッド14c,14dには外部ピン
から低電位側電源が供給される。そして、それぞれ複数
の電源供給用配線15a,15bを介して内部回路12
に高電位側電源及び低電位側電源が供給される。
【0017】前記各パッド14a〜14dは、図3に示
すように、絶縁層16で被覆され、その絶縁層16の開
口部からボイド17及びボンディングワイヤ18を介し
て外部ピンに接続される。
【0018】このように構成された半導体集積回路装置
では、次に示す作用効果を得ることができる。 (イ)電源供給用パッド14a〜14dは、チップ11
の外周縁に沿って長く形成されるので、各電源供給用パ
ッド14a〜14dからそれぞれ複数の電源供給用配線
15a,15bを介して内部回路12に電源を供給する
ことにより、内部回路に対する電源インピーダンスを均
一化し、電源ノイズを低減することができる。 (ロ)電源供給用パッド14a〜14dは、信号入出力
用パッド13とは同列ではなく、信号入出力用パッド1
3より外周側に設けられる。従って、電源供給用パッド
14a〜14dの面積の増大に関わらず、信号入出力用
パッド13の数を増加させることができるとともに、チ
ップサイズの増大を抑制することができる。 (第二の実施の形態)図4は、第二の実施の形態を示
す。この実施の形態は、前記実施の形態において、高電
位側電源が供給される隣り合う電源供給用パッド14
a,14bと、低電位側電源が供給される隣り合う電源
供給用パッド14c,14dとをそれぞれ接続したもの
である。
【0019】このような構成により、前記第一の実施の
形態の作用効果に加えて次に示す作用効果を得ることが
できる。 (イ)電源供給用パッド14a,14b及び同14c,
14dは、一本のボンディングワイヤを介して外部ピン
に接続することができるので、ボンディングワイヤの数
を削減することができる。 (第三の実施の形態)図5及び図6は、第三の実施の形
態を示す。この実施の形態は、チップ11の外周縁にお
いて、各辺のほぼ全長にわたって電源供給用パッド14
e,14fが上下二層に設けられている。
【0020】図6に示すように、前記電源供給用パッド
14e,14fはそれぞれ絶縁層16で被覆され、その
開口部からボイド17及びボンディングワイヤ18を介
して外部ピンに接続される。
【0021】前記電源供給用パッド14e,14fは、
下層である第一層の電源供給用パッド14eに低電位側
電源が供給され、上層である第二層の電源供給用パッド
14fに高電位側電源が供給される。そして、各電源供
給用パッド14e,14fからそれぞれ電源供給用配線
15c,15dを介して内部回路12に高電位側及び低
電位側電源が供給される。
【0022】前記電源供給用パッド14e,14f間に
は、薄い絶縁層16aが介在されている。従って、両パ
ッド14e,14fと絶縁層16aとで容量が形成され
る。上記のように構成された半導体集積回路装置では、
前記第一の実施の形態の作用効果に加えて、次に示す作
用効果を得ることができる。 (イ)電源供給用パッド14e,14f間に容量が形成
されるので、その容量により電源ノイズを吸収すること
ができる。従って、電源ノイズをさらに低減することが
できる。 (第四の実施の形態)図7及び図8は、第四の実施の形
態の形態を示す。この実施の形態は、前記第三の実施の
形態の電源供給用パッド14fをボイド17及びシート
状導電体19aを介してチップ外部の接続端子20に接
続し、その接続端子20を外部ピンに接続する。また、
電源供給用パッド14eをボイド17及びシート状導電
体19bを介してチップ外部の接続端子(図示しない)
に接続し、その接続端子を外部ピンに接続する構成とし
たものである。
【0023】このような構成により、前記第三の実施の
形態と同様な作用効果を得ることができるとともに、電
源供給用パッド14e,14fのほぼ全長がシート状導
電体に接続されるため、電源インピーダンスを低減する
ことができる。 (第五の実施の形態)図9は、第五の実施の形態を示
す。この実施の形態は、二つのチップ11の電源供給用
パッド14e,14fをシート状導電体19a,19b
で接続する構成としたものである。
【0024】このような構成により、共通のシート状導
電体19a,19bから二つのチップ11の電源供給用
パッド14e,14fに電源を供給することができる。 (第六の実施の形態)図10は、第六の実施の形態を示
す。この実施の形態の形態は、前記第二の実施の形態の
電源供給用パッド14a〜14dの上層若しくは下層に
内部回路12の一部を構成する論理回路12aあるいは
入出力回路12bを設けたものである。
【0025】すなわち、論理回路12aは配線21aを
介して信号入出力用パッド13に接続され、入出力回路
12bは配線21aを介して信号入出力用パッド13に
接続されるとともに、配線21bを介して内部回路12
に接続される。
【0026】このような構成により、前記第一の実施の
形態の作用効果に加えて、次に示す作用効果を得ること
ができる。 (イ)電源供給用パッド14a〜14dを形成する領域
に内部回路12の一部である論理回路12a及び入出力
回路12bを形成することができるので、集積度をさら
に向上させることができる。
【0027】なお、前記各実施の形態では、電源供給用
パッドの内側に信号入出力用パッドを形成したが、信号
入出力用パッドの内側に電源供給用パッドをレイアウト
してもよい。また、電源供給用パッドは、チップの各辺
のほぼ全長にわたって形成するのではなく、信号入出力
用パッドと同様な形状のパッドを、信号入出力用パッド
とは異なる列に形成してもよい。
【0028】上記実施の形態から把握できる前記請求項
以外の技術的思想を、以下にその効果とともに述べる。 (1)前記電源供給用パッドは、列状に設けた信号入出
力用パッドよりチップの内側に設けた。電源供給用パッ
ドを内部回路の周囲に均等にレイアウトして、電源ノイ
ズを低減しながら、信号入出力用パッドの数を増加させ
ることができる。
【0029】
【発明の効果】以上詳述したように、この発明は内部回
路の高集積化にともなうチップサイズの大型化を防止し
ながら、電源ノイズの低減を図り、かつ信号入出力用パ
ッドの数を増加させ得る半導体集積回路装置を提供する
ことができる。
【図面の簡単な説明】
【図1】 本発明の原理説明図である。
【図2】 第一の実施の形態を示すレイアウト図であ
る。
【図3】 第一の実施の形態を示す断面図である。
【図4】 第二の実施の形態を示すレイアウト図であ
る。
【図5】 第三の実施の形態を示すレイアウト図であ
る。
【図6】 第三の実施の形態を示す断面図である。
【図7】 第四の実施の形態を示すレイアウト図であ
る。
【図8】 第四の実施の形態を示す断面図である。
【図9】 第五の実施の形態を示すレイアウト図であ
る。
【図10】第六の実施の形態を示すレイアウト図であ
る。
【図11】従来例を示すレイアウト図である。
【図12】従来例を示すレイアウト図である。
【符号の説明】
11 チップ 13 信号入出力用パッド 14 電源供給用パッド

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 チップの外周縁に沿って、複数の電源供
    給用パッドと、複数の信号入出力用パッドとを列状に設
    けた半導体集積回路装置であって、 前記電源供給用パッドは、信号入出力用パッドとは異な
    る列に設けたことを特徴とする半導体集積回路装置。
  2. 【請求項2】 前記電源供給用パッドは、四角形状の前
    記チップの各辺のほぼ全長にわたって形成し、前記信号
    入出力用パッドは前記電源供給用パッドの内側に設けた
    ことを特徴とする請求項1記載の半導体集積回路装置。
  3. 【請求項3】 前記チップの隣り合う2辺に沿って形成
    した前記電源供給用パッドを接続したことを特徴とする
    請求項2記載の半導体集積回路装置。
  4. 【請求項4】 前記電源供給用パッドは、絶縁層を介し
    て上下2層に設け、一方の層の電源供給用パッドには高
    電位側電源を供給し、他方の層の電源供給用パッドには
    低電位側電源を供給したことを特徴とする請求項1乃至
    3のいずれかに記載の半導体集積回路装置。
  5. 【請求項5】 前記電源供給用パッドには、その全長に
    わたってシート状導電体を接続し、該シート状導電体を
    前記チップ外の端子に接続したことを特徴とする請求項
    1乃至4のいずれかに記載の半導体集積回路装置。
  6. 【請求項6】 前記電源供給用パッドの上層及び下層の
    少なくともいずれかには、内部回路の一部を構成する回
    路をレイアウトしたことを特徴とする請求項2記載の半
    導体集積回路装置。
JP8251754A 1996-09-24 1996-09-24 半導体集積回路装置 Withdrawn JPH1098068A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8251754A JPH1098068A (ja) 1996-09-24 1996-09-24 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8251754A JPH1098068A (ja) 1996-09-24 1996-09-24 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH1098068A true JPH1098068A (ja) 1998-04-14

Family

ID=17227434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8251754A Withdrawn JPH1098068A (ja) 1996-09-24 1996-09-24 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH1098068A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681398B1 (ko) 2005-12-29 2007-02-15 삼성전자주식회사 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681398B1 (ko) 2005-12-29 2007-02-15 삼성전자주식회사 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지

Similar Documents

Publication Publication Date Title
US6130484A (en) Semiconductor device
JP2002151590A (ja) I/oセル配置方法及び半導体装置
US4947233A (en) Semi-custom LSI having input/output cells
JP3831593B2 (ja) マルチチップモジュール
US6091089A (en) Semiconductor integrated circuit device
US6720636B2 (en) Semiconductor device with a staggered pad arrangement
US6191491B1 (en) Semiconductor integrated circuit device
JPH0750708B2 (ja) 半導体装置
JPH1098068A (ja) 半導体集積回路装置
JP2000252363A (ja) 半導体集積回路
JPH0590427A (ja) 半導体集積回路装置
JPH06283604A (ja) 半導体装置
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
JP3075858B2 (ja) 半導体集積回路装置
JPS60154644A (ja) 半導体装置
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JPH04267550A (ja) 半導体装置
JPH05343525A (ja) 半導体集積回路
JPH09223758A (ja) 半導体装置
JPH065782A (ja) 半導体チップコーナー部のレイアウト方法、及び半導体集積回路装置
JP2003124331A (ja) 半導体集積回路装置
JP3184384B2 (ja) 半導体装置
JPH05136206A (ja) 半導体装置
JP2004103751A (ja) 半導体装置
JPH09148545A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031202