JP2002231892A - 半導体チップの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 小型にしてセキュリティ特性に優れたコイル
オンチップの製造方法を提供する。 【解決手段】 通常のプロセス技術にしたがって、所要
の素子と当該素子間を接続する配線とを有する複数の回
路部２がスクライブエリア３を介して形成され、かつ、
スクライブエリア３内に図示しない前記素子から引き出
されたイニシャライズ用配線４と当該配線４の先端部に
接続されたイニシャライズ用パッド５とが形成されたウ
エハ１を作製する工程（手順Ｓ−１）と、イニシャライ
ズ用パッド５及びイニシャライズ用配線４を利用して回
路部２のイニシャライズを実行する工程（手順Ｓ−２）
と、ウエハ１の回路部形成面に絶縁保護層７を形成する
工程（手順Ｓ−３）と、当該絶縁保護層７上の回路部２
と対向する部分に非接触通信用のコイル８を形成する工
程（手順Ｓ−４）と、ウエハ１をスクライブエリア３内
のダイシング位置６でダイシングし、イニシャライズ用
配線４を切断する工程（手順Ｓ−５）とを含む構成とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、「コイルオンチッ
プ」と呼称されるコイル一体型半導体チップの製造方法
に係り、特に、当該半導体チップの製造過程で使用され
るイニシャライズ用配線及びイニシャライズ用パッドの
処理方法に関する。

【０００２】

【従来の技術】一般に、半導体チップは、完成ウエハを
スクライブエリアよりダイシングすることによって作製
され、完成ウエハは、シリコンウエハ上に所要の素子と
当該素子間を接続する配線とを有する複数の回路部をス
クライブエリアを介して形成した後、当該シリコンウエ
ハの回路部形成面に絶縁保護膜を形成することによって
作製される。

【０００３】半導体チップの製造に際しては、各製造段
階で回路部の性能や仕様を確認する必要がある。このた
め、完成ウエハには、通常、各製造段階における検査目
的でのみ使用され、製品完成後においては使用されない
検査用パッド及び素子と検査用パッドとを接続する検査
用配線が形成される。

【０００４】検査用の配線及びパッドは、従来、完成ウ
エハにおける各回路部内に形成されていたが、かかる構
成によると、回路部の実質的な形成面積が減少するた
め、回路の設計が困難になるという不都合を生じる。な
お、チップサイズを大型化すれば、かかる不都合を回避
することができるが、チップ単価が高価になったり、半
導体チップが搭載される装置が大型化するという別の不
都合を生じる。

【０００５】このような不都合を回避するため、近年に
至って、図７に示すように、検査用配線１１をウエハ１
２の回路部１３よりスクライブエリア１４に引き出し、
検査用パッド１５をウエハ１２のスクライブエリア１４
に配置するという技術が提案されている。前記検査用パ
ッド１５は、ウエハ１２をダイシング位置１６でダイシ
ングした後、その全部又は一部が製品である半導体チッ
プ内に残される。この技術によれば、回路部の形成面積
を減少しないので、回路の設計が困難になったり、チッ
プサイズが大型化するという不都合を回避することがで
きる。

【０００６】ところで、近年、例えば非接触通信式ＩＣ
カード等の情報担体に適用される半導体チップとして、
半導体チップの絶縁保護層上に非接触通信用のコイルを
形成し、当該コイルと半導体チップに形成された回路と
を電気的に接続してなるコイルオンチップが提案されて
いる。この半導体チップは、前記絶縁保護層上に形成さ
れたコイルと外部装置に備えられたコイルとを電磁誘導
させることによって、外部装置から半導体チップへの電
力の供給と、外部装置と半導体チップとの間の信号の送
受信を行うことができる。

【０００７】この種の半導体チップについては、情報担
体としての信頼性及びセキュリティ特性を高めるため、
単に半導体チップの製造過程の各段階において回路部の
性能や仕様を検査するだけでなく、コイルから半導体チ
ップ内に形成されたメモリへのアクセスを開始する処理
を検査前に制限する処理を検査後に行う必要がある。本
明細書においては、これらの検査や処理を総称して「イ
ニシャライズ」といい、これに使用するためのパッドを
イニシャライズ用パッド、当該パッドと半導体チップ内
に形成された素子とを接続配線をイニシャライズ用配線
という。

【０００８】

【発明が解決しようとする課題】コイルオンチップに形
成されるイニシャライズ用パッドを通常の半導体チップ
に形成される検査用パッド１５（図７参照）と同様に製
品である半導体チップ内に残存させると、当該残存され
たイニシャライズ用パッドを利用して半導体チップ内に
形成されたメモリにアクセスすることが可能になるた
め、メモリ内に記憶されたデータが盗用、破壊又は改竄
されるおそれがある。したがって、コイルオンチップに
は、情報担体としての信頼性及びセキュリティ特性を維
持するため、特に、イニシャライズ用パッドが半導体チ
ップの外面に露出しない構成になっていることが求めら
れる。

【０００９】なお、イニシャライズ用パッドを半導体チ
ップの回路部内に形成すれば、かかる不都合を回避する
ことができるが、前記したように、回路設計の困難化及
びチップサイズの大型化という別の不都合が発生するた
め、到底採用することができない。

【００１０】本発明は、かかる技術的課題を解決するた
めになされたものであって、その目的は、小型にしてセ
キュリティ特性に優れたコイルオンチップを提供するこ
とにある。

【００１１】

【課題を解決するための手段】本発明は、前記の目的を
達成するため、半導体チップの製造方法を、半導体素子
と当該半導体素子間を接続する配線とを有する複数の回
路部がスクライブエリアを介して形成され、かつ、前記
スクライブエリアに前記素子から引き出されたイニシャ
ライズ用配線と当該配線の先端部に接続されたイニシャ
ライズ用パッドとが形成されたウエハを作製した後、前
記イニシャライズ用パッド及びイニシャライズ用配線を
利用して前記回路部のイニシャライズを実行し、次い
で、前記回路部のイニシャライズが完了した後、前記ウ
エハの回路部形成面に絶縁保護層を形成すると共に、当
該絶縁保護層上に非接触通信用のコイルを形成し、次い
で、前記コイルの形成が完了した後に、前記ウエハを前
記スクライブエリア内でダイシングして、前記イニシャ
ライズ用配線を切断するという構成にした。

【００１２】かかる構成によると、回路部とイニシャラ
イズ用配線とイニシャライズ用パッドとが形成されたウ
エハを作製した後に、イニシャライズ用パッド及びイニ
シャライズ用配線を利用して回路部のイニシャライズを
実行するので、信頼性の高い半導体チップを歩留まり良
く製造することができる。また、イニシャライズ用パッ
ドをウエハのスクライブエリアに配置するので、回路部
の設置面積がイニシャライズ用パッドによって制限され
ることがなく、回路設計の困難化及びチップサイズの大
型化を防止することができる。さらに、コイル形成後
に、ウエハをスクライブエリア内でダイシングしてイニ
シャライズ用配線を切断するので、製品である半導体チ
ップ内に回路部と電気的に接続されたイニシャライズ用
パッドが残存せず、これを使用したデータの盗用や破壊
それに改竄を防止できて、コイルオンチップのセキュリ
ティ特性を高めることができる。

【００１３】

【発明の実施の形態】以下、本発明に係る半導体チップ
の一実施形態例を、図１乃至図６に基づいて説明する。
図１は実施形態例に係る半導体チップ製造方法の手順を
示すフローチャート、図２はウエハ上に形成される回路
部及びイニシャライズ用配線並びにイニシャライズ用パ
ッドの配列とダイシング位置の第１例を示す要部平面
図、図３はウエハ上に形成される回路部及びイニシャラ
イズ用配線並びにイニシャライズ用パッドの配列とダイ
シング位置の第２例を示す要部平面図、図４はウエハ上
に形成される回路部及びイニシャライズ用配線並びにイ
ニシャライズ用パッドの配列とダイシング位置の第３例
を示す要部平面図、図５は製品である半導体チップの平
面図、図６は図５のＡ−Ａ断面図であって、図中の符号
１はウエハ、符号２は回路部、符号３はスクライブエリ
ア、符号４はイニシャライズ用配線、符号５はイニシャ
ライズ用パッド、符号６はダイシング位置、符号７は絶
縁保護層、符号８は非接触通信用のコイル、符号９は半
導体チップを示している。

【００１４】図１に示すように、本例の半導体チップ製
造方法は、通常のプロセス技術にしたがって、所要の素
子（図示省略）と当該素子間を接続する配線（図示省
略）とを有する複数の回路部２がスクライブエリア３を
介して形成され、かつ、スクライブエリア３内に図示し
ない前記素子から引き出されたイニシャライズ用配線４
と当該配線４の先端部に接続されたイニシャライズ用パ
ッド５とが形成されたウエハ１を作製する工程（手順Ｓ
−１）と、イニシャライズ用パッド５及びイニシャライ
ズ用配線４を利用して回路部２のイニシャライズを実行
する工程（手順Ｓ−２）と、ウエハ１の回路部形成面に
絶縁保護層７（図５及び図６参照）を形成する工程（手
順Ｓ−３）と、当該絶縁保護層７上の回路部２と対向す
る部分に非接触通信用のコイル８を形成する工程（手順
Ｓ−４）と、ウエハ１をスクライブエリア３内のダイシ
ング位置６でダイシングし、イニシャライズ用配線４を
切断する工程（手順Ｓ−５）とを含む構成になってい
る。

【００１５】手順Ｓ−１において、イニシャライズ用配
線４及びイニシャライズ用パッド５は、図２及び図３に
示すように、イニシャライズ用配線４をダイシング位置
６の中央部まで延長してイニシャライズ用パッド５を隣
接する他の回路部寄りに配置することもできるし、図４
に示すように、回路部から引き出されたイニシャライズ
用配線４をダイシング位置６の中央部で直角に屈曲さ
せ、イニシャライズ用パッド５をダイシング位置６の中
央部に配置することもできる。このようにすることによ
って、手順Ｓ−５のダイシング工程において、イニシャ
ライズ用配線４とイニシャライズ用パッド５とを確実に
切断することができる。

【００１６】かかる製造方法をとることによって、図５
及び図６に示すように、絶縁保護層７上に回路部２と電
気的に接続された非接触通信用のコイル８が形成され、
端面にイニシャライズ用配線４の切断面が露出された半
導体チップが得られる。なお、前記コイル８の外面に
は、第２絶縁保護膜を設けることもできる。

【００１７】したがって、実施形態例に係る半導体チッ
プ製造方法によれば、回路部２とイニシャライズ用配線
４とイニシャライズ用パッド５とが形成されたウエハ１
を作製した後に、イニシャライズ用パッド５及びイニシ
ャライズ用配線４を利用して回路部２のイニシャライズ
を実行するので、信頼性の高い半導体チップを歩留まり
良く製造することができる。また、イニシャライズ用パ
ッド５をウエハ１のスクライブエリア３に配置するの
で、回路部２の設置面積がイニシャライズ用パッド５に
よって制限されることがなく、回路設計の困難化及びチ
ップサイズの大型化を防止することができる。さらに、
コイル８の形成後に、ウエハ１をスクライブエリア３内
でダイシングしてイニシャライズ用配線４とイニシャラ
イズ用パッド５とを切断するので、製品である半導体チ
ップ内に回路部２と電気的に接続されたイニシャライズ
用パッド５が残存せず、これを使用したデータの盗用や
破壊それに改竄を防止できて、コイルオンチップのセキ
ュリティ特性を高めることができる。

【００１８】なお、図２乃至図４に示したイニシャライ
ズ用配線４並びにイニシャライズ用パッド５の配列方法
によると、ダイシングブレードの幅及びダイシング位置
６の誤差によっては、半導体チップ内にイニシャライズ
用パッド５の一部が残存するが、残存したイニシャライ
ズ用パッド５はイニシャライズ用配線４が切断されてい
るために回路部２と電気的に接続されておらず、メモリ
へのアクセス、ひいてはデータの盗用、破壊及び改竄が
問題になることはない。

【００１９】

【発明の効果】以上説明したように、本発明によると、
回路部とイニシャライズ用配線とイニシャライズ用パッ
ドとが形成されたウエハを作製した後に、イニシャライ
ズ用パッド及びイニシャライズ用配線を利用して回路部
のイニシャライズを実行するので、信頼性の高い半導体
チップを歩留まり良く製造することができる。また、イ
ニシャライズ用パッドをウエハのスクライブエリアに配
置するので、回路部の設置面積がイニシャライズ用パッ
ドによって制限されることがなく、回路設計の困難化及
びチップサイズの大型化を防止することができる。さら
に、コイル形成後に、ウエハをスクライブエリア内でダ
イシングしてイニシャライズ用配線を切断するので、製
品である半導体チップ内に回路部と電気的に接続された
イニシャライズ用パッドが残存せず、これを使用したデ
ータの盗用や破壊それに改竄を防止できて、コイルオン
チップのセキュリティ特性を高めることができる。

【図面の簡単な説明】

【図１】実施形態例に係る半導体チップ製造方法の手順
を示すフローチャートである。

【図２】ウエハ上に形成される回路部及びイニシャライ
ズ用配線並びにイニシャライズ用パッドの配列とダイシ
ング位置の第１例を示す要部平面図である。

【図３】ウエハ上に形成される回路部及びイニシャライ
ズ用配線並びにイニシャライズ用パッドの配列とダイシ
ング位置の第２例を示す要部平面図である。

【図４】ウエハ上に形成される回路部及びイニシャライ
ズ用配線並びにイニシャライズ用パッドの配列とダイシ
ング位置の第３例を示す要部平面図である。

【図５】製品である半導体チップの平面図である。

【図６】図５のＡ−Ａ断面図である。

【図７】従来例に係る半導体チップ製造方法における検
査用配線及び検査用パッドの配列とダイシング位置の関
係を示す要部平面図である。

【符号の説明】

１ ウエハ ２ 回路部 ３ スクライブエリア ４ イニシャライズ用配線 ５ イニシャライズ用パッド ６ ダイシング位置 ７ 絶縁保護層 ８ コイル

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体素子と当該半導体素子間を接続す
   る配線とを有する複数の回路部がスクライブエリアを介
   して形成され、かつ、前記スクライブエリアに前記素子
   から引き出されたイニシャライズ用配線と当該配線の先
   端部に接続されたイニシャライズ用パッドとが形成され
   たウエハを作製した後、前記イニシャライズ用パッド及
   びイニシャライズ用配線を利用して前記回路部のイニシ
   ャライズを実行し、 次いで、前記回路部のイニシャライズが完了した後、前
   記ウエハの回路部形成面に絶縁保護層を形成すると共
   に、当該絶縁保護層上に非接触通信用のコイルを形成
   し、 次いで、前記コイルの形成が完了した後に、前記ウエハ
   を前記スクライブエリア内でダイシングして、前記イニ
   シャライズ用配線を切断することを特徴とする半導体チ
   ップの製造方法。