JP3595232B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3595232B2 JP3595232B2 JP2000035373A JP2000035373A JP3595232B2 JP 3595232 B2 JP3595232 B2 JP 3595232B2 JP 2000035373 A JP2000035373 A JP 2000035373A JP 2000035373 A JP2000035373 A JP 2000035373A JP 3595232 B2 JP3595232 B2 JP 3595232B2
- Authority
- JP
- Japan
- Prior art keywords
- protrusion
- electrode
- resin
- semiconductor wafer
- protrusions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ウエハ状態で樹脂にて封緘され、個々に分割することにより得られる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、パッケージ製造コストの削減が望まれており、ウエハ状態で樹脂封止し、その後個片に分割することによりチップ・サイズ・パッケージを得る技術が提案されている。
【０００３】
この技術の詳細は、日経マイクロデバイス（日経ＢＰ社：１９９８年４月号、１６４頁〜１６７頁）に開示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記文献に開示された半導体装置の製造方法においては、樹脂封止後のウエハを個片に分割する際に、ウエハ表面が樹脂にて覆われているため、その切断箇所を認識することが困難であった。
【０００５】
【課題を解決するための手段】
上記課題を解決するために本発明では、以下の工程により半導体装置を製造する。その表面に複数の素子領域が形成された半導体ウエハの、この複数の素子領域上に突起電極と、この突起電極とは識別可能な突起部を形成し、これら突起電極および突起部の先端が露出するように半導体ウエハの素子領域形成面を樹脂にて封止し、樹脂にて封止された半導体ウエハを素子領域に沿って個片に分割する。
【０００６】
【発明の実施の形態】
以下、本発明の第１の実施形態について図１〜図３を参照しながら説明する。
【０００７】
図１は、複数の素子領域１が形成されたウエハ２が示されている。この素子領域１は、マトリクス状に配置されており、それぞれの素子領域間にはスクライブライン３が設けられている。それぞれの素子領域には、電極パッド４が形成されている。
【０００８】
次に、図２に示すように、素子領域１上に再配線を施す。
【０００９】
先ず、図２（ａ）に示されるように、電極パッド４および窒化膜などのパッシベーション膜５が形成されたウエハ２上に層間絶縁膜６を形成する。層間絶縁膜６には、電極パッド４に対応する領域に開口部７が設けられる。この層間絶縁膜６としては、例えばポリイミドなどが用いられる。
【００１０】
次に、図２（ｂ）に示されるように、金属薄膜１０をスパッタ法で堆積させる。この金属薄膜１０は、層間絶縁膜６の表面に形成された密着金属層８および銅９からなる。
【００１１】
次に、図２（ｃ）に示されるように、レジスト１１でパターン加工した後、再配線メッキを施し、銅の再配線１２を形成する。
【００１２】
次に、このレジスト１１を除去した後、図２（ｄ）に示されるように、新たにレジスト１３を形成し、再配線メッキ上の所定の位置にメッキによりバンプ電極１４を形成する。このバンプ電極１４は、銅や金などが用いられる。
【００１３】
その後、このレジスト１３を除去し、図２（ｅ）に示されるように、再配線１２をマスクとして金属薄膜１０を除去する。
【００１４】
図３（ａ）は、バンプ電極１４の形成されたウエハにおける、素子領域１およびスクライブライン３の部分を拡大した図であり、図３（ｂ）はそのＡ−Ａ’断面図である。この図においてそれぞれの素子領域１には、バンプ電極１４が形成されており、スクライブライン３上にはバンプ電極１４とは識別可能な識別マーク２０が形成されている。
【００１５】
この識別マーク２０は、バンプ電極１４と識別可能であればその形状は問わない。すなわち、本実施形態では四角形状のバンプ電極１４に対して三角形状の識別マーク２０を形成しているが、例えばバンプ電極１４が格子状に配列されていて、その配列から外れた位置に識別マークを２０を配置することにより、この識別マーク２０がバンプ電極１４と識別可能であるならば、識別マーク２０の形状はバンプ電極１４の形状と同じでも構わない。
【００１６】
また、この識別マーク２０は、バンプ電極１４を形成する際に同時に形成することができる。バンプ電極と同時に形成する場合は、図２（ｅ）に示すレジスト１３を形成する際に、スクライブライン３の所定の位置に識別マーク２０を形成するための開口部を設けておき、バンプ電極１４を形成するためのメッキにより識別マーク２０も同時に形成する。
【００１７】
このようにバンプ電極１４および識別マーク２０の形成されたウエハ２の表面全面は樹脂２１で封止され、必要に応じて封止した樹脂２１表面が研磨され、バンプ電極１４の先端と、識別マーク２０の先端が樹脂２１表面に露出される。
【００１８】
次に、スクライブライン３に沿って樹脂２１で封止されたウエハ２を切断する。スクライブライン３は樹脂２１に覆われているため、スクライブライン３の位置を直接認識することはできないが、樹脂２１上に識別マーク２０が露出しているので、スクライブライン３の位置を想定することが可能であり、この識別マーク２０の延長戦上を切断することにより、素子領域１を誤って切断することなく品質の良い切断加工が可能になる。
【００１９】
この第１の実施形態ではスクライブライン３の直上に識別マークを形成した例を示したが、図４に示されるように、スクライブライン３の中心からから所定間隔Ｌだけ離れた位置に識別マーク３０を形成してもよい。
【００２０】
この場合、切断する際のダイシングブレードは、識別マークを直接切断しないため、識別マークを形成している材料によりダイシングブレードの目詰まりなどを起こすことがない。
【００２１】
また、スクライブライン３の中心からから所定間隔Ｌだけ離れた位置に形成される識別マークは、図４の３１に示されるように、再配線１２により素子領域に形成された図示しない電極パッドと接続し、バンプ電極の１つとして使用してもよい。この場合は、スクライブライン３を認識するために他のバンプ電極とは異なる形状、あるいは異なる大きさにすると識別が容易である。
【００２２】
このように、バンプ電極が識別マークとしての機能を兼ねる場合、新たなマーク専用の識別マークを設ける必要がない。
【００２３】
また、図４に示されるように、スクライブライン３の中心からから所定間隔Ｌだけ離れた位置に識別マークを形成する場合、図５に示されるように、スクライブライン３と平行に複数個の識別マーク４０を設けることが好ましい。
【００２４】
このように複数個の識別マーク４０を設けることにより、直線状のスクライブライン３が少なくとも特定の２点で想定できるため、より正確な切断加工が可能になる。
【００２５】
また、識別マークは図６に示されるように、スクライブライン３の中心から互いに等間隔Ｌだけ離れた位置にそれぞれ設けてもよい。この図６において、１対の識別マーク５０はスクライブライン３の中心５１から互いに等間隔Ｌだけ離れた位置に形成されている。
【００２６】
このように、１対の識別マーク５０をスクライブライン３の中心から互いに等間隔だけ離して形成した場合、切断加工する際には、この１対の識別マーク間をダイシングすればよく、識別マークからの距離を測定する必要がない。このため、スクライブライン３の位置を認識することがより容易になる。
【００２７】
この第１の実施形態では、識別マークの形状として三角形を例として説明したが、図７に示されるように、（ａ）四角形状５５、（ｂ）十字形状５６、（ｃ）口形状５７、（ｄ）複数の四角形状５８、など、スクライブライン３が形成されている方向６０と平行な方向の線分６１が含まれている識別マークを用いることもできる。
【００２８】
このように、スクライブライン３が形成されている方向６０と平行な方向の線分６１が含まれている識別マークを用いた場合、スクライブライン３の位置だけではなく、その方向も認識できるため、１つあるいは少数の識別マークであっても、正確な切断加工を実現できる。
【００２９】
このような第１の実施形態において説明した識別マークは、図８に示されるように、複数の素子領域１が形成されたウエハ２における、スクライブライン３が交差する交点７０に配置することも可能である。この図８では識別マークの形状として図７における十字形上の識別マークを例として示したが、特にこの形状には限定されないが、素子領域１と平行、すなわち、スクライブライン３と平行な線分を含む識別マークを用いた場合、切断方向の認識がより容易になる。
【００３０】
図９は識別マーク５６の形成されたウエハ２を樹脂２１で封止した状態を示す図である。この図９に示されるように、樹脂で封止した後に、必要に応じて研磨を行い、樹脂２１からバンプ電極１４および識別マーク５６を露出させる。
【００３１】
このように、樹脂封止後のウエハにおいては、スクライブライン３は樹脂２１に覆われているため直接認識することはできないが、識別マーク５６が樹脂２１から露出しているため、スクライブライン３の位置を容易に想定できる。また、識別マーク５６は、バンプ電極１４とは異なる形状を有しているため、樹脂２１の表面に複数のバンプ電極１４と複数の識別マーク５６が露出している中で、容易に識別マーク５６を認識することができる。
【００３２】
図１０は第１の実施形態における識別マークの形状および配置に関する変形例を示している。
【００３３】
図１０において、ウエハ２には複数の素子領域１が形成されている。この素子領域１のコーナー部にはそれぞれ形状の異なる識別マーク８１、８２、８３、８４が形成されている。
【００３４】
これらの識別マークの形成されたウエハ２の表面を図１１に示すように樹脂２１で封止し、必要に応じて樹脂２１の表面を研磨することによりバンプ電極１４および識別マーク８１、８２、８３、８４の先端を露出させる。
【００３５】
このように、樹脂封止後のウエハにおいては、スクライブライン３は樹脂２１に覆われているため直接認識することはできないが、識別マーク８１、８２、８３、８４が樹脂２１から露出しているため、スクライブライン３の位置を容易に想定できる。
【００３６】
また、個片に分割した後も、異なる形状の複数の識別マークが素子領域内に残っているため、個片に分割した後のパッケージの方向、位置認識にこの識別マークを用いることもできる。
【００３７】
この第１の実施形態では、樹脂２１の表面からはバンプ電極１４が露出した状態となっているが、必要に応じてこのバンプ電極１４の先端に図示しないボール電極を形成する。このボール電極は、ウエハを個片に分割する前に形成しておき、ボール電極を形成した後に個片に分割することにより、少ない工数でウエハ全体にボール電極を形成することができる。
【００３８】
次に本発明の第２の実施形態について図１２を用いて説明する。
【００３９】
図１２（ａ）において、半導体ウエハ１０２上には複数の素子領域１０１が形成されており、それぞれの素子領域１０１間にはスクライブライン１０３が設けられている。この半導体ウエハ１０２の表面は樹脂１０４で封止されている。また、素子領域１０１上には外部と接続するための、図示しないバンプ電極が形成されており、このバンプ電極の先端は樹脂１０４の表面から露出している。
【００４０】
素子領域１０１が樹脂１０４で覆われた状態では、スクライブライン１０３も樹脂１０４で覆われており、このスクライブライン１０３の位置を認識することは困難である。
【００４１】
第２の実施形態では、図１２（ａ）に示されるように、樹脂１０４およびウエハ１０２を透過するＸ線１１０などを用いてスクライブライン１０３の位置を認識することができる。
【００４２】
Ｘ線１１０などによる透過型の認識方法は主としてＸ線などの材料による透過率の差を利用したもので、スクライブライン部１０３と素子領域１０１部分の材料構成やその厚さにより認識性を向上できる。
【００４３】
また、図１２（ｂ）に示されるように、樹脂１０４を透過し、ウエハ１０２反射する赤外線や超音波１１１などをもちいてスクライブライン１０３の位置を認識することができる。
【００４４】
赤外線や超音波１１１などによる反射型の認識方法は主として使用される各材料の界面部分での反射率の差を利用したもので、透過型認識方法と同じくスクライブライン１０３部分と素子領域１０１部分の材料構成やその厚さにより認識性を向上できる。
【００４５】
これらの方法によれば、樹脂に被覆されて隠れているスクライブラインを認識することが可能となり、素子領域を損なうことなく切断加工を行うことができる。
【００４６】
次に、図１３（ａ）〜図１３（ｆ）を用いて本発明の第３の実施形態について説明する。
【００４７】
先ず、図１３（ａ）に示されるように半導体ウエハ２０２上に集積回路素子２０１を形成する。これら集積回路素子２０１間にはスクライブライン２０３が設けられている。
【００４８】
次に、図１３（ｂ）に示されるように、集積回路素子２０１上にこの集積回路素子２０１の入出力端子となるバンプ電極２０４と、スクライブライン２０３上にバンプ電極２０５を形成する。バンプ電極の形成方法としては、第１の実施形態で説明したメッキ法などを用いることができる。このバンプ電極２０４およびバンプ電極２０５の材料としては金、銅、ハンダなどの材料が用いられる。
【００４９】
次に、図１３（ｃ）に示されるように、樹脂２０６によりウエハ２０２表面を封止し、必要に応じてこの樹脂２０５の表面を研磨し、バンプ電極２０４およびバンプ電極２０５の先端を樹脂２０６の表面から露出させる。
【００５０】
次に、図１３（ｄ）に示されるように、レジスト２０７でバンプ電極２０４の樹脂２０５から露出した先端を覆う。このレジスト２０７の形成方法としては、一般的なホトリソグラフィの方法を使用するほかにニードル塗布や印刷などの方法を用いることもできる。
【００５１】
その後、図１３（ｅ）に示されるようにスクライブライン２０３上のバンプ電極２０５を除去する。バンプ電極２０５で形成されている場合は、硫酸や塩酸などの酸を用いることで除去することができる。
【００５２】
次に、入出力端子となるバンプ電極２０４の先端を被覆しているレジスト２０７を除去し、図１３（ｆ）の構成を得る。
【００５３】
このような製造方法を経た集積回路素子の形成されたウエハは、樹脂２０６によって隠れていたスクライブラインが露出する。そのため、スクライブラインの確認が容易で、後のダイシング加工の時に誤って素子領域を損なうことなく品質の良い加工が可能になる。
【００５４】
【発明の効果】
本発明によれば、ウエハを樹脂封止した際にこの樹脂から露出する突起部を形成しているため、樹脂により隠れてしまうスクライブラインの位置をこの突起部により確認でき、切断加工する際に素子領域を損なうことなく品質の良い切断加工を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す図である。
【図２】本発明の第１の実施形態を示す図である。
【図３】本発明の第１の実施形態を示す図である。
【図４】本発明の第１の実施形態の他の例を示す図である。
【図５】本発明の第１の実施形態の他の例を示す図である。
【図６】本発明の第１の実施形態の他の例を示す図である。
【図７】本発明の第１の実施形態の他の例を示す図である。
【図８】本発明の第１の実施形態の他の例を示す図である。
【図９】本発明の第１の実施形態の他の例を示す図である。
【図１０】本発明の第１の実施形態の他の例を示す図である。
【図１１】本発明の第１の実施形態の他の例を示す図である。
【図１２】本発明の第２の実施形態を示す図である。
【図１３】本発明の第３の実施形態を示す図である。
【符号の説明】
１ 素子領域
２ 半導体ウエハ
３ スクライブライン
４ 電極パッド
５ パッシベーション膜
６ 層間絶縁膜
７ 開口部
８ 密着金属層
９ 銅
１０ 金属薄膜
１１ レジスト
１２ 再配線
１３ レジスト
１４ バンプ電極
２０ 識別マーク
２１ 樹脂
【発明の属する技術分野】
この発明は、ウエハ状態で樹脂にて封緘され、個々に分割することにより得られる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、パッケージ製造コストの削減が望まれており、ウエハ状態で樹脂封止し、その後個片に分割することによりチップ・サイズ・パッケージを得る技術が提案されている。
【０００３】
この技術の詳細は、日経マイクロデバイス（日経ＢＰ社：１９９８年４月号、１６４頁〜１６７頁）に開示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記文献に開示された半導体装置の製造方法においては、樹脂封止後のウエハを個片に分割する際に、ウエハ表面が樹脂にて覆われているため、その切断箇所を認識することが困難であった。
【０００５】
【課題を解決するための手段】
上記課題を解決するために本発明では、以下の工程により半導体装置を製造する。その表面に複数の素子領域が形成された半導体ウエハの、この複数の素子領域上に突起電極と、この突起電極とは識別可能な突起部を形成し、これら突起電極および突起部の先端が露出するように半導体ウエハの素子領域形成面を樹脂にて封止し、樹脂にて封止された半導体ウエハを素子領域に沿って個片に分割する。
【０００６】
【発明の実施の形態】
以下、本発明の第１の実施形態について図１〜図３を参照しながら説明する。
【０００７】
図１は、複数の素子領域１が形成されたウエハ２が示されている。この素子領域１は、マトリクス状に配置されており、それぞれの素子領域間にはスクライブライン３が設けられている。それぞれの素子領域には、電極パッド４が形成されている。
【０００８】
次に、図２に示すように、素子領域１上に再配線を施す。
【０００９】
先ず、図２（ａ）に示されるように、電極パッド４および窒化膜などのパッシベーション膜５が形成されたウエハ２上に層間絶縁膜６を形成する。層間絶縁膜６には、電極パッド４に対応する領域に開口部７が設けられる。この層間絶縁膜６としては、例えばポリイミドなどが用いられる。
【００１０】
次に、図２（ｂ）に示されるように、金属薄膜１０をスパッタ法で堆積させる。この金属薄膜１０は、層間絶縁膜６の表面に形成された密着金属層８および銅９からなる。
【００１１】
次に、図２（ｃ）に示されるように、レジスト１１でパターン加工した後、再配線メッキを施し、銅の再配線１２を形成する。
【００１２】
次に、このレジスト１１を除去した後、図２（ｄ）に示されるように、新たにレジスト１３を形成し、再配線メッキ上の所定の位置にメッキによりバンプ電極１４を形成する。このバンプ電極１４は、銅や金などが用いられる。
【００１３】
その後、このレジスト１３を除去し、図２（ｅ）に示されるように、再配線１２をマスクとして金属薄膜１０を除去する。
【００１４】
図３（ａ）は、バンプ電極１４の形成されたウエハにおける、素子領域１およびスクライブライン３の部分を拡大した図であり、図３（ｂ）はそのＡ−Ａ’断面図である。この図においてそれぞれの素子領域１には、バンプ電極１４が形成されており、スクライブライン３上にはバンプ電極１４とは識別可能な識別マーク２０が形成されている。
【００１５】
この識別マーク２０は、バンプ電極１４と識別可能であればその形状は問わない。すなわち、本実施形態では四角形状のバンプ電極１４に対して三角形状の識別マーク２０を形成しているが、例えばバンプ電極１４が格子状に配列されていて、その配列から外れた位置に識別マークを２０を配置することにより、この識別マーク２０がバンプ電極１４と識別可能であるならば、識別マーク２０の形状はバンプ電極１４の形状と同じでも構わない。
【００１６】
また、この識別マーク２０は、バンプ電極１４を形成する際に同時に形成することができる。バンプ電極と同時に形成する場合は、図２（ｅ）に示すレジスト１３を形成する際に、スクライブライン３の所定の位置に識別マーク２０を形成するための開口部を設けておき、バンプ電極１４を形成するためのメッキにより識別マーク２０も同時に形成する。
【００１７】
このようにバンプ電極１４および識別マーク２０の形成されたウエハ２の表面全面は樹脂２１で封止され、必要に応じて封止した樹脂２１表面が研磨され、バンプ電極１４の先端と、識別マーク２０の先端が樹脂２１表面に露出される。
【００１８】
次に、スクライブライン３に沿って樹脂２１で封止されたウエハ２を切断する。スクライブライン３は樹脂２１に覆われているため、スクライブライン３の位置を直接認識することはできないが、樹脂２１上に識別マーク２０が露出しているので、スクライブライン３の位置を想定することが可能であり、この識別マーク２０の延長戦上を切断することにより、素子領域１を誤って切断することなく品質の良い切断加工が可能になる。
【００１９】
この第１の実施形態ではスクライブライン３の直上に識別マークを形成した例を示したが、図４に示されるように、スクライブライン３の中心からから所定間隔Ｌだけ離れた位置に識別マーク３０を形成してもよい。
【００２０】
この場合、切断する際のダイシングブレードは、識別マークを直接切断しないため、識別マークを形成している材料によりダイシングブレードの目詰まりなどを起こすことがない。
【００２１】
また、スクライブライン３の中心からから所定間隔Ｌだけ離れた位置に形成される識別マークは、図４の３１に示されるように、再配線１２により素子領域に形成された図示しない電極パッドと接続し、バンプ電極の１つとして使用してもよい。この場合は、スクライブライン３を認識するために他のバンプ電極とは異なる形状、あるいは異なる大きさにすると識別が容易である。
【００２２】
このように、バンプ電極が識別マークとしての機能を兼ねる場合、新たなマーク専用の識別マークを設ける必要がない。
【００２３】
また、図４に示されるように、スクライブライン３の中心からから所定間隔Ｌだけ離れた位置に識別マークを形成する場合、図５に示されるように、スクライブライン３と平行に複数個の識別マーク４０を設けることが好ましい。
【００２４】
このように複数個の識別マーク４０を設けることにより、直線状のスクライブライン３が少なくとも特定の２点で想定できるため、より正確な切断加工が可能になる。
【００２５】
また、識別マークは図６に示されるように、スクライブライン３の中心から互いに等間隔Ｌだけ離れた位置にそれぞれ設けてもよい。この図６において、１対の識別マーク５０はスクライブライン３の中心５１から互いに等間隔Ｌだけ離れた位置に形成されている。
【００２６】
このように、１対の識別マーク５０をスクライブライン３の中心から互いに等間隔だけ離して形成した場合、切断加工する際には、この１対の識別マーク間をダイシングすればよく、識別マークからの距離を測定する必要がない。このため、スクライブライン３の位置を認識することがより容易になる。
【００２７】
この第１の実施形態では、識別マークの形状として三角形を例として説明したが、図７に示されるように、（ａ）四角形状５５、（ｂ）十字形状５６、（ｃ）口形状５７、（ｄ）複数の四角形状５８、など、スクライブライン３が形成されている方向６０と平行な方向の線分６１が含まれている識別マークを用いることもできる。
【００２８】
このように、スクライブライン３が形成されている方向６０と平行な方向の線分６１が含まれている識別マークを用いた場合、スクライブライン３の位置だけではなく、その方向も認識できるため、１つあるいは少数の識別マークであっても、正確な切断加工を実現できる。
【００２９】
このような第１の実施形態において説明した識別マークは、図８に示されるように、複数の素子領域１が形成されたウエハ２における、スクライブライン３が交差する交点７０に配置することも可能である。この図８では識別マークの形状として図７における十字形上の識別マークを例として示したが、特にこの形状には限定されないが、素子領域１と平行、すなわち、スクライブライン３と平行な線分を含む識別マークを用いた場合、切断方向の認識がより容易になる。
【００３０】
図９は識別マーク５６の形成されたウエハ２を樹脂２１で封止した状態を示す図である。この図９に示されるように、樹脂で封止した後に、必要に応じて研磨を行い、樹脂２１からバンプ電極１４および識別マーク５６を露出させる。
【００３１】
このように、樹脂封止後のウエハにおいては、スクライブライン３は樹脂２１に覆われているため直接認識することはできないが、識別マーク５６が樹脂２１から露出しているため、スクライブライン３の位置を容易に想定できる。また、識別マーク５６は、バンプ電極１４とは異なる形状を有しているため、樹脂２１の表面に複数のバンプ電極１４と複数の識別マーク５６が露出している中で、容易に識別マーク５６を認識することができる。
【００３２】
図１０は第１の実施形態における識別マークの形状および配置に関する変形例を示している。
【００３３】
図１０において、ウエハ２には複数の素子領域１が形成されている。この素子領域１のコーナー部にはそれぞれ形状の異なる識別マーク８１、８２、８３、８４が形成されている。
【００３４】
これらの識別マークの形成されたウエハ２の表面を図１１に示すように樹脂２１で封止し、必要に応じて樹脂２１の表面を研磨することによりバンプ電極１４および識別マーク８１、８２、８３、８４の先端を露出させる。
【００３５】
このように、樹脂封止後のウエハにおいては、スクライブライン３は樹脂２１に覆われているため直接認識することはできないが、識別マーク８１、８２、８３、８４が樹脂２１から露出しているため、スクライブライン３の位置を容易に想定できる。
【００３６】
また、個片に分割した後も、異なる形状の複数の識別マークが素子領域内に残っているため、個片に分割した後のパッケージの方向、位置認識にこの識別マークを用いることもできる。
【００３７】
この第１の実施形態では、樹脂２１の表面からはバンプ電極１４が露出した状態となっているが、必要に応じてこのバンプ電極１４の先端に図示しないボール電極を形成する。このボール電極は、ウエハを個片に分割する前に形成しておき、ボール電極を形成した後に個片に分割することにより、少ない工数でウエハ全体にボール電極を形成することができる。
【００３８】
次に本発明の第２の実施形態について図１２を用いて説明する。
【００３９】
図１２（ａ）において、半導体ウエハ１０２上には複数の素子領域１０１が形成されており、それぞれの素子領域１０１間にはスクライブライン１０３が設けられている。この半導体ウエハ１０２の表面は樹脂１０４で封止されている。また、素子領域１０１上には外部と接続するための、図示しないバンプ電極が形成されており、このバンプ電極の先端は樹脂１０４の表面から露出している。
【００４０】
素子領域１０１が樹脂１０４で覆われた状態では、スクライブライン１０３も樹脂１０４で覆われており、このスクライブライン１０３の位置を認識することは困難である。
【００４１】
第２の実施形態では、図１２（ａ）に示されるように、樹脂１０４およびウエハ１０２を透過するＸ線１１０などを用いてスクライブライン１０３の位置を認識することができる。
【００４２】
Ｘ線１１０などによる透過型の認識方法は主としてＸ線などの材料による透過率の差を利用したもので、スクライブライン部１０３と素子領域１０１部分の材料構成やその厚さにより認識性を向上できる。
【００４３】
また、図１２（ｂ）に示されるように、樹脂１０４を透過し、ウエハ１０２反射する赤外線や超音波１１１などをもちいてスクライブライン１０３の位置を認識することができる。
【００４４】
赤外線や超音波１１１などによる反射型の認識方法は主として使用される各材料の界面部分での反射率の差を利用したもので、透過型認識方法と同じくスクライブライン１０３部分と素子領域１０１部分の材料構成やその厚さにより認識性を向上できる。
【００４５】
これらの方法によれば、樹脂に被覆されて隠れているスクライブラインを認識することが可能となり、素子領域を損なうことなく切断加工を行うことができる。
【００４６】
次に、図１３（ａ）〜図１３（ｆ）を用いて本発明の第３の実施形態について説明する。
【００４７】
先ず、図１３（ａ）に示されるように半導体ウエハ２０２上に集積回路素子２０１を形成する。これら集積回路素子２０１間にはスクライブライン２０３が設けられている。
【００４８】
次に、図１３（ｂ）に示されるように、集積回路素子２０１上にこの集積回路素子２０１の入出力端子となるバンプ電極２０４と、スクライブライン２０３上にバンプ電極２０５を形成する。バンプ電極の形成方法としては、第１の実施形態で説明したメッキ法などを用いることができる。このバンプ電極２０４およびバンプ電極２０５の材料としては金、銅、ハンダなどの材料が用いられる。
【００４９】
次に、図１３（ｃ）に示されるように、樹脂２０６によりウエハ２０２表面を封止し、必要に応じてこの樹脂２０５の表面を研磨し、バンプ電極２０４およびバンプ電極２０５の先端を樹脂２０６の表面から露出させる。
【００５０】
次に、図１３（ｄ）に示されるように、レジスト２０７でバンプ電極２０４の樹脂２０５から露出した先端を覆う。このレジスト２０７の形成方法としては、一般的なホトリソグラフィの方法を使用するほかにニードル塗布や印刷などの方法を用いることもできる。
【００５１】
その後、図１３（ｅ）に示されるようにスクライブライン２０３上のバンプ電極２０５を除去する。バンプ電極２０５で形成されている場合は、硫酸や塩酸などの酸を用いることで除去することができる。
【００５２】
次に、入出力端子となるバンプ電極２０４の先端を被覆しているレジスト２０７を除去し、図１３（ｆ）の構成を得る。
【００５３】
このような製造方法を経た集積回路素子の形成されたウエハは、樹脂２０６によって隠れていたスクライブラインが露出する。そのため、スクライブラインの確認が容易で、後のダイシング加工の時に誤って素子領域を損なうことなく品質の良い加工が可能になる。
【００５４】
【発明の効果】
本発明によれば、ウエハを樹脂封止した際にこの樹脂から露出する突起部を形成しているため、樹脂により隠れてしまうスクライブラインの位置をこの突起部により確認でき、切断加工する際に素子領域を損なうことなく品質の良い切断加工を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す図である。
【図２】本発明の第１の実施形態を示す図である。
【図３】本発明の第１の実施形態を示す図である。
【図４】本発明の第１の実施形態の他の例を示す図である。
【図５】本発明の第１の実施形態の他の例を示す図である。
【図６】本発明の第１の実施形態の他の例を示す図である。
【図７】本発明の第１の実施形態の他の例を示す図である。
【図８】本発明の第１の実施形態の他の例を示す図である。
【図９】本発明の第１の実施形態の他の例を示す図である。
【図１０】本発明の第１の実施形態の他の例を示す図である。
【図１１】本発明の第１の実施形態の他の例を示す図である。
【図１２】本発明の第２の実施形態を示す図である。
【図１３】本発明の第３の実施形態を示す図である。
【符号の説明】
１ 素子領域
２ 半導体ウエハ
３ スクライブライン
４ 電極パッド
５ パッシベーション膜
６ 層間絶縁膜
７ 開口部
８ 密着金属層
９ 銅
１０ 金属薄膜
１１ レジスト
１２ 再配線
１３ レジスト
１４ バンプ電極
２０ 識別マーク
２１ 樹脂
Claims (12)
- 半導体ウエハの表面に分割領域を挟んで形成される第１及び第２の素子領域上に、突起電極を形成する工程と、
前記第１の素子領域上であって前記分割領域の中心から一定間隔はなれた位置に、前記突起電極とは識別可能な第１の突起部を形成する工程と、
前記第２の素子領域上であって前記分割領域の中心から前記一定間隔はなれた位置に、前記突起電極とは識別可能な第２の突起部を形成する工程と、
前記突起電極および前記第１及び第２の突起部の先端が露出するように前記半導体ウエハの素子領域形成面を樹脂にて封止する工程と、
前記露出した第１及び第２の突起部を目印にして前記分割領域を切断する工程と、を備えたことを特徴とする半導体装置の製造方法。 - 前記第１及び第２の突起部は、前記突起電極とは異なる形状あるいは異なる大きさを有することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第１及び第２の突起部は、前記突起電極と同材料にて同時に形成されることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第１及び第２の突起部を通る仮想直線が、前記分割領域に対して直交するように、該第１及び第２の突起部を形成することを特徴とする請求項３記載の半導体装置の製造方法。
- 半導体ウエハの表面に形成された複数の素子領域上に、該素子領域に形成された電極パッドと電気的に接続する突起電極を形成する工程と、
前記半導体ウエハの素子領域上に、前記電極パッドと電気的に接続し前記突起電極とは識別可能な突起部を形成する工程と、
前記突起電極及び前記突起部の先端が露出するように前記半導体ウエハの素子領域形成面を樹脂にて封止する工程と、
前記突起部を目印にして前記複数の素子領域間を切断し、前記樹脂にて封止された半導体ウエハを個片に分割する工程と、を備えたことを特徴とする半導体装置の製造方法。 - 前記突起部は、前記突起電極とは異なる形状あるいは異なる大きさを有することを特徴とする請求項５記載の半導体装置の製造方法。
- 前記突起部は、前記突起電極と同材料にて同時に形成されることを特徴とする請求項５記載の半導体装置の製造方法。
- 前記素子領域は略矩形形状を有し、前記突起部は、前記素子領域の角部近傍にそれぞれ設けられることを特徴とする請求項５記載の半導体装置の製造方法。
- それぞれの前記素子領域内には、複数の形状の異なる前記突起部が設けられていることを特徴とする請求項８記載の半導体装置の製造方法。
- 半導体ウエハの表面に形成された複数の素子領域上に、該素子領域に形成された電極パッドと電気的に接続する突起電極を形成する工程と、
前記半導体ウエハの素子領域上に、前記電極パッドと電気的に接続し前記突起電極とは識別可能な突起部を形成する工程と、
前記突起電極及び前記突起部の先端が埋もれるように、前記半導体ウエハの素子領域形成面を非透過な樹脂にて封止する工程と、
前記突起電極及び前記突起部の先端を露出するように、前記樹脂の表面を削る工程と、
前記露出した突起部を目印にして前記複数の素子領域間を切断し、前記樹脂にて封止された半導体ウエハを個片に分割する工程と、を備えたことを特徴とする半導体装置の製造方法。 - 前記突起部は、前記突起電極とは異なる形状あるいは異なる大きさを有することを特徴とする請求項１０記載の半導体装置の製造方法。
- 前記突起部は、前記突起電極と同材料にて同時に形成されることを特徴とする請求項１０記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000035373A JP3595232B2 (ja) | 1999-03-11 | 2000-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11065160A JP3065309B1 (ja) | 1999-03-11 | 1999-03-11 | 半導体装置の製造方法 |
| JP2000035373A JP3595232B2 (ja) | 1999-03-11 | 2000-02-14 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11065160A Division JP3065309B1 (ja) | 1999-03-11 | 1999-03-11 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004212759A Division JP4168988B2 (ja) | 2004-07-21 | 2004-07-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000260734A JP2000260734A (ja) | 2000-09-22 |
| JP3595232B2 true JP3595232B2 (ja) | 2004-12-02 |
Family
ID=33542753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000035373A Expired - Fee Related JP3595232B2 (ja) | 1999-03-11 | 2000-02-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3595232B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3065309B1 (ja) | 1999-03-11 | 2000-07-17 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP2011014603A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2015023078A (ja) * | 2013-07-17 | 2015-02-02 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2016025224A (ja) * | 2014-07-22 | 2016-02-08 | 株式会社ディスコ | パッケージウェーハの加工方法 |
| JP6987443B2 (ja) * | 2017-09-08 | 2022-01-05 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7098221B2 (ja) * | 2017-09-08 | 2022-07-11 | 株式会社ディスコ | ウェーハの加工方法 |
| WO2023080085A1 (ja) * | 2021-11-05 | 2023-05-11 | ローム株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-02-14 JP JP2000035373A patent/JP3595232B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000260734A (ja) | 2000-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3065309B1 (ja) | 半導体装置の製造方法 | |
| US7456083B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP3739375B2 (ja) | 半導体装置及びその製造方法 | |
| JP3516592B2 (ja) | 半導体装置およびその製造方法 | |
| JP3660918B2 (ja) | 半導体装置及びその製造方法 | |
| CN106415817A (zh) | 用于晶片级封装的切割方法和具有适于晶片级封装的切割结构的半导体芯片 | |
| JP2004534375A (ja) | パケージ集積回路およびその製造方法 | |
| JP3595232B2 (ja) | 半導体装置の製造方法 | |
| JP2004103738A (ja) | 半導体装置及びその製造方法 | |
| JP4168988B2 (ja) | 半導体装置の製造方法 | |
| US20070290377A1 (en) | Three Dimensional Six Surface Conformal Die Coating | |
| JP3877700B2 (ja) | 半導体装置及びその製造方法 | |
| JP4352579B2 (ja) | 半導体チップ及びその製造方法 | |
| JP2008098225A (ja) | 半導体装置 | |
| CN108598064B (zh) | 连接晶圆内常规芯片与测试专用芯片的金属线 | |
| JP2937132B2 (ja) | 半導体装置 | |
| JPH0922912A (ja) | 半導体装置及びその製造方法 | |
| JP2010016395A (ja) | 半導体装置の製造方法 | |
| JP2670832B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005011902A (ja) | フリップチップ実装用基板 | |
| JP5136449B2 (ja) | 半導体装置の製造方法 | |
| KR20070045359A (ko) | 적어도 하나의 테스트 컨택트 구조를 포함하는 칩과 이를포함한 웨이퍼 | |
| JP2003158217A (ja) | 半導体装置およびその製造方法 | |
| TW201001651A (en) | A dielectric layer having bumps structure and its package body and manufacturing method | |
| JP2010199625A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040902 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |