JP2000260734A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000260734A JP2000260734A JP2000035373A JP2000035373A JP2000260734A JP 2000260734 A JP2000260734 A JP 2000260734A JP 2000035373 A JP2000035373 A JP 2000035373A JP 2000035373 A JP2000035373 A JP 2000035373A JP 2000260734 A JP2000260734 A JP 2000260734A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- scribe line
- element regions
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
導体装置を得る半導体装置の製造方法において、分割す
る領域であるスクライブラインの位置を正確に認識する
ことができる半導体装置の製造方法を提供する。 【構成】 その表面に複数の素子領域1が形成された半
導体ウエハ2の、素子領域1上に突起電極14と、この
突起電極とは識別可能な突起部20とを形成し、これら
突起電極14と突起部20の先端が露出するように素子
領域1上をを樹脂21にて封止する。その後、樹脂21
から露出している突起部20により切断する位置を想定
し素子領域に沿って個片に分割する。
Description
脂にて封緘され、個々に分割することにより得られる半
導体装置の製造方法に関する。
まれており、ウエハ状態で樹脂封止し、その後個片に分
割することによりチップ・サイズ・パッケージを得る技
術が提案されている。
(日経BP社:1998年4月号、164頁〜167
頁)に開示されている。
献に開示された半導体装置の製造方法においては、樹脂
封止後のウエハを個片に分割する際に、ウエハ表面が樹
脂にて覆われているため、その切断箇所を認識すること
が困難であった。
に本発明では、以下の工程により半導体装置を製造す
る。その表面に複数の素子領域が形成された半導体ウエ
ハの、この複数の素子領域上に突起電極と、この突起電
極とは識別可能な突起部を形成し、これら突起電極およ
び突起部の先端が露出するように半導体ウエハの素子領
域形成面を樹脂にて封止し、樹脂にて封止された半導体
ウエハを素子領域に沿って個片に分割する。
ついて図1〜図3を参照しながら説明する。
エハ2が示されている。この素子領域1は、マトリクス
状に配置されており、それぞれの素子領域間にはスクラ
イブライン3が設けられている。それぞれの素子領域に
は、電極パッド4が形成されている。
再配線を施す。
パッド4および窒化膜などのパッシベーション膜5が形
成されたウエハ2上に層間絶縁膜6を形成する。層間絶
縁膜6には、電極パッド4に対応する領域に開口部7が
設けられる。この層間絶縁膜6としては、例えばポリイ
ミドなどが用いられる。
薄膜10をスパッタ法で堆積させる。この金属薄膜10
は、層間絶縁膜6の表面に形成された密着金属層8およ
び銅9からなる。
スト11でパターン加工した後、再配線メッキを施し、
銅の再配線12を形成する。
2(d)に示されるように、新たにレジスト13を形成
し、再配線メッキ上の所定の位置にメッキによりバンプ
電極14を形成する。このバンプ電極14は、銅や金な
どが用いられる。
(e)に示されるように、再配線12をマスクとして金
属薄膜10を除去する。
たウエハにおける、素子領域1およびスクライブライン
3の部分を拡大した図であり、図3(b)はそのA−
A’断面図である。この図においてそれぞれの素子領域
1には、バンプ電極14が形成されており、スクライブ
ライン3上にはバンプ電極14とは識別可能な識別マー
ク20が形成されている。
識別可能であればその形状は問わない。すなわち、本実
施形態では四角形状のバンプ電極14に対して三角形状
の識別マーク20を形成しているが、例えばバンプ電極
14が格子状に配列されていて、その配列から外れた位
置に識別マークを20を配置することにより、この識別
マーク20がバンプ電極14と識別可能であるならば、
識別マーク20の形状はバンプ電極14の形状と同じで
も構わない。
14を形成する際に同時に形成することができる。バン
プ電極と同時に形成する場合は、図2(e)に示すレジ
スト13を形成する際に、スクライブライン3の所定の
位置に識別マーク20を形成するための開口部を設けて
おき、バンプ電極14を形成するためのメッキにより識
別マーク20も同時に形成する。
ク20の形成されたウエハ2の表面全面は樹脂21で封
止され、必要に応じて封止した樹脂21表面が研磨さ
れ、バンプ電極14の先端と、識別マーク20の先端が
樹脂21表面に露出される。
1で封止されたウエハ2を切断する。スクライブライン
3は樹脂21に覆われているため、スクライブライン3
の位置を直接認識することはできないが、樹脂21上に
識別マーク20が露出しているので、スクライブライン
3の位置を想定することが可能であり、この識別マーク
20の延長戦上を切断することにより、素子領域1を誤
って切断することなく品質の良い切断加工が可能にな
る。
3の直上に識別マークを形成した例を示したが、図4に
示されるように、スクライブライン3の中心からから所
定間隔Lだけ離れた位置に識別マーク30を形成しても
よい。
ドは、識別マークを直接切断しないため、識別マークを
形成している材料によりダイシングブレードの目詰まり
などを起こすことがない。
所定間隔Lだけ離れた位置に形成される識別マークは、
図4の31に示されるように、再配線12により素子領
域に形成された図示しない電極パッドと接続し、バンプ
電極の1つとして使用してもよい。この場合は、スクラ
イブライン3を認識するために他のバンプ電極とは異な
る形状、あるいは異なる大きさにすると識別が容易であ
る。
ての機能を兼ねる場合、新たなマーク専用の識別マーク
を設ける必要がない。
ライン3の中心からから所定間隔Lだけ離れた位置に識
別マークを形成する場合、図5に示されるように、スク
ライブライン3と平行に複数個の識別マーク40を設け
ることが好ましい。
ることにより、直線状のスクライブライン3が少なくと
も特定の2点で想定できるため、より正確な切断加工が
可能になる。
に、スクライブライン3の中心から互いに等間隔Lだけ
離れた位置にそれぞれ設けてもよい。この図6におい
て、1対の識別マーク50はスクライブライン3の中心
51から互いに等間隔Lだけ離れた位置に形成されてい
る。
ライブライン3の中心から互いに等間隔だけ離して形成
した場合、切断加工する際には、この1対の識別マーク
間をダイシングすればよく、識別マークからの距離を測
定する必要がない。このため、スクライブライン3の位
置を認識することがより容易になる。
状として三角形を例として説明したが、図7に示される
ように、(a)四角形状55、(b)十字形状56、
(c)口形状57、(d)複数の四角形状58、など、
スクライブライン3が形成されている方向60と平行な
方向の線分61が含まれている識別マークを用いること
もできる。
れている方向60と平行な方向の線分61が含まれてい
る識別マークを用いた場合、スクライブライン3の位置
だけではなく、その方向も認識できるため、1つあるい
は少数の識別マークであっても、正確な切断加工を実現
できる。
た識別マークは、図8に示されるように、複数の素子領
域1が形成されたウエハ2における、スクライブライン
3が交差する交点70に配置することも可能である。こ
の図8では識別マークの形状として図7における十字形
上の識別マークを例として示したが、特にこの形状には
限定されないが、素子領域1と平行、すなわち、スクラ
イブライン3と平行な線分を含む識別マークを用いた場
合、切断方向の認識がより容易になる。
2を樹脂21で封止した状態を示す図である。この図9
に示されるように、樹脂で封止した後に、必要に応じて
研磨を行い、樹脂21からバンプ電極14および識別マ
ーク56を露出させる。
は、スクライブライン3は樹脂21に覆われているため
直接認識することはできないが、識別マーク56が樹脂
21から露出しているため、スクライブライン3の位置
を容易に想定できる。また、識別マーク56は、バンプ
電極14とは異なる形状を有しているため、樹脂21の
表面に複数のバンプ電極14と複数の識別マーク56が
露出している中で、容易に識別マーク56を認識するこ
とができる。
クの形状および配置に関する変形例を示している。
領域1が形成されている。この素子領域1のコーナー部
にはそれぞれ形状の異なる識別マーク81、82、8
3、84が形成されている。
の表面を図11に示すように樹脂21で封止し、必要に
応じて樹脂21の表面を研磨することによりバンプ電極
14および識別マーク81、82、83、84の先端を
露出させる。
は、スクライブライン3は樹脂21に覆われているため
直接認識することはできないが、識別マーク81、8
2、83、84が樹脂21から露出しているため、スク
ライブライン3の位置を容易に想定できる。
複数の識別マークが素子領域内に残っているため、個片
に分割した後のパッケージの方向、位置認識にこの識別
マークを用いることもできる。
からはバンプ電極14が露出した状態となっているが、
必要に応じてこのバンプ電極14の先端に図示しないボ
ール電極を形成する。このボール電極は、ウエハを個片
に分割する前に形成しておき、ボール電極を形成した後
に個片に分割することにより、少ない工数でウエハ全体
にボール電極を形成することができる。
2を用いて説明する。
2上には複数の素子領域101が形成されており、それ
ぞれの素子領域101間にはスクライブライン103が
設けられている。この半導体ウエハ102の表面は樹脂
104で封止されている。また、素子領域101上には
外部と接続するための、図示しないバンプ電極が形成さ
れており、このバンプ電極の先端は樹脂104の表面か
ら露出している。
態では、スクライブライン103も樹脂104で覆われ
ており、このスクライブライン103の位置を認識する
ことは困難である。
れるように、樹脂104およびウエハ102を透過する
X線110などを用いてスクライブライン103の位置
を認識することができる。
主としてX線などの材料による透過率の差を利用したも
ので、スクライブライン部103と素子領域101部分
の材料構成やその厚さにより認識性を向上できる。
脂104を透過し、ウエハ102反射する赤外線や超音
波111などをもちいてスクライブライン103の位置
を認識することができる。
認識方法は主として使用される各材料の界面部分での反
射率の差を利用したもので、透過型認識方法と同じくス
クライブライン103部分と素子領域101部分の材料
構成やその厚さにより認識性を向上できる。
隠れているスクライブラインを認識することが可能とな
り、素子領域を損なうことなく切断加工を行うことがで
きる。
て本発明の第3の実施形態について説明する。
体ウエハ202上に集積回路素子201を形成する。こ
れら集積回路素子201間にはスクライブライン203
が設けられている。
積回路素子201上にこの集積回路素子201の入出力
端子となるバンプ電極204と、スクライブライン20
3上にバンプ電極205を形成する。バンプ電極の形成
方法としては、第1の実施形態で説明したメッキ法など
を用いることができる。このバンプ電極204およびバ
ンプ電極205の材料としては金、銅、ハンダなどの材
料が用いられる。
脂206によりウエハ202表面を封止し、必要に応じ
てこの樹脂205の表面を研磨し、バンプ電極204お
よびバンプ電極205の先端を樹脂206の表面から露
出させる。
ジスト207でバンプ電極204の樹脂205から露出
した先端を覆う。このレジスト207の形成方法として
は、一般的なホトリソグラフィの方法を使用するほかに
ニードル塗布や印刷などの方法を用いることもできる。
クライブライン203上のバンプ電極205を除去す
る。バンプ電極205で形成されている場合は、硫酸や
塩酸などの酸を用いることで除去することができる。
の先端を被覆しているレジスト207を除去し、図13
(f)の構成を得る。
形成されたウエハは、樹脂206によって隠れていたス
クライブラインが露出する。そのため、スクライブライ
ンの確認が容易で、後のダイシング加工の時に誤って素
子領域を損なうことなく品質の良い加工が可能になる。
際にこの樹脂から露出する突起部を形成しているため、
樹脂により隠れてしまうスクライブラインの位置をこの
突起部により確認でき、切断加工する際に素子領域を損
なうことなく品質の良い切断加工を行うことができる。
る。
る。
る。
る。
る。
る。
ある。
ある。
Claims (13)
- 【請求項1】 その表面に複数の素子領域が形成された
半導体ウエハの、前記素子領域上に突起電極を形成する
工程と、 前記突起電極とは識別可能な突起部を前記半導体ウエハ
表面に形成する工程と、 前記突起電極および前記突起部の先端が露出するように
前記半導体ウエハの素子領域形成面を樹脂にて封止する
工程と、 前記樹脂にて封止された半導体ウエハを前記素子領域に
沿って個片に分割する工程と、 を備えたことを特徴とする半導体装置の製造方法。 - 【請求項2】 前記突起部は、前記突起電極とは異なる
形状あるいは異なる大きさを有することを特徴とする請
求項1記載の半導体装置の製造方法。 - 【請求項3】 前記突起部は、前記突起電極と同材料に
て同時に形成されることを特徴とする請求項1記載の半
導体装置の製造方法。 - 【請求項4】 前記突起部は、前記素子領域間に位置す
る分割領域から所定間隔離れた位置に設けられているこ
とを特徴とする請求項1記載の半導体装置の製造方法。 - 【請求項5】 前記突起部は、前記素子領域間に位置す
る分割領域を挟んで互いに等間隔離れた位置にそれぞれ
設けられていることを特徴とする請求項1記載の半導体
装置の製造方法。 - 【請求項6】 前記突起部は、前記素子領域に沿った線
分を含んでいることを特徴とする請求項1記載の半導体
装置の製造方法。 - 【請求項7】 前記素子領域は略矩形形状を有し、前記
突起部は、前記素子領域の1つの辺の方向と、この1つ
の辺と直交する他の辺の方向とに沿った線分を含んでい
ることを特徴とする請求項1記載の半導体装置の製造方
法。 - 【請求項8】 前記素子領域は略矩形形状を有し、前記
突起部は、前記素子領域の角部近傍にそれぞれ設けられ
ることを特徴とする請求項1記載の半導体装置の製造方
法。 - 【請求項9】 それぞれの前記素子領域内には、複数の
形状の異なる前記突起部が設けられていることを特徴と
する請求項8記載の半導体装置の製造方法。 - 【請求項10】 前記突起部が、前記素子領域間に位置
するスクライブライン上に形成されることを特徴とする
請求項1記載の半導体装置の製造方法。 - 【請求項11】 前記突起部は、直交する前記スクライ
ブラインの交点上に形成されることを特徴とする請求項
10記載の半導体装置の製造方法。 - 【請求項12】 半導体ウエハの表面に複数の素子領域
を形成する工程と、 前記素子領域上に突起電極を形成する工程と、 前記素子領域を樹脂で封止する工程と、 前記樹脂を透過して前記素子領域間に位置するスクライ
ブラインを認識し、このスクライブラインを切断する工
程と、 を備えたことを特徴とする半導体装置の製造方法。 - 【請求項13】 半導体ウエハの表面にスクライブライ
ンにより互いに分離された複数の素子領域を形成する工
程と、 前記素子領域上に前記素子領域と電気的に接続する突起
電極を形成する工程と、 前記スクライブライン上あるいは前記素子領域上に前記
突起電極とは識別可能な突起部を形成する工程と、 前記突起電極および前記突起部の先端が露出するように
前記素子領域を樹脂で封止する工程と、 前記突起部により前記スクライブラインの位置を確認
し、前記スクライブライン部分を切断する工程と、 を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000035373A JP3595232B2 (ja) | 1999-03-11 | 2000-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11065160A JP3065309B1 (ja) | 1999-03-11 | 1999-03-11 | 半導体装置の製造方法 |
JP2000035373A JP3595232B2 (ja) | 1999-03-11 | 2000-02-14 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11065160A Division JP3065309B1 (ja) | 1999-03-11 | 1999-03-11 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004212759A Division JP4168988B2 (ja) | 2004-07-21 | 2004-07-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000260734A true JP2000260734A (ja) | 2000-09-22 |
JP3595232B2 JP3595232B2 (ja) | 2004-12-02 |
Family
ID=33542753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000035373A Expired - Fee Related JP3595232B2 (ja) | 1999-03-11 | 2000-02-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3595232B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6893943B2 (en) | 1999-03-11 | 2005-05-17 | Oki Electric Industry Co., Ltd. | Method of dividing a semiconductor wafer |
JP2011014603A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2015023078A (ja) * | 2013-07-17 | 2015-02-02 | 株式会社ディスコ | ウエーハの加工方法 |
JP2016025224A (ja) * | 2014-07-22 | 2016-02-08 | 株式会社ディスコ | パッケージウェーハの加工方法 |
JP2019050261A (ja) * | 2017-09-08 | 2019-03-28 | 株式会社ディスコ | ウェーハの加工方法 |
JP2019050260A (ja) * | 2017-09-08 | 2019-03-28 | 株式会社ディスコ | ウェーハの加工方法 |
WO2023080085A1 (ja) * | 2021-11-05 | 2023-05-11 | ローム株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-02-14 JP JP2000035373A patent/JP3595232B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6893943B2 (en) | 1999-03-11 | 2005-05-17 | Oki Electric Industry Co., Ltd. | Method of dividing a semiconductor wafer |
JP2011014603A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2015023078A (ja) * | 2013-07-17 | 2015-02-02 | 株式会社ディスコ | ウエーハの加工方法 |
JP2016025224A (ja) * | 2014-07-22 | 2016-02-08 | 株式会社ディスコ | パッケージウェーハの加工方法 |
JP2019050261A (ja) * | 2017-09-08 | 2019-03-28 | 株式会社ディスコ | ウェーハの加工方法 |
JP2019050260A (ja) * | 2017-09-08 | 2019-03-28 | 株式会社ディスコ | ウェーハの加工方法 |
JP7098221B2 (ja) | 2017-09-08 | 2022-07-11 | 株式会社ディスコ | ウェーハの加工方法 |
WO2023080085A1 (ja) * | 2021-11-05 | 2023-05-11 | ローム株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3595232B2 (ja) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3065309B1 (ja) | 半導体装置の製造方法 | |
US7456083B2 (en) | Semiconductor device and manufacturing method of the same | |
US5731222A (en) | Externally connected thin electronic circuit having recessed bonding pads | |
US5593903A (en) | Method of forming contact pads for wafer level testing and burn-in of semiconductor dice | |
KR100462981B1 (ko) | 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정 | |
US20090212399A1 (en) | Electronic component and method of manufacturing the same | |
JP2003045876A (ja) | 半導体装置 | |
US9245851B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2004534375A (ja) | パケージ集積回路およびその製造方法 | |
US20060141750A1 (en) | Semiconductor integrated device and method for manufacturing same | |
JP2002025948A (ja) | ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法 | |
JP3595232B2 (ja) | 半導体装置の製造方法 | |
JPH02270342A (ja) | 半導体装置の製造方法 | |
CN104916580A (zh) | 半导体装置的制造方法以及半导体集成电路晶片 | |
US7053490B1 (en) | Planar bond pad design and method of making the same | |
JP4168988B2 (ja) | 半導体装置の製造方法 | |
EP1291906A1 (en) | Semiconductor device and fabrication method therefor | |
JP4352579B2 (ja) | 半導体チップ及びその製造方法 | |
US20070290377A1 (en) | Three Dimensional Six Surface Conformal Die Coating | |
JP6607771B2 (ja) | 半導体装置 | |
CN108598064B (zh) | 连接晶圆内常规芯片与测试专用芯片的金属线 | |
JP2004006835A (ja) | 半導体装置及びその製造方法 | |
JP2001176966A (ja) | 半導体装置 | |
US20060097911A1 (en) | Wire positioning and mechanical attachment for a radio-frequency indentification device | |
JP2670832B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040902 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |