CN108598064B - 连接晶圆内常规芯片与测试专用芯片的金属线 - Google Patents

连接晶圆内常规芯片与测试专用芯片的金属线 Download PDF

Info

Publication number
CN108598064B
CN108598064B CN201810437755.6A CN201810437755A CN108598064B CN 108598064 B CN108598064 B CN 108598064B CN 201810437755 A CN201810437755 A CN 201810437755A CN 108598064 B CN108598064 B CN 108598064B
Authority
CN
China
Prior art keywords
metal
chip
metal wire
passivation layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810437755.6A
Other languages
English (en)
Other versions
CN108598064A (zh
Inventor
纪莲和
王文赫
张贺丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Information and Telecommunication Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical State Grid Information and Telecommunication Co Ltd
Priority to CN201810437755.6A priority Critical patent/CN108598064B/zh
Publication of CN108598064A publication Critical patent/CN108598064A/zh
Application granted granted Critical
Publication of CN108598064B publication Critical patent/CN108598064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

本发明公开了一种连接晶圆内常规芯片与测试专用芯片的金属线。该金属线中位于常规芯片内的金属线存在一段金属线，该段金属线能够在通过一定电流的情况下熔断。在芯片测试完之后将该金属线熔断，即便晶圆切割造成切割处金属线连接在一起，也不会造成芯片短路，从而提高了晶圆切割工艺中芯片的良率。

Description

连接晶圆内常规芯片与测试专用芯片的金属线
技术领域
本发明涉及芯片设计领域，特别涉及一种连接晶圆内常规芯片与测试专用芯片的金属线。
背景技术
晶圆切割是半导体芯片制造工艺流程中一道必不可少的工序，在晶圆制造中属后道工序，就是将做好芯片的整片晶圆按芯片大小分割成单一的芯片。
通常晶圆切割工序是在晶圆测试后进行，在晶圆测试环节，为实现芯片的功能测试，有一种方法是在晶圆上除了制作出一些常规的芯片以外，还会制作出测试专用芯片，通过金属线将测试专用芯片的焊盘与常规芯片的焊盘以及内部电路进行相连从而实现测试。图1所示，正中位置的大正方形是测试专用芯片100，其余大正方形是常规芯片，芯片表面的一个个小正方形就是焊盘，通常每个常规芯片引出的金属线需经过芯片与芯片之间的空白区域(切割道)最终连接至测试专用芯片。这就导致这种具有测试专用芯片的晶圆在进行晶圆切割时，切割道处的金属线非常密集，无论是传统的金刚石锯片切割还是新型的激光切割，产生的机械应力使得金属线翘曲，经常会出现切割处的金属线连接在一起，造成短路导致常规芯片失效，影响芯片的良率。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种连接晶圆内常规芯片与测试专用芯片的金属线，从而可以避免因晶圆切割所产生的金属线短路问题，进而大大提高了晶圆切割工艺的芯片良率。
为实现上述目的，本发明提供了一种连接晶圆内常规芯片与测试专用芯片的金属线。该金属线中位于常规芯片内的金属线存在一段金属线，该段金属线能够在通过一定电流的情况下熔断。
在一优选的实施方式中，能够熔断的该段金属线比其余金属线细。
在一优选的实施方式中，所述常规芯片内的金属线的制作方法包括以下步骤：提供半导体基板，所述半导体基板表面具有第一钝化层；图案化所述第一钝化层，在其表面形成第一凹槽；在所述第一凹槽内沉积第一金属并研磨多余的第一金属使得第一金属层与所述第一钝化层平齐；在所述第一钝化层和所述第一金属层的表面沉积第二钝化层；图案化所述第二钝化层，在其表面形成第二凹槽和第三凹槽；在所述第二凹槽和所述第三凹槽内沉积第二金属，研磨多余的第二金属使得第二金属层与所述第二钝化层平齐。
在一优选的实施方式中，所述第一凹槽的深度小于所述第二凹槽和所述第三凹槽的深度。
在一优选的实施方式中，所述第一钝化层和所述第二钝化层的材料均是二氧化硅。
在一优选的实施方式中，所述第一金属层和所述第二金属层的材料均是铜。
与现有技术相比，本发明的连接晶圆内常规芯片与测试专用芯片的金属线具有如下有益效果：该金属线结构在常规芯片内的部分存在一段非常细的金属线，能够在通过一定电流的情况下熔断。这样在芯片测试完之后将该金属线熔断，即便晶圆切割造成切割处金属线连接在一起，也不会造成短路，从而提高了晶圆切割工艺中芯片的良率。
附图说明
图1是现有技术的一种晶圆内常规芯片与测试专用芯片的金属线连接示意图。
图2是根据本发明一实施方式的晶圆内一片常规芯片与一片测试专用芯片相连接的金属线的平面结构示意图。
图3是根据本发明一实施方式的晶圆内一片常规芯片与一片测试专用芯片相连接的金属线的剖面结构示意图。
图4是根据本发明的一实施方式的常规芯片金属线的制作工艺。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
本发明提供了一种连接晶圆内常规芯片与测试专用芯片的金属线，能够避免晶圆切割所造成的金属线短路问题。其原理是在晶圆测试完了之后，该金属线无需再使用，在晶圆切割前将该金属线熔断，晶圆切割后，切割线处的金属线即便连接在一起，也无法造成短路，从而保证了芯片的正常功能。
图2是根据本发明一实施方式的晶圆内一片常规芯片与一片测试专用芯片相连接的金属线的平面结构示意图。图3是根据本发明一实施方式的晶圆内一片常规芯片与一片测试专用芯片相连接的金属线的剖面结构示意图。图2和图3所示，芯片上面的一个个小正方形代表一个焊盘，焊盘是芯片测试时的针测区域。常规芯片10的焊盘以及内部电路和测试专用芯片20的焊盘通过金属线相连，从而实现测试。从剖面图可以看出位于常规芯片10中有一段金属线是非常细的(阴影线处所示)，在芯片测试完之后，金属线无需使用，通过在常规芯片10上的焊盘10a和测试专用芯片20上的焊盘20a上施加电压，金属线在通过较大电流的情况下就会在这段非常细的金属线区域熔断。
如图4所示，在一优选的实施方式中，以铜(Cu)作为金属线的材料，该晶圆内常规芯片与测试专用芯片的连接金属线中位于常规芯片内的金属线的形成包括以下步骤：
1，提供半导体基板，所述半导体基板表面具有SiO2(二氧化硅)，在SiO2层表面涂覆光刻胶并进行曝光、显影、刻蚀，从而在其表面形成一个比较浅的第一凹槽。
2，在第一凹槽内沉积铜并研磨多余的铜使得铜层与SiO2层平齐，该部分铜线可以在一定电流下熔断。
3，在铜层和SiO2层的表面沉积第二SiO2层，在所述第二SiO2层表面涂覆光刻胶并进行曝光、显影、刻蚀，从而在其表面形成第二凹槽和第三凹槽。
4，在第二凹槽和第三凹槽内沉积铜，研磨多余的铜使得铜层与第二SiO2层平齐。
综上所述，该金属线结构在常规芯片内的部分存在一段非常细的金属线，能够在通过一定电流的情况下熔断。这样在芯片测试完之后将该金属线熔断，即便晶圆切割造成切割处金属线连接在一起，也不会造成短路，从而提高了晶圆切割工艺中芯片的良率。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (3)

1.一种连接晶圆内常规芯片与测试专用芯片的金属线，其特征在于，该金属线中位于常规芯片内的金属线存在一段金属线，该段金属线能够在通过一定电流的情况下熔断，其中，能够熔断的该段金属线比其余金属线细；
且所述常规芯片内的金属线的制作方法包括以下步骤：
提供半导体基板，所述半导体基板表面具有第一钝化层；
图案化所述第一钝化层，在其表面形成第一凹槽；
在所述第一凹槽内沉积第一金属并研磨多余的第一金属使得第一金属层与所述第一钝化层平齐；
在所述第一钝化层和所述第一金属层的表面沉积第二钝化层；
图案化所述第二钝化层，在其表面形成第二凹槽和第三凹槽；以及
在所述第二凹槽和所述第三凹槽内沉积第二金属，研磨多余的第二金属使得第二金属层与所述第二钝化层平齐，其中，所述第一凹槽的深度小于所述第二凹槽和所述第三凹槽的深度。
2.根据权利要求1所述的连接晶圆内常规芯片与测试专用芯片的金属线，其特征在于，所述第一钝化层和所述第二钝化层的材料均是二氧化硅。
3.根据权利要求1所述的连接晶圆内常规芯片与测试专用芯片的金属线，其特征在于，所述第一金属层和所述第二金属层的材料均是铜。
CN201810437755.6A 2018-05-09 2018-05-09 连接晶圆内常规芯片与测试专用芯片的金属线 Active CN108598064B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810437755.6A CN108598064B (zh) 2018-05-09 2018-05-09 连接晶圆内常规芯片与测试专用芯片的金属线

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810437755.6A CN108598064B (zh) 2018-05-09 2018-05-09 连接晶圆内常规芯片与测试专用芯片的金属线

Publications (2)

Publication Number Publication Date
CN108598064A CN108598064A (zh) 2018-09-28
CN108598064B true CN108598064B (zh) 2020-05-15

Family

ID=63636617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810437755.6A Active CN108598064B (zh) 2018-05-09 2018-05-09 连接晶圆内常规芯片与测试专用芯片的金属线

Country Status (1)

Country Link
CN (1) CN108598064B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363240A (zh) * 2021-04-27 2021-09-07 北京智芯微电子科技有限公司 芯片金属线及其制作方法、晶圆

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043832B1 (ko) * 2008-03-11 2011-06-22 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8633707B2 (en) * 2011-03-29 2014-01-21 International Business Machines Corporation Stacked via structure for metal fuse applications
CN102244067A (zh) * 2011-07-28 2011-11-16 上海丽恒光微电子科技有限公司 熔丝结构
CN103137544B (zh) * 2011-11-22 2015-11-11 北大方正集团有限公司 一种半导体芯片结构和芯片中金属熔丝的制作方法
CN203179877U (zh) * 2013-04-08 2013-09-04 北京昆腾微电子有限公司 芯片及其测试模式保护电路
CN106505054B (zh) * 2016-11-30 2018-10-16 上海华力微电子有限公司 一种半导体晶圆的测试结构

Also Published As

Publication number Publication date
CN108598064A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
KR100455404B1 (ko) 반도체장치 및 그 제조방법
US7112874B2 (en) Forming a multi segment integrated circuit with isolated substrates
TWI720576B (zh) 利用鐳射的半導體檢查用mems探針的製造方法
US9397054B2 (en) Semiconductor structure with an interconnect level having a conductive pad and metallic structure such as a base of a crackstop
JP6329059B2 (ja) 半導体装置の製造方法
KR20070112646A (ko) 웨이퍼 레벨 패키지 및 그 제조 방법
US20080293219A1 (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
US20190103327A1 (en) Wafer scale testing and initialization of small die chips
CN106898589B (zh) 集成电路
CN108598064B (zh) 连接晶圆内常规芯片与测试专用芯片的金属线
JP2015170841A (ja) 半導体装置の製造方法および半導体集積回路ウェハ
US20200303268A1 (en) Semiconductor device including residual test pattern
CN108649001B (zh) 连接晶圆内常规芯片与测试专用芯片的隧道式金属线结构
JP2006108489A (ja) 半導体装置の製造方法
US6734572B2 (en) Pad structure for bonding pad and probe pad and manufacturing method thereof
JP3595232B2 (ja) 半導体装置の製造方法
JP2006041236A (ja) 半導体装置及びその製造方法
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US20130187158A1 (en) Semiconductor device
JP2008066440A (ja) 半導体装置およびその製造方法
JP4168988B2 (ja) 半導体装置の製造方法
CN111863755A (zh) 一种半导体结构及其制备方法
TW502355B (en) Bonding pad structure to avoid probing damage
TW200826175A (en) Semiconductor wafer and method for forming the same
CN108520871B (zh) 晶圆级芯片中的嵌入式焊盘及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant