CN203179877U - 芯片及其测试模式保护电路 - Google Patents

Abstract

本实用新型涉及一种芯片及其测试模式保护电路。其中，保护电路包括：动态信号产生器，设置在芯片中，用于生成随机的第一动态信号，根据第一动态信号，生成第二动态信号；有效金属线，设置在芯片的划片槽中，用于将第一动态信号从芯片中延伸至划片槽，将由第一动态信号驱动的第三动态信号从划片槽反馈回芯片中；动态信号比较器，设置在芯片中，用于接收第二动态信号和第三动态信号，将第二动态信号与第三动态信号进行比较，生成测试模式控制信号；控制电路，设置在芯片中，用于根据测试模式控制信号和外部测试模式使能信号，生成内部测试模式使能信号。本实用新型可以大大提高进入芯片的测试模式的难度，从而提升芯片的安全性。

Description

芯片及其测试模式保护电路

技术领域

本实用新型涉及微电子领域，尤其涉及一种芯片及其测试模式保护电路。

背景技术

为了在制造过程中检查芯片不存在制造缺陷，几乎所有芯片都有一个测试模式。当芯片仍在晶圆片上或已经被封装成了模块时，进入测试模式对芯片进行内部测试。在测试模式下，通常可以执行某些在芯片日后实际应用中严格禁止的对内存的访问，甚至可以导出芯片内部存储器或寄存器所保存的数据。如果获得了芯片的攻击者成功地进入了测试模式，就可能获得芯片内存储器中的保密数据或程序代码，甚至进一步复制出一模一样的芯片，例如智能卡芯片，因此，从测试模式向正常工作模式的转换必须是不可逆的。

在现有技术中，使用管脚来控制芯片进入测试模式。如图1所示，为现有技术中芯片的测试模式实现方案示意图，该芯片在包括功能电路和功能压焊块外，还包括测试压焊块111和与测试压焊块111相连接的熔丝121，测试压焊块111是外部测试模式使能端口，外部测试模式使能信号由该端口直接输入到芯片内部。例如，在测试压焊块111上加载逻辑1电平，则外部测试模式使能信号有效，芯片进入测试模式，在测试压焊块111上加载逻辑0的电平，则外部测试模式使能信号无效，芯片不进入测试模式。在芯片测试结束之后，在测试压焊块111上加载一个比工作电压还要高的电压，产生的热量可以将与测试压焊块111相连接的熔丝121烧断。这样，即使在测试压焊块111上加载逻辑1电平，也无法使芯片进入测试模式。

随着微电子技术的发展，熔丝方案已经不再有效。首先，由于熔丝结构所占面积较大，而且熔丝上没有其他层金属覆盖，因此在光学或电子显微镜下，很容易找到熔丝的位置。然后，通过使用聚焦离子束(Focused Ion beam，简称：FIB)的技术，很容易重建被烧断的熔丝结构。一旦烧断的熔丝被重建，就可以通过控制管脚来使芯片进入测试模式。

再参见图1，如果使用多个熔丝，假设有n个熔丝121、122…12n，对应需要多个测试压焊块111、112…11n，n为大于或等于2的自然数。在熔丝没有被烧断之前，从n个测试压焊块输入n位逻辑值，并与预设的n位期待值比较，当二者相同时，允许芯片进入测试模式。测试结束之后，所有熔丝或部分熔丝被烧断，加载在n个测试压焊块上的逻辑电压无法到达芯片内部，内部控制电路将禁止芯片进入测试模式。这种方法增加了编码数量，在一定程度上可以提高测试模式的安全性，但是十分有限。

首先，FIB重建熔丝的工作量只是线性增加而已。其次，熔丝面积较大，芯片面积开销加大，而带来的编码数量提高程度有限。假设有n个熔丝，那么预设的期待值只有n位，与熔丝数量相同，预设的n位期待值共有2n种可能取值。如果n不够大，那么在一定时间内通过穷举的方法即可试出正确的配置值。

实用新型内容

本实用新型提供一种芯片及其测试模式保护电路，用以实现大大提高进入芯片的测试模式的难度，从而提升芯片的安全性。

本实用新型提供一种芯片的测试模式保护电路，包括：

动态信号产生器，设置在所述芯片中，用于生成随机的第一动态信号，根据所述第一动态信号，生成第二动态信号，其中，所述第一动态信号的位数为n，所述第二动态信号的位数为m，m和n为大于或等于2的自然数；

有效金属线，设置在所述芯片的划片槽中，用于将所述第一动态信号从所述芯片中延伸至划片槽，将由所述第一动态信号驱动的第三动态信号从所述划片槽反馈回所述芯片中，其中，所述第三动态信号的位数为m；

动态信号比较器，设置在所述芯片中，用于接收所述第二动态信号和所述第三动态信号，将所述第二动态信号与所述第三动态信号进行比较，生成测试模式控制信号；

控制电路，设置在所述芯片中，用于根据所述测试模式控制信号和外部测试模式使能信号，生成内部测试模式使能信号，使得所述芯片根据所述内部测试模式使能信号确定是否进入测试模式。

本实用新型还提供一种芯片，包括功能电路和功能压焊块，还包括前述芯片的测试模式保护电路。

与现有技术相比，本实用新型具有如下优势：第一，在芯片边缘的金属线的数量较多，同时金属线之间的间距可以很小，这大大增加了FIB重建金属线的难度和复杂度；第二，本实施例提供的测试模式保护电路实时对比产生的动态信号，不依赖于预存的某个编码值，只有正确重建多条金属线之间的连接关系才可能进入测试模式，需要尝试的金属线连接的可能性的数量非常之多，远大于现有技术。综上所述，本实施例大大提高了攻击者进入芯片的测试模式的难度，从而大大提升了芯片的安全性。

此外，本实施例提供的测试模式保护电路中的处于划片槽中的金属线完全是无源的连线，因此不需要静电释放（Electro-static discharge，简称：ESD）保护电路，也不需要压焊块提供输入，所以电路所占用的划片槽面积比较小，导致芯片面积开销比较小。

附图说明

图1为现有技术中芯片的测试模式实现方案示意图；

图2为本实用新型芯片的测试模式保护电路实施例的结构示意图；

图3为本实用新型芯片的测试模式保护电路实施例中金属线连接的可能性的数量示意图；

图4为本实用新型芯片的测试模式保护方法实施例的流程示意图；

图5为本实用新型芯片实施例的结构示意图。

具体实施方式

下面结合说明书附图和具体实施方式对本实用新型作进一步的描述。

如图2所示，为本实用新型芯片的测试模式保护电路实施例的结构示意图，该测试模式保护电路可以包括动态信号产生器21、有效金属线22、动态信号比较器23和控制电路24，动态信号产生器21、动态信号比较器23和控制电路24设置在芯片中，有效金属线22设置在芯片的划片槽中。有效金属线22与动态信号产生器21连接，动态信号比较器23与有效金属线22和动态信号产生器21连接，控制电路24与动态信号比较器23连接。

其中，动态信号产生器21用于生成随机的第一动态信号，根据第一动态信号，生成第二动态信号，其中，第一动态信号的位数为n，第二动态信号的位数为m，m和n为大于或等于2的自然数。有效金属线22用于将第一动态信号从芯片中延伸至划片槽，将由第一动态信号驱动的第三动态信号从划片槽反馈回芯片中，其中，第三动态信号的位数为m；具体地，有效金属线22包括两部分金属线：将第一动态信号从芯片中延伸至划片槽的金属线、以及将第三动态信号从划片槽反馈回芯片中的金属线；可选地，有效金属线22可以将全部或部分第一动态信号从芯片中延伸至划片槽。动态信号比较器23用于接收第二动态信号和第三动态信号，将第二动态信号与第三动态信号进行比较，生成测试模式控制信号；具体地，当第二动态信号与第三动态信号相同时，测试模式控制信号有效，当第二动态信号与第三动态信号不同时，测试模式控制信号无效。控制电路24用于根据测试模式控制信号和外部测试模式使能信号，生成内部测试模式使能信号，使得芯片根据内部测试模式使能信号确定是否进入测试模式；具体地，当测试模式控制信号和外部测试模式使能信号都有效时，内部测试模式使能信号有效，芯片进入测试模式；当测试模式控制信号和外部测试模式使能信号任一信号无效时，内部测试模式使能信号无效，芯片不可以进入测试模式。

在本实施例中，动态信号产生器21连续不断地产生随机的宽度为n位的第一动态信号，通过芯片内部和芯片外部两个渠道将第一动态信号发送给动态信号比较器23。其中，在第一个渠道中，将k条金属线布置到划片槽所在位置，从而将k位第一动态信号从芯片中延伸至划片槽，再将m条金属线从划片槽的位置反馈回芯片，这m条金属线对应m位的第三动态信号，第三动态信号发送给动态信号比较器23，其中，k为小于或等于n并且大于或等于1的自然数，。在第二个渠道中，动态信号产生器21直接从芯片内部将生成的第二动态信号发送给动态信号比较器23。动态信号比较器23将通过不同渠道从动态信号产生器21接收的宽度为m位的第二动态信号和第三动态信号进行对比，如果从芯片外部反馈回来的第三动态信号与作为预期值的第二动态信号相同，则动态信号比较器23输出的内部测试模式使能信号有效，例如：内部测试模式使能信号为逻辑高电平，否则，动态信号比较器23输出的内部测试模式使能信号无效，例如：内部测试模式使能信号为低电平。在芯片没有从晶圆上分割下来之前，从芯片外部反馈回来的第三动态信号与作为预期值的第二动态信号一直相同，那么内部测试模式使能信号一直有效。将芯片从晶圆上分割下来的过程中，划片槽上的金属线被破坏掉，导致动态信号比较器23无法正确接收第三动态信号，此时，从芯片外部反馈回来的第三动态信号与作为预期值的第二动态信号不再一致，那么内部测试模式使能信号无效。

综上所述，该测试模式保护电路实现了对划片槽上金属线的监视功能。在芯片没有从晶圆上分割下来之前，该测试模式保护电路可以监控到金属线处于连通状态，并因此判断芯片还没有从晶圆上分割，此时，内部测试模式使能信号有效，该测试模式保护电路允许芯片进入测试模式，当外部测试模式使能信号也有效时，芯片即进入测试模式。芯片从晶圆上分割下来之后，测试模式保护电路可以监控到划片槽上的金属线被破坏，并因此判断芯片已经从晶圆上分割，此时，内部测试模式使能信号无效，外部测试模式使能信号也会无效，测试模式保护电路禁止芯片进入测试模式，即使采用FIB技术重新使外部测试模式使能信号有效，也无法驱动内部测试模式使能信号有效，因此，芯片不可以进入测试模式进行测试。

可选地，再参见图2所示结构示意图，本实施例还可以包括外部测试使能金属线25，设置在芯片的划片槽中。外部测试使能金属线25用于将外部测试模式使能信号从芯片中延伸至划片槽，再从划片槽反馈回芯片中。控制电路24用于根据测试模式控制信号和外部测试使能金属线25反馈回来的外部测试模式使能信号，生成内部测试模式使能信号。外部测试模式使能信号可以通过测试压焊块111加载后再通过外部测试使能金属线25传输给控制电路24，其中，测试压焊块111位于芯片内部。可选地，测试压焊块111还可以位于划片槽中。可选地，测试压焊块111可以不要，直接将外部测试使能金属线25连接至逻辑高电平，当芯片没有从晶圆上分割下来之前，外部测试模式使能信号一直有效，当测试模式控制信号也有效时，芯片直接进入测试模式；当芯片从晶圆上分割下来之后，外部测试使能金属线25被切断，外部测试模式使能信号不再有效。可选地，外部测试使能信号的位数可以为两位以上，相应地，外部测试模式使能金属线的数量为两根以上，测试压焊块的数量也为两个以上，这样，每个测试压焊块施加1位外部测试模式使能信号，每根金属线传输1位外部测试模式使能信号。

可选地，外部测试模式使能信号还可以采用现有技术中图1所示的熔丝方案施加在芯片上。

可选地，如果第一动态信号中的1位信号可以驱动第三动态信号中的1位以下信号，并且第三动态信号可以由第一动态信号的全部或部分信号驱动，则n大于或等于m。如果第一动态信号中的1位信号可以驱动第三动态信号中的1位以上信号，并且第三动态信号可以由第一动态信号的全部信号或部分信号驱动，则m和n之间没有大小限制，即m可以大于、小于或等于n。

可选地，动态信号产生器21可以是任意信号发生器，例如，但不限于，计数器、线性反馈移位寄存器（Linear Feedback Shift Register，简称：LFSR）、真随机数发生器、伪随机数发生器或其他类型的信号发生器。可选地，动态信号产生器21可以是计数器、LFSR、真随机数发生器、伪随机数发生器或其他类型信号发生器的任意组合；例如，由1个计数器产生n位第一动态信号中的n1位，由一个LFSR产生其他n-n1位信号。

可选地，再参见图2，本实施例还可以包括报警电路26，设置在芯片中，用于根据测试模式控制信号和外部测试模式使能信号，生成报警信号。具体地，当测试模式控制信号无效并且外部测试模式使能信号有效时，报警信号有效，此时认为芯片受到了攻击者的测试模式攻击。

可选地，再参见图2，有效金属线22可以设置在同一金属层或不同的金属层。具体地，将第一动态信号延伸至划片槽的金属线可以位于同一金属层或不同金属层，将第三动态信号从划片槽反馈回芯片中的金属线可以位于同一金属层或不同金属层。再参见图2，采用不同图案填充表示的金属线表示设置在不同的金属层的金属线。

可选地，再参见图2，除了有效金属线22外，本实施例还可以包括无效金属线27，设置在芯片的划片槽中，无效金属线上未施加第一动态信号或第三动态信号，无效金属线27起干扰作用，从而进一步增加攻击难度。

对于本实施例，如果想使从晶圆上分割下来的芯片重新进入测试模式，攻击者必须重建这些划片槽上被破坏的金属线之间的连接关系，这样做的主要困难有：第一，这些金属线很细，可以是满足工艺要求的最小尺寸，相比熔丝要小得多，致使FIB很难做；第二，这些金属线可以处于不同金属层，彼此可以相邻很近，致使FIB难度加大；第三，金属线互连的可能性非常之多，使得穷举尝试方法的时间代价很高，而且，对于每一种可能，进行尝试时，都要重新进行FIB重建的工作，进一步增加了攻击难度。

对于n+m条被切断的金属线，要重新确定n+m条金属线之间的连接关系是很困难的。假设n和m已知，且m<=n，那么要在n+m条金属线中建立m对连线关系，再假设n个源信号中的单个信号只驱动m个信号中的单个信号，那么，总的可能组合个数为：

$\frac{(n+m)!}{\left(2m\right)!(n-m)!}\&times;\frac{\left(2m\right)!}{m!2^m}=\frac{(n+m)!}{(n-m)!m!2^m}$

而在现有技术中，需要尝试出n+m个熔丝上施加的逻辑电平是高还是低，可能的编码方式个数为2^n+m。

如表1所示，为本实用新型中金属线连接的可能性和现有技术中金属线连接的可能性的数量，可以发现，即使在上述假设下，本实用新型中金属线连接的可能性的数量远远大于现有技术中金属线连接的可能性的数量。而且，随着n和m的数值的增大，二者之间的差距也越来越大。

表1

进一步地，如果不知道n和m，只知道n+m的值K，即只能看到一共有多少根被切断的金属线，假设m<=n，且n个源信号中的单个信号只驱动m个信号中的单个信号，那么，总的可能组合个数为：

$\underset{m=1}{\overset{\mathrm{floor}(K/2)}{\mathrm{\&Sigma;}}}\frac{\left(K\right)!}{(K-2m)!m!2^m}$

如图3所示，为本实用新型芯片的测试模式保护电路实施例中金属线连接的可能性的数量示意图，取K的值为8到20，在上述假设下，分别列出本实用新型的可能情况和现有技术的可能情况的数值，可以发现，本实用新型中金属线连接的可能性的数量要远远多于现有技术中金属线连接的可能性的数量，而且，随着K的增大，二者之间的差距也越来越大。

进一步地，如果考虑n个源信号中的单个信号可以驱动m个信号中的多个信号的情况，总的可能情况的数值会进一步增加。进一步地，如果考虑m>n的情况，总的可能组合情况的数值会进一步增加。

与现有技术相比，本实施例提供的测试模式保护电路具有如下优势：第一，在芯片边缘的金属线的数量较多，同时金属线之间的间距可以很小，例如：0.13um，工艺线间距可以在1um或更小，这大大增加了FIB重建金属线的难度和复杂度，进一步地，金属线可以分布于多个金属层上，进一步增加了FIB重建金属线的难度和复杂度；第二，本实施例提供的测试模式保护电路实时对比产生的动态信号，不依赖于预存的某个编码值，只有正确重建多条金属线之间的连接关系才可能进入测试模式，需要尝试的金属线连接的可能性的数量非常之多，远大于现有技术。综上所述，本实施例大大提高了攻击者进入芯片的测试模式的难度，从而大大提升了芯片的安全性。

此外，本实施例提供的测试模式保护电路中的处于划片槽中的金属线完全是无源的连线，因此不需要静电释放（Electro-static discharge，简称：ESD）保护电路，也不需要压焊块提供输入，同时由于金属线可以分布在各金属层上，所以，电路所占用的划片槽面积比较小，导致芯片面积开销比较小。

如图4所示，为本实用新型芯片的测试模式保护方法实施例的流程示意图，可以包括如下步骤：

步骤41、在芯片中，动态信号产生器生成随机的第一动态信号，根据第一动态信号，生成第二动态信号；

其中，第一动态信号的位数为n，第二动态信号的位数为m，m和n为大于或等于2的自然数；

步骤42、通过在芯片的划片槽中设置有效金属线，将第一动态信号从芯片中延伸至划片槽，将由第一动态信号驱动的第三动态信号从划片槽反馈回芯片中；

其中，第三动态信号的位数为m；有效金属线22包括两部分金属线：将第一动态信号从芯片中延伸至划片槽的金属线、以及将第三动态信号从划片槽反馈回芯片中的金属线；

步骤43、在芯片中，动态信号比较器将第二动态信号与第三动态信号进行比较，生成测试模式控制信号；

具体地，当第二动态信号与第三动态信号相同时，测试模式控制信号有效，当第二动态信号与第三动态信号不同时，测试模式控制信号无效；

步骤44、在芯片中，控制电路根据测试模式控制信号和外部测试模式使能信号，生成内部测试模式使能信号，使得芯片根据内部测试模式使能信号确定是否进入测试模式。

具体地，当测试模式控制信号和外部测试模式使能信号都有效时，内部测试模式使能信号有效，芯片进入测试模式；当测试模式控制信号和外部测试模式使能信号任一信号无效时，内部测试模式使能信号无效，芯片不可以进入测试模式。

在本实施例中，动态信号产生器连续不断地产生随机的宽度为n位的第一动态信号，通过芯片内部和芯片外部两个渠道将第一动态信号发送给动态信号比较器。其中，在第一个渠道中，将k条金属线布置到划片槽所在位置，从而将k位第一动态信号从芯片中延伸至划片槽，再将m条金属线从划片槽的位置反馈回芯片，m条金属线对应m位的第三动态信号，第三动态信号发送给动态信号比较器，其中，k为小于或等于n并且大于或等于1的自然数。在第二个渠道中，动态信号产生器直接从芯片内部将生成的第二动态信号发送给动态信号比较器。动态信号比较器将通过不同渠道从动态信号产生器接收的宽度为m位的第二动态信号和第三动态信号进行对比，如果从芯片外部反馈回来的第三动态信号与作为预期值的第二动态信号相同，则控制电路输出的测试模式控制信号有效，否则，控制电路输出的测试模式控制信号无效。在芯片没有从晶圆上分割下来之前，从芯片外部反馈回来的第三动态信号与作为预期值的第二动态信号一直相同，那么测试模式控制信号一直有效。将芯片从晶圆上分割下来的过程中，划片槽上的金属线被破坏掉，导致动态信号比较器无法正确接收第三动态信号，此时，从芯片外部反馈回来的第三动态信号与作为预期值的第二动态信号不再一致，那么测试模式控制信号将处于无效的状态。

可选地，再参见图4所示流程示意图，本实施例还可以包括如下步骤：

步骤45、通过在芯片的划片槽中设置外部测试使能金属线，将外部测试模式使能信号从芯片中延伸至划片槽，再从划片槽反馈回芯片中；

此时，在步骤44中，控制电路根据测试模式控制信号和外部测试使能金属线反馈回来的外部测试模式使能信号，生成内部测试模式使能信号。

需要说明的是，步骤43与步骤45之间没有严格的时序关系。

在步骤45中，外部测试模式使能信号可以通过测试压焊块加载再由金属线传输给控制电路。或者，测试压焊块可以不要，直接将外部测试模式使能信号相对应的金属线连接至逻辑高电平，当芯片没有从晶圆上分割下来之前，外部测试模式使能信号一直有效，当测试模式控制信号也有效时，芯片直接进入测试模式；当芯片从晶圆上分割下来之后，外部测试模式使能信号相对应的金属线被切断，外部测试模式使能信号不再有效。

可选地，外部测试使能信号的位数可以为两位以上，相应地，外部测试模式使能金属线的数量为两根以上，测试压焊块的数量也为两个以上，这样，每个测试压焊块施加1位外部测试模式使能信号，每根金属线传输1位外部测试模式使能信号。

可选地，外部测试模式使能信号还可以采用图1所示的熔丝方案施加在芯片上。

可选地，在步骤42中，如果第一动态信号中的1位信号可以驱动第三动态信号中的1位以下信号，并且第三动态信号可以由第一动态信号的全部或部分信号驱动，则n大于或等于m。如果第一动态信号中的1位信号可以驱动第三动态信号中的1位以上信号，并且第三动态信号可以由第一动态信号的全部信号或部分信号驱动，则m和n之间没有大小限制，即m可以大于、小于或等于n。

可选地，步骤43之后还可以包括如下步骤：

步骤46、在芯片中，报警电路根据测试模式控制信号和外部测试模式使能信号，生成报警信号；

具体地，当测试模式控制信号无效并且外部测试模式使能信号有效时，报警信号有效，此时认为芯片受到了攻击者的测试模式攻击。

步骤46与步骤44之间没有严格的时序关系。

可选地，在步骤42中，有效金属线可以设置在同一金属层或不同的金属层。具体地，将第一动态信号延伸至划片槽的金属线可以位于同一金属层或不同金属层，将第三动态信号从划片槽反馈回芯片中的金属线可以位于同一金属层或不同金属层。

可选地，本实施例还可以包括如下步骤：通过在芯片的划片槽中设置无效金属线添加干扰；

具体地，无效金属线上未施加第一动态信号或第三动态信号，无效金属线起干扰作用，从而进一步增加攻击难度。

与现有技术相比，本实施例提供的测试模式保护方法具有如下优势：第一，在芯片边缘的金属线的数量较多，同时金属线之间的间距可以很小，这大大增加了FIB重建金属线的难度和复杂度，进一步地，金属线可以分布于多个金属层上，进一步增加了FIB重建金属线的难度和复杂度；第二，本实施例提供的测试模式保护方法实时对比产生的动态信号，不依赖于预存的某个编码值，只有正确重建多条金属线之间的连接关系才可能进入测试模式，需要尝试的金属线连接的可能性的数量非常之多，远大于现有技术。综上所述，本实施例大大提高了攻击者进入芯片的测试模式的难度，从而大大提升了芯片的安全性。

此外，本实施例提供的测试模式保护方法中的处于划片槽中的金属线完全是无源的连线，因此不需要ESD保护电路，也不需要压焊块提供输入，同时由于金属线可以分布在各金属层上，所以，电路所占用的划片槽面积比较小，导致芯片面积开销比较小。

如图5所示，为本实用新型芯片实施例的结构示意图，该芯片可以包括功能电路51、功能压焊块52和测试模式保护电路53。其中，测试模式保护电路53可以为前述芯片的测试模式保护电路实施例中的测试模式保护电路，在此不再赘述。

可选地，本实施例还可以包括测试压焊块111，与测试模式保护电路53连接，用于加载外部测试模式使能信号。

在本实施例中，测试模式保护电路53产生的第一动态信号通过金属线引出到划片槽上再将第三动态信号反馈回测试模式保护电路52，通过监视划片槽上的金属线是初始状态还是被破坏状态，测试模式保护电路52可以判断出芯片是否已经从晶圆上切割下来，只有测试模式保护电路52判断出芯片在晶圆上，才允许芯片进入测试模式进行测试。一旦测试完成，芯片从晶圆上切割下来之后，测试模式保护电路52可以判断出芯片已经被切割，于是将不再允许芯片进入测试模式。

最后应说明的是：以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围。

Claims (12)

1.一种芯片的测试模式保护电路，其特征在于，包括：

动态信号产生器，设置在所述芯片中，用于生成随机的第一动态信号，根据所述第一动态信号，生成第二动态信号，其中，所述第一动态信号的位数为n，所述第二动态信号的位数为m，m和n为大于或等于2的自然数；

有效金属线，设置在所述芯片的划片槽中，用于将所述第一动态信号从所述芯片中延伸至划片槽，将由所述第一动态信号驱动的第三动态信号从所述划片槽反馈回所述芯片中，其中，所述第三动态信号的位数为m；

动态信号比较器，设置在所述芯片中，用于接收所述第二动态信号和所述第三动态信号，将所述第二动态信号与所述第三动态信号进行比较，生成测试模式控制信号；

控制电路，设置在所述芯片中，用于根据所述测试模式控制信号和外部测试模式使能信号，生成内部测试模式使能信号，使得所述芯片根据所述内部测试模式使能信号确定是否进入测试模式。

2.根据权利要求1所述的电路，其特征在于，还包括：

外部测试使能金属线，设置在所述芯片的划片槽中，用于将外部测试模式使能信号从所述芯片中延伸至划片槽，再从划片槽反馈回所述芯片中；

所述控制电路用于根据所述测试模式控制信号和所述外部测试模式使能金属线反馈回来的外部测试模式使能信号，生成所述内部测试模式使能信号。

3.根据权利要求1所述的电路，其特征在于，所述有效金属线将所述第一动态信号的部分信号从所述芯片中延伸至所述划片槽。

4.根据权利要求1-3任一所述的电路，其特征在于，所述第一动态信号中的1位信号驱动所述第三动态信号中的1位以下信号，m小于或等于n。

5.根据权利要求1-3任一所述的电路，其特征在于，所述第一动态信号中的1位信号驱动所述第三动态信号中的1位以上信号，并且所述第三动态信号由所述第一动态信号中的全部或部分信号驱动，m小于、大于或等于n。

6.根据权利要求2所述的电路，其特征在于，所述外部测试模式使能信号的位数为两位以上，所述外部测试使能金属线的数量为两根以上。

7.根据权利要求1所述的电路，其特征在于，还包括：

报警信号发生电路，设置在所述芯片中，用于根据所述测试模式控制信号和所述外部测试模式使能信号，生成报警信号。

8.根据权利要求1所述的电路，其特征在于，所述有效金属线设置在不同的金属层。

9.根据权利要求1所述的电路，其特征在于，还包括：

无效金属线，设置在所述芯片的划片槽中，所述无效金属线上未施加所述第一动态信号或所述第三动态信号。

10.根据权利要求1所述的电路，其特征在于，所述动态信号发生器为计数器、线性反馈移位寄存器、真随机数发生器、伪随机数发生器，或者为计数器、线性反馈移位寄存器、真随机数发生器、伪随机数发生器的任意组合。

11.一种芯片，包括功能电路和功能压焊块，其特征在于，还包括权利要求1-10任一所述的芯片的测试模式保护电路。

12.根据权利要求11所述的芯片，其特征在于，还包括：

测试压焊块，与所述测试模式保护电路连接，用于加载外部测试模式使能信号。

Images