JP2001357374A - Ｉｃカード - Google Patents

Ｉｃカード

Info

Publication number
JP2001357374A
JP2001357374A JP2000176000A JP2000176000A JP2001357374A JP 2001357374 A JP2001357374 A JP 2001357374A JP 2000176000 A JP2000176000 A JP 2000176000A JP 2000176000 A JP2000176000 A JP 2000176000A JP 2001357374 A JP2001357374 A JP 2001357374A
Authority
JP
Japan
Prior art keywords
chip
chips
card
electrode terminals
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000176000A
Other languages
English (en)
Inventor
Hideyuki Unno
秀之 海野
Tadao Takeda
忠雄 竹田
Wakaaki Tanno
稚明 丹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2000176000A priority Critical patent/JP2001357374A/ja
Publication of JP2001357374A publication Critical patent/JP2001357374A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 ＩＣカードに複数個のＩＣチップを使用した
場合、情報漏洩の危険性を低減し、耐タンパー性を向上
させることができるＩＣカードを提供する。 【解決手段】 複数のＩＣチップを内蔵するＩＣチップ
モジュールを備え、このＩＣチップモジュールでは、少
なくとも２つのＩＣチップ面を互いに向き合った状態で
これらのＩＣチップ１、２の電極同士を接続部（バンプ
6）で電気的に接続し、ＩＣチップ１の少なくとも一部
をＩＣチップ２で覆い隠す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＩＣチップを内
蔵するＩＣカードに関する。
【０００２】
【従来の技術】ＩＣカードは、プラスチックあるいは紙
で作られたカードに、ＩＣチップを埋め込んだものであ
る。ＩＣチップが内部にメモリを備えているので、ＩＣ
カードに様々な情報を書き込んだり、また、ＩＣカード
から情報を読み出したりすることができる。現在、広く
使われている磁気カードに比べて、多くの情報を書き込
め、かつ、セキュリティが高いことがＩＣカードの特徴
である。このために、ＩＣカードは、公衆電話用のＩＣ
テレカや社員証、学生証などに使われ始めている。
【０００３】今後、ＩＣカードが急速に普及していくも
のと予想される。また、ＩＣカードは、そのセキュリテ
ィの高さから、今後広まるであろう電子商取引などのシ
ステムやサービスに不可欠な存在となっている。
【０００４】ＩＣカードに埋め込まれるＩＣチップ数
は、通常、１チップ構成であり、１チップの中には、論
理演算回路やメモリ、暗号回路、外部インタフェース等
がすべて収められている。これは、次のような理由によ
る。つまり、一般的には、ある機能を満たすための部品
構成を考えた場合、部品数を増やすことは、部品製造コ
スト、検査コスト、実装コス卜等の増加を招く。このた
め、ＩＣカード用のＩＣチップにおいても、ＩＣは１チ
ップ構成となっている。また、複数チップを搭戴したＩ
Ｃカードでは、１チップの場合と比較して、コストを低
下させることが難しいと考えられてきた。
【０００５】しかし、今後、ＩＣカードの用途が多岐に
わたると、様々な種類のカードが必要になる。そのたび
に専用チップを設計、製造していたのでは、チップの種
類やコストが増加してしまう。しかも、ＩＣチップの製
造コストだけでなく、管理コスト、在庫管理コストも増
えてしまう。この結果、ＩＣカード自体の低価格化を妨
げる可能性がある。
【０００６】したがって、ＩＣカードの普及に伴うＩＣ
カードの低価格化のために、次のようなＩＣカードを作
ることが予想される。つまり、価格が安い汎用ＩＣチッ
プと汎用メモリとの組み合わせ、あるいは、専用の論理
チップと汎用メモリとの組み合わせなどのように、ＩＣ
チップを２個以上使う構造がある。
【０００７】ところで、２個以上のＩＣチップを使用す
る構造では、ＩＣチップ間を電気的に接続するために、
次のような実装方法が用いられる。たとえば、ＩＣチッ
プが２個である場合では、図８に示すように、実装基板
１０１上にＩＣチップ１０２Ａ、１０３Ａを２個並べ
る。そして、実装基板１０１上の配線１０４を用いて、
ＩＣチップ１０２ＡとＩＣチップ１０３Ａと間の信号の
やりとりを行う。このような実装方法が一般的である。
【０００８】さらに、前記実装方法では、ＩＣチップ１
０２Ａ、１０３Ａと配線１０４との接続のために、図９
（ａ）に示すように、金属線１０５によって、それぞれ
のＩＣチップ１０２Ａ、１０３Ａを配線１０４に接続す
る。なお、ＩＣチップ１０２Ａ、１０３Ａは、基板１０
２Ｂ、１０３Ｂ上に設けられている。また、図９（ｂ）
に示すように、バンプ１０６と呼ばれる球状の半田や金
を用いて、ＩＣチップ１０２Ａ、１０３Ａを配線１０４
に接続する。
【０００９】このような実装方法によって、ＩＣチップ
間を電気的に接続するか、あるいは実装基板を介してＩ
Ｃカード電極端子との接続をする。
【００１０】また、ＩＣカードにＩＣチップを内蔵する
ため、カードの厚さの制限から、べアチップ実装が多く
用いられる。べアチップ実装では、ＩＣチップをパッケ
ージに入れずに、直接、ＩＣチップを実装基板に接続す
る。
【００１１】こうして、２個以上のＩＣチップを使うこ
とにより、安価なＩＣ力―ドを作ることが可能になる。
【００１２】
【発明が解決しようとする課題】しかし、先に述べた実
装方法やベアチップ実装で複数のＩＣチップを実装する
場合、セキュリティ上の大きな問題が発生する。以下、
この点について詳しく述べる。
【００１３】ＩＣカードは、磁気カードと異なり、情報
を電気的に保存している。このために、通常、ＩＣカー
ドのセキュリティ性は高い。しかし、ＩＣカードの不正
使用を企てる者（以下、不正行為者という）が、ＩＣカ
ード内のＩＣチップを解析しようとしたとき、電気的、
物理的な様々な方法で解析を試みる。
【００１４】ＩＣカードに必要なすべての機能が１つの
ＩＣチップで構成されていれば、情報はすべて１チップ
内部で処理される。したがって、不正行為者がこれを解
析するには、ＩＣチップの設計、プロセスに関する高度
の知識、および、高価な解析装置が必要となる。
【００１５】しかし、図８に示すような、平面的に実装
された複数のＩＣチップ間で情報の伝達が行われる場
合、情報は必ず実装基板に形成された配線を通して伝達
される。このために、不正行為者が実装基板上の配線に
外部から針（プローブ）を当てることにより、容易に信
号情報を入手することができる。
【００１６】また、物理的解析の点からも、複数チップ
に分かれていることにより、チップ内の総電極端子数が
１チップの場合よりも増加し、特に、検査用電極端子数
が増える。検査用電極端子は、ＩＣチップ内に必ず設け
られている。不正行為者は、検査用電極端子を用いて、
信号情報を入手することもできる。
【００１７】検査用電極端子とは、そのＩＣチップが良
品であるかどうかをチェックするために必要な電極端子
である。通常、ＩＣチップの製造終了後、ウエハ状態で
全チップが検査され、ＩＣチップが良品と不良品とに識
別される。この検査を精密に、かつ、短時間で行うため
に必要なものが、検査用電極端子である。検査用電極端
子は、良品・不良品検査のときだけに使用され、ＩＣチ
ップが実装されるときに必要とされない。
【００１８】不正行為者に対するＩＣチップ耐タンパー
性の観点から、検査用電極端子が無いほうがよい。しか
し、ＩＣチップの良品検査を短時間で正確に行うため
に、検査用電極端子を無くすことができない。
【００１９】このように、１個のＩＣチップの場合に比
べて、複数個のＩＣチップを用いたＩＣカードでは、情
報漏洩の危険性が高く、セキュリティに問題が発生しや
すいという課題があった。
【００２０】この発明の目的は、ＩＣカードに複数個の
ＩＣチップを使用した場合、情報漏洩の危険性を低減
し、耐タンパー性を向上させることができるＩＣカード
を提供することにある。
【００２１】
【課題を解決するための手段】前記課題を解決するため
に、請求項１に記載されたこの発明は、複数のＩＣチッ
プを内蔵するＩＣチップモジュールを備え、前記ＩＣチ
ップモジュールでは、少なくとも２つの前記ＩＣチップ
面を互いに向き合った状態でこれらのＩＣチップの電極
同士を接続部で電気的に接続し、前記１つのＩＣチップ
の少なくとも一部を前記別のＩＣチップで覆い隠したこ
とを特徴とする。
【００２２】請求項２に記載されたこの発明は、複数の
ＩＣチップを内蔵するＩＣチップモジュールを備え、前
記ＩＣチップモジュールでは、少なくとも１つの前記Ｉ
Ｃチップを別の前記ＩＣチップ上に積層し、前記１つの
ＩＣチップの少なくとも一部を前記別のＩＣチップで覆
い隠したことを特徴とする。
【００２３】この発明は、次のような不正行為者の行為
を防止するために行われた。つまり、ＩＣカードに内蔵
するチップが複数個の場合、それぞれを平面的に実装基
板に接続したＩＣチップモジュールでは、実装基板上の
配線を介するために、実装基板から情報を盗み取られ、
解析されてしまう恐れがあった。したがって、不正行為
者の解折を困難にするには、検査用電極端子に対する対
策が必要である。
【００２４】そこで、前記構成によれば、２つのＩＣチ
ップを重ね合わせた実装構造をとる。つまり、ＩＣカー
ドに搭載するＩＣチップが２個以上の場合、チップの表
面どうしを向かい合わせるか、あるいは、チップを積層
して電気的に接続する。この結果、ＩＣカードに内蔵さ
れるＩＣチップの実装構造が、従来技術による複数個の
ＩＣチップの実装基板への実装構造と異なる。これによ
って、不正行為者がＩＣチップの回路パタンを観察する
ことを防止することができる。
【００２５】請求項３に記載されたこの発明は、請求項
１または２に記載のＩＣカードにおいて、前記ＩＣチッ
プモジュールが実装される実装基板を備え、前記実装基
板に対する接続用電極端子以外のすべての電極端子を別
の前記ＩＣチップが覆い隠すように、前記実装基板に接
続されるこのＩＣチップの電極端子を配置したことを特
徴とする。
【００２６】請求項４に記載されたこの発明は、請求項
１または２に記載のＩＣカードにおいて、前記ＩＣチッ
プモジュールが実装される実装基板を備え、前記ＩＣチ
ップの検査用電極端子を別の前記ＩＣチップで覆い隠す
ように、前記実装基板に接続されるこのＩＣチップの検
査用電極端子を配置したことを特徴とする。
【００２７】前記構成によれば、それぞれのチップの機
能を確認するための検査用電極端子（テストパッド）
を、チップが重なる領域に配置することにより、実装後
はテストパッドから容易に信号の入出力ができず、耐タ
ンパー性が向上する。
【００２８】
【発明の実施の形態】つぎに、この発明の実施の形態に
ついて、図面を参照して詳しく説明する。
【００２９】［実施の形態１］この発明の実施の形態１
によるＩＣカードについて、図１を用いて説明する。な
お、図１では、２つのＩＣチップを用いたＩＣチップモ
ジュールの形成の様子が説明されている。まず、図１
（ａ）に示すように、ＩＣチップ１とＩＣチップ２とを
用意する。ＩＣチップ１は、基板３の表面側に形成され
ている。ＩＣチップ１には、実装基板に対する接続用の
電極端子１Ａがそれぞれ形成されている。また、ＩＣチ
ップ１には、ＩＣチップ２に対する接続用の電極端子１
Ｂがそれぞれ形成されている。さらに、図示を省略して
いるが、ＩＣチップ１には、検査用電極端子が形成され
ている。
【００３０】ＩＣチップ２は、基板４の表面側に形成さ
れている。ＩＣチップ２には、ＩＣチップ１に対する接
続用の電極端子２Ａがそれぞれ形成されている。また、
図示を省略しているが、ＩＣチップ２には、検査用電極
端子が形成されている。
【００３１】ＩＣチップ１、２は、チップ裏面側から研
削、研腐、エッチング等により、あらかじめ薄層化され
ている。ＩＣカードの中で広く使用される０．７６［ｍ
ｍ］厚のカードにＩＣチップ１、２を納めるためには、
一般的に、ＩＣチップ１、２の厚さをそれぞれ０．２
［ｍｍ］以下にする必要がある。ＩＣテレカの場合、カ
ード厚が０．４５［ｍｍ］とさらに薄いために、ＩＣチ
ップ厚も０．１５［ｍｍ］以下に薄層化されている。
【００３２】つぎに、図１（ｂ）に示すように、ＩＣチ
ップ１の電極端子１Ｂ上にバンプ５を形成する。バンプ
５は、接続部であり、導電性材料で作られている。図１
（ｂ）では、ＩＣチップ１にバンプ５を形成したが、Ｉ
Ｃチップ２の方にバンプ５を最初に形成してもかまわな
い。バンプ５の材質は、金あるいは半田を用いることが
多い。メッキ法を用いてバンプ５を形成する場合、電極
端子１Ｂがバッファ層、主金属層、コート層などの複数
金属の積層構造になるが、何ら問題はない。
【００３３】つぎに、図１（ｃ）に示すように、バンプ
５にＩＣチップ２の電極端子２Ａを接続する。これによ
って、ＩＣチップ２がバンプ５を介してＩＣチップ１と
電気的に接続される。なお、ＩＣチップ２を接続した
後、ＩＣチップ１とＩＣチップ２との間を樹脂で埋め込
んでもよい。あるいは、ＩＣチップ１とＩＣチップ２と
の間に異方性導電樹脂シートを挟み込んでもよい。
【００３４】つぎに、図１（ｄ）に示すように、ＩＣチ
ップ１の電極端子の中で、実装基板との接続に用いる電
極端子つまり電極端子１Ａ上に、接続部としてバンプ６
を形成する。このとき、ＩＣチップ１とＩＣチップ２と
の電気的接続を良好にし、かつ、接続時にＩＣチップ２
へ外力が加わらないようにする必要がある。このため
に、バンプ６の高さが基板４の裏面部分より高い方がよ
い。あるいは、あらかじめ実装基板側で、バンプ６と接
続する部分を他よりも高くしておく。このようにすれ
ば、バンプ６の大きさに制限がない。
【００３５】つぎに、図１（ｅ）に示すように、バンプ
６を実装基板７に接続する。実装基板７には、あらかじ
めＩＣチップ用の電極端子７Ａが形成されている。そし
て、この電極端子７Ａにバンプ６を接続する。これによ
って、ＩＣチップ１がバンプ６を介して実装基板７と電
気的に接続される。この後、実装強度を増加させたり信
頼性を向上させるために、ＩＣチップ１と実装基板７と
の間を樹脂で封じてもよい。
【００３６】このようにして、ＩＣチップモジュール
（図１（ｅ））が形成される。この後、ＩＣチップモジ
ュールが、プラスチックあるいは紙で作られたカードに
埋め込まれ、実施の形態１によるＩＣカードが形成され
る。
【００３７】実施の形態１によれば、ＩＣチップ１およ
びＩＣチップ２の両方とも、回路パタン、電極端子およ
び検査用電極端子を全く見ることができない。また、Ｉ
Ｃチップ１、２のパタンを観察するためには、不正行為
者が実装基板７からＩＣチップ１、２を外さなければな
らず、電気的解析が不可能となる。たとえ、実装基板７
からＩＣチップ１、２を外しても、ＩＣチップ１とＩＣ
チップ２とが回路面同士を向かい合わせに接続されてい
るので、簡単にはＩＣチップ１、２の回路パタン、電極
端子および検査用電極端子を不正行為者が観察すること
ができない。
【００３８】したがって、実施の形態１による実装構造
を用いることにより、不正行為者によるＩＣチップつま
りＩＣカードの解析を困難にし、従来の１チップ構成に
比べて、耐タンパー性を向上させることが可能である。
【００３９】なお、実施の形態１では、ＩＣチップ１に
対して向かい合うチップが１対１の関係である。しか
し、ＩＣカードに内蔵するＩＣチップ構成によっては、
ＩＣチップ１の上に２つ以上の複数ＩＣチップを接続し
てもよい。
【００４０】［実施の形態２］この発明の実施の形態２
によるＩＣカードについて、図２を用いて説明する。な
お、図２では、図１と同じ要素については図１と同じ参
照番号を付与して、その説明を省略する。また、実施の
形態２では、図２（ａ）から図２（ｃ）までが、図１
（ａ）から図１（ｃ）と同様である。さらに、検査用電
極端子については、実施の形態５で詳しく述べる。
【００４１】図２（ｃ）の後、図２（ｄ）に示すよう
に、基板３の裏面側を実装基板７に貼り付ける。なお、
基板３の表面側には、ＩＣチップ１が設けられている。
基板３の貼り付け後、図２（ｅ）に示すように、接続ワ
イヤである金属線８を用いて、ＩＣチップ１の電極端子
１Ａを実装基板７の電極端子７Ａに接続する。これによ
って、ＩＣチップ１が金属線８を介して実装基板７と電
気的に接続される。
【００４２】このようにして、ＩＣチップモジュール
（図２（ｅ））が形成される。この後、実施の形態１と
同じように、ＩＣチップモジュールが、プラスチックあ
るいは紙で作られたカードに埋め込まれ、実施の形態２
によるＩＣカードが形成される。
【００４３】実施の形態２によれば、ＩＣチップ２およ
び基板４で覆われていない、ＩＣチップ１の一部の領域
が観察可能となる。しかし、ＩＣチップ１の観察できる
領域は、電極端子１Ａと一部の回路等のみである。そし
て、ＩＣチップ１の大部分の領域がＩＣチップ２および
基板４で隠されているため、耐タンパー効果は大きい。
さらに、ＩＣチップ２については、完全なパタン観察が
不可能である。
【００４４】したがって、実施の形態２による実装構造
を用いると、実施の形態１に比べて、ＩＣチップ１に関
して耐タンパー性がやや劣るものの、全体的な耐タンパ
ー性が高いことに変わりがない。
【００４５】なお、実施の形態２では、ＩＣチップ１内
の電極端子１Ａが、ＩＣチップ１の片側のみに形成され
ているが、図３に示すように、ＩＣチップ１の両側に備
えられていてもかまわない。また、ＩＣチップ２がＩＣ
チップ１よりも小さい必要がなく、図４に示すように、
ＩＣチップ２が、ＩＣチップ１の短辺長よりも長い辺を
持った形状でもかまわない。
【００４６】［実施の形態３］この発明の実施の形態３
によるＩＣカードについて、図５を用いて説明する。な
お、図５では、２つのＩＣチップを用いたＩＣチップモ
ジュールの形成の様子が説明されている。まず、図５
（ａ）に示すように、ＩＣチップ１１とＩＣチップ１２
とを用意する。ＩＣチップ１１は、基板１３の表面側に
形成されている。ＩＣチップ１１には、実装基板に対す
る接続用の電極端子１１Ａが形成されている。
【００４７】ＩＣチップ１２は、基板１４の表面側に形
成されている。ＩＣチップ１２には、実装基板に対する
接続用の電極端子１２Ａが形成されている。
【００４８】ＩＣチップ１１、１２は、実施の形態１の
ＩＣチップ１、２と同じように、チップ裏面側から研
削、研腐、エッチング等により、あらかじめ薄層化され
ている。
【００４９】つぎに、図５（ｂ）に示すように、ＩＣチ
ップ１１の上に接着シートあるいは接着用ペースト等の
接着部材１５が付けられている。そして、接着部材１５
に基板１４の裏面側を貼り付ける。このとき、基板１４
の表面側では、ＩＣチップ１２が露出する。ＩＣチップ
１２が導電性であるため、基板１４の裏面とＩＣチップ
１１との間に、意図しない電気的経路が形成される可能
性がある。このような電気経路の形成を防ぐために、接
着部材１５が絶緑物であることが望ましい。
【００５０】つぎに、図５（ｃ）に示すように、基板１
３を実装基板１６に接着部材１７で接着する。実装基板
１６には、あらかじめ電極端子１６Ａが形成されてい
る。実装基板１６自身が絶緑物であるから、接着部材１
７は導電性でも絶縁性でもかまわない。
【００５１】つぎに、図５（ｄ）に示すように、接続ワ
イヤである金属線１８を用いて、ＩＣチップ１１の電極
端子１１Ａを実装基板１６の電極端子１６Ａに接続す
る。また、金属線１９を用いて、ＩＣチップ１２の電極
端子１２Ａを実装基板１６の電極端子１６Ａに接続す
る。
【００５２】このようにして、ＩＣチップモジュール
（図５（ｄ））が形成される。この後、実施の形態１と
同じように、ＩＣチップモジュールが、プラスチックあ
るいは紙で作られたカードに埋め込まれ、実施の形態３
によるＩＣカードが形成される。
【００５３】実施の形態３によれば、実施の形態２と同
様に、ＩＣチップ１１の回路パタンをＩＣチップ１２お
よび基板１４で隠す。この場合、ＩＣチップ１２および
基板１４で覆われていない、ＩＣチップ１１の回路パタ
ンは容易に観祭できる。しかし、ＩＣチップ１１の大部
分の領域がＩＣチップ１２および基板１４で隠されてい
るため、ＩＣチップ１１の回路パタン、電極端子および
検査用電極端子の観察を困難にし、不正解読を防止する
ことができる。
【００５４】したがって、実施の形態３による実装構造
を用いると、実施の形態１に比べて、ＩＣチップ１１に
関して、実施の形態２と同じように耐タンパー性がやや
劣るものの、全体的な耐タンパー性が高いことに変わり
がない。
【００５５】［実施の形態４］実施の形態３では、金属
線１９がＩＣチップ１２の電極端子１２Ａを実装基板１
６の電極端子１６Ａに接続したが、実施の形態４では、
次のように接続する。つまり、図６に示すように、ＩＣ
チップ１２に対する接続用として、電極端子１１ＢをＩ
Ｃチップ１１にあらかじめ形成しておく。そして、金属
線２０を用いて、ＩＣチップ１２の接続端子１２ＡをＩ
Ｃチップ１１の電極端子１１Ａに直接接続する。
【００５６】このようにして、実施の形態４では、実施
の形態３の替わりとなるＩＣチップモジュールを形成す
る。
【００５７】［実施の形態５］この発明の実施の形態５
によるＩＣカードについて、図７を用いて説明する。な
お、図７では、図２と同じ要素については図１と同じ参
照番号を付与して、その説明を省略する。また、図７
は、図２（ｅ）に対応している。つまり、図７は、ＩＣ
チップ１とＩＣチップ２とを重ね合わせ、基板３を実装
基板７に貼り付けた後の状態を示す。
【００５８】実施の形態５では、ＩＣチップ１に検査用
の電極端子１Ｃが形成され、同じく、ＩＣチップ２に検
査用の電極端子２Ｂが形成されている。ＩＣチップ１と
ＩＣチップ２とを重ね合わせると、ＩＣチップ１のすべ
ての検査用電極端子１Ｃは、ＩＣチップ２によって覆い
隠される領城に配置される。つまり、実施の形態５で
は、ＩＣチップ１を観察できる領域に検査用電極端子１
Ｃを配置しない。
【００５９】こうしてＩＣチップモジュールを形成する
ことによって、実装終了後は、ＩＣチップ１の検査用電
極端子１Ｃを全く観察することができない。さらに、Ｉ
Ｃチップ２では、検査用電極端子２Ｂのみならず、すべ
ての電極端子を観察することができない。
【００６０】したがって、実施の形態５によれば、実装
時に、ＩＣチップ１の検査用電極端子１ＣをＩＣチップ
２と重なる部分に配置することで、不正行為者の解析を
困難にすることができ、耐タンパー性を向上させること
ができる。さらに、ＩＣチップ１の電極端子は、実装基
板７に接続するために必要な電極端子を除いて、すべて
ＩＣチップ２によって隠されてしまう位置に配置するこ
とにより、さらに耐タンパー性を向上させることが可能
になる。
【００６１】なお、図７は実施の形態２の実装構造をも
って説明したが、これは実施の形態１においても、ま
た、実施の形態３、４においても同様である。
【００６２】
【発明の効果】以上、説明したように、ＩＣチップ同士
を向かい合わせで接続し、また、ＩＣチップ同士を積層
構造にすることで、実装基板を介さずに、ＩＣチップ間
の信号を直接やりとりすることができるため、ＩＣチッ
プの解析を困難にすることが可能になる。さらに、ＩＣ
チップを別のＩＣチップで覆い隠すため、回路パタンの
観察も困難にすることが可能であり、耐タンパー性を向
上させることができる。
【００６３】この結果、従来のように、１つのＩＣチッ
プですべての機能を構成するよりも、２つ以上のＩＣチ
ップに分割し、これらを向かい合わせて実装したり、あ
るいは、積層構造にすることで、従来以上に耐タンパー
性を向上させることができる。
【００６４】また、検査用電極端子を別のＩＣチップチ
ップで隠すので、不正行為者が検査用電極端子を利用し
て電気的解析を行うことを困難にすることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるＩＣチップモジ
ュールの形成を説明するための説明図である。
【図２】この発明の実施の形態２によるＩＣチップモジ
ュールの形成を説明するための説明図である。
【図３】図２と異なる数の電極端子を備えたＩＣチップ
によるＩＣチップモジュールの平面を示す平面図であ
る。
【図４】図２と異なる形状のＩＣチップによるＩＣチッ
プモジュールの平面を示す平面図である。
【図５】この発明の実施の形態３によるＩＣチップモジ
ュールの形成を説明するための説明図である。
【図６】図５とは別の接続を示す断面図である。
【図７】この発明の実施の形態５によるＩＣチップモジ
ュールの断面を示す断面図である。
【図８】２つ以上のＩＣチップを実装する場合にＩＣチ
ップと実装基板との接続を説明するための説明図であ
る。
【図９】２つのＩＣチップを実装する場合にＩＣチップ
と配線との接続を説明するための説明図である。
【符号の説明】
１、２、１１、１２ ＩＣチップ １Ａ、１Ｂ、１Ｃ、２Ａ、２Ｂ、７Ａ、１１Ａ、１１
Ｂ、１２Ａ、１６Ａ 電極端子 ３、４、１３、１４ 基板 ５、６ バンプ ７、１６ 実装基板 ８、１８、１９、２０ 金属線 １５、１７ 接着部材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18 (72)発明者 丹野 稚明 東京都千代田区大手町二丁目３番１号日本 電信電話株式会社内 Ｆターム(参考） 2C005 MA19 MB01 MB02 MB08 NB04 NB05 NB10 RA24 5B035 AA13 BA03 BA05 BB09 CA01

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数のＩＣチップを内蔵するＩＣチップ
    モジュールを備え、 前記ＩＣチップモジュールでは、少なくとも２つの前記
    ＩＣチップ面を互いに向き合った状態でこれらのＩＣチ
    ップの電極同士を接続部で電気的に接続し、前記１つの
    ＩＣチップの少なくとも一部を前記別のＩＣチップで覆
    い隠したことを特徴とするＩＣカード。
  2. 【請求項２】 複数のＩＣチップを内蔵するＩＣチップ
    モジュールを備え、 前記ＩＣチップモジュールでは、少なくとも１つの前記
    ＩＣチップを別の前記ＩＣチップ上に積層し、前記１つ
    のＩＣチップの少なくとも一部を前記別のＩＣチップで
    覆い隠したことを特徴とするＩＣカード。
  3. 【請求項３】 前記ＩＣチップモジュールが実装される
    実装基板を備え、 前記実装基板に対する接続用電極端子以外のすべての電
    極端子を別の前記ＩＣチップが覆い隠すように、前記実
    装基板に接続されるこのＩＣチップの電極端子を配置し
    たことを特徴とする請求項１または２に記載のＩＣカー
    ド。
  4. 【請求項４】 前記ＩＣチップモジュールが実装される
    実装基板を備え、 前記ＩＣチップの検査用電極端子を別の前記ＩＣチップ
    で覆い隠すように、前記実装基板に接続されるこのＩＣ
    チップの検査用電極端子を配置したことを特徴とする請
    求項１または２に記載のＩＣカード。
JP2000176000A 2000-06-12 2000-06-12 Ｉｃカード Pending JP2001357374A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000176000A JP2001357374A (ja) 2000-06-12 2000-06-12 Ｉｃカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000176000A JP2001357374A (ja) 2000-06-12 2000-06-12 Ｉｃカード

Publications (1)

Publication Number Publication Date
JP2001357374A true JP2001357374A (ja) 2001-12-26

Family

ID=18677779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000176000A Pending JP2001357374A (ja) 2000-06-12 2000-06-12 Ｉｃカード

Country Status (1)

Country Link
JP (1) JP2001357374A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170918A (ja) * 2000-12-01 2002-06-14 Nec Corp 半導体装置及びその製造方法
JP2006171978A (ja) * 2004-12-14 2006-06-29 Denso Corp 電子機器の製造方法、基板の製造方法、電子機器及び基板
JP2009516598A (ja) * 2005-11-23 2009-04-23 ヴィーテイアイ テクノロジーズ オーワイ 微小電気機械部品を作製する方法および微小電気機械部品
JP2016058777A (ja) * 2014-09-05 2016-04-21 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170918A (ja) * 2000-12-01 2002-06-14 Nec Corp 半導体装置及びその製造方法
JP2006171978A (ja) * 2004-12-14 2006-06-29 Denso Corp 電子機器の製造方法、基板の製造方法、電子機器及び基板
JP4626289B2 (ja) * 2004-12-14 2011-02-02 株式会社デンソー 電子機器の製造方法、基板の製造方法、電子機器及び基板
JP2009516598A (ja) * 2005-11-23 2009-04-23 ヴィーテイアイ テクノロジーズ オーワイ 微小電気機械部品を作製する方法および微小電気機械部品
JP2014131830A (ja) * 2005-11-23 2014-07-17 Murata Electronics Oy 微小電気機械部品を作製する方法および微小電気機械部品
EP2993156A1 (en) * 2005-11-23 2016-03-09 Murata Electronics Oy Method for manufacturing a microelectromechanical component, and a microelectromechanical component
JP2016058777A (ja) * 2014-09-05 2016-04-21 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US7768005B2 (en) Physically highly secure multi-chip assembly
JP4160851B2 (ja) 指紋認識用半導体装置
KR100910769B1 (ko) Ｉｃ 카드 및, 그것의 제조 방법
KR101194842B1 (ko) 반도체 패키지가 삽입된 인쇄회로기판
TWI301588B (en) Semiconductor module and production method therefor and module for ic cards and the like
US20100210074A1 (en) Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same
JP2000182017A (ja) 接触型非接触型共用ｉｃカードおよびその製造方法
US20110073357A1 (en) Electronic device and method of manufacturing an electronic device
JP2001357374A (ja) Ｉｃカード
JP4422494B2 (ja) Ｉｃカードおよびｓｉｍ
JP4583850B2 (ja) 半導体装置及びその製造方法
JP3877988B2 (ja) 半導体装置
JP4386570B2 (ja) 安全集積回路デバイスとその製造方法
US7389542B2 (en) Authentication system having a semiconductor device containing data which are difficult to analyze through illegitimate access, and semiconductor device therefor
JPH104122A (ja) 半導体装置
JPH0786340A (ja) 半導体素子の接続方法
US7335582B2 (en) Component
JPH11185001A (ja) Ｉｃカード用のｉｃモジュール
JPH0676000B2 (ja) Ｉｃカードの製造方法
JP3225351B2 (ja) 半導体装置
JP2004288814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006287102A (ja) 半導体チップおよび半導体装置
JP3252722B2 (ja) Ｉｃモジュールおよびｉｃカード
CN115989495A (zh) 针对恶意攻击具有保护功能的集成电路器件
JPH11185004A (ja) Ｉｃモジュールとそのモジュールを搭載したｉｃカード

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040929