JP2006287102A - 半導体チップおよび半導体装置 - Google Patents

半導体チップおよび半導体装置 Download PDF

Info

Publication number
JP2006287102A
JP2006287102A JP2005107402A JP2005107402A JP2006287102A JP 2006287102 A JP2006287102 A JP 2006287102A JP 2005107402 A JP2005107402 A JP 2005107402A JP 2005107402 A JP2005107402 A JP 2005107402A JP 2006287102 A JP2006287102 A JP 2006287102A
Authority
JP
Japan
Prior art keywords
integrated circuit
conductive member
electrically conductive
terminals
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005107402A
Other languages
English (en)
Inventor
Hideki Hayashida
英樹 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NE Chemcat Corp
Original Assignee
NE Chemcat Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NE Chemcat Corp filed Critical NE Chemcat Corp
Priority to JP2005107402A priority Critical patent/JP2006287102A/ja
Publication of JP2006287102A publication Critical patent/JP2006287102A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 集積回路を解析しようとすると半導体チップ自体が破壊されるので、集積回路の解析、内蔵データの吸い出し・改竄が困難となり、高いセキュリティーを確保することができる半導体チップおよび該半導体チップが実装された半導体装置を提供する。また、集積回路の解析を防止する方法を提供する。
【解決手段】 集積回路および該集積回路に電気的に接続された複数の端子を有する半導体基板と、
該端子のおのおのに隣接して形成され、前記基板に電気的に接続された電気伝導性部材と
を有し、
複数のプローブをおのおの異なる該端子に接触させたときに、該プローブの少なくとも二個が該電気伝導性部材にも接触するように、該電気伝導性部材が該端子のおのおのに隣接して形成されている
ことを特徴とする半導体チップ。
【選択図】 図１

Description

本発明は、集積回路の解析が困難であるため高いセキュリティーを確保することができる半導体チップおよび該半導体チップが実装された半導体装置に関する。
非接触ＩＣカードは、ＩＣカードとＩＣカードリーダー・ライタとの間で非接触の状態でデータの交換を行うようなシステムで使用されるＩＣカードである。現在、ＪＲ東日本、ＪＲ西日本、地下鉄、バス等の交通機関の共通乗車券として普及が急速に進んでいる。また、電子マネーシステムの電子マネーとして、有料自動車道路、各種店舗等でのＩＣカードによる電子決済の普及が急速に進んでいる。
電子マネーシステムが普及するに伴い、使用される電子機器およびシステムのセキュリティーが重要視されるようになってきた。特に携帯可能な電子機器を用いた電子決済システムの場合、電子機器自体の紛失・盗難を経て内蔵データが読み出されることにより、顧客情報や金銭情報などの重要機密事項が流出してしまう危険性が考えられる。また、製造された電子機器に顧客情報や金銭情報等の各種セキュリティーデータが入力された後に、内蔵メモリからデータを吸い出して、プログラムを解析することで、パスワードやキーオペレーションを割り出したり、情報の改竄を行ったりすることができる危険性がある。このような解析は困難ではあるが技術的に可能である。そのため、機器を分解しても内蔵データを解析できないような根本的な対策が必要となってきた。
例えば、情報の改変や消去を可能とする認証回路を電子機器の内部回路に付与したり、破壊検知手段の出力に基づいて電子情報をリセットして消去したり（特許文献１）、プログラムとして起動時にパスワードを要求したり、特別なキーオペレーションを設けたりすることで、情報内容の保護を図ることが考えられてきた。
ＩＣチップ周辺での情報保護に関しては、例えば、特許文献２において、電子機器が組み込まれた筐体に、筐体開閉検知手段と、その検知手段からの信号を開閉回数として計測できる開閉回数計測手段とを設けることが提案されている。一旦筐体を閉めて出荷した後に該筐体を開けた場合には、この電子機器は二度と起動しなくなるように設計されており、機器の内部データの解析が不可能になる。特許文献３では集積回路表面を遮光膜で被覆することで、光学的な内部観察を防止する機構が提案されている。特許文献４においては、加工により半導体素子裏面に静的ストレスを付与することで半導体素子単体を取り出しての回路解析を防止することが提案されている。
しかしながら、これらの従来技術においては、半導体装置のプラスチック製パッケージ等を剥離することによって取り出した半導体チップに対する回路解析を半導体チップ自体の破壊により阻止することに関しては何ら考慮がされていない。
特開平１０−２２２４２６号公報 特開２００２−２２９６８２号公報 特開平１０−２７０５６２号公報 特許３５５３４５７号公報
本発明は、このような技術的課題に鑑みてなされたものであり、集積回路を解析しようとすると半導体チップ自体が破壊されるので、集積回路の解析、内蔵データの吸い出し・改竄が困難となり、高いセキュリティーを確保することができる半導体チップおよび該半導体チップが実装された半導体装置を提供することを目的とする。また、本発明は、集積回路の解析を防止する方法を提供することを目的とする。
本発明は、上記目的を達成する手段として、
集積回路および該集積回路に電気的に接続された複数の端子を有する半導体基板と、
該端子のおのおのに隣接して形成され、前記基板に電気的に接続された電気伝導性部材と
を有し、
複数のプローブをおのおの異なる該端子に接触させたときに、該プローブの少なくとも二個が該電気伝導性部材にも接触するように、該電気伝導性部材が該端子のおのおのに隣接して形成されている
ことを特徴とする半導体チップならびに該半導体チップが実装された半導体装置を提供する。
また、本発明は、
集積回路の解析を防止する方法であって、
該集積回路と該集積回路に電気的に接続された複数の端子とを有する半導体基板を有する半導体チップにおいて、前記基板に電気的に接続された電気伝導性部材を、複数のプローブをおのおの異なる該端子に接触させたときに、該プローブの少なくとも二個が該電気伝導性部材にも接触するように、該端子のおのおのに隣接して形成すること
を含む方法を提供する。
本発明の半導体チップにおいては、複数の端子のおのおのに隣接して電気伝導性部材が形成されている。複数のプローブをおのおの異なる該端子に接触させたときに、該プローブの少なくとも二個が該電気伝導性部材に接触するように、該電気伝導性部材は形成されている。該電気伝導性部材は該半導体チップの半導体基板に電気的に接続されているので、該電気伝導性部材と接触した該プローブから該半導体基板に電圧が加わる。その結果、該半導体基板中に埋め込まれて形成されている半導体素子と該半導体基板との間のｐｎ接合や該半導体素子内のｐｎ接合には、該プローブからの電圧がそのまま加わり、大量の電流が流れることとなるので、これらのｐｎ接合の一部は物理的に破壊される。これにより、本発明の半導体チップはもはや正常には動作しなくなり、集積回路の解析が困難となる。よって、本発明の半導体チップの内蔵データの吸い出し、改竄が困難となる。このように、本発明の半導体チップは、機密情報へのアクセスが困難なセキュリティーデバイスとして有用である。
以下、本発明につき詳細に説明する。
［半導体チップ］
図１は、本発明の半導体チップの一例を示す縦断面図である。図２は、図１のうち、金製電気伝導性部材の周辺を示す拡大図である。図３は、形成される金製電気伝導性部材の周辺を示す上面図である。金バンプを環状に包囲する状態で金製の電気伝導性部材を構築する。該金バンプの周囲に無電解めっき法にて、液温60-65℃、Au濃度10±2g/Lという条件で、該金製電気伝導性部材を形成する。形成される該金製電気伝導性部材を300℃、30minでアニールすると、そのヴィッカース硬度は40-60Hvとなる。該金製電気伝導性部材の高さは１０〜５０μｍ、厚さは０．５〜５μｍ、該金バンプと該金製電気伝導性部材の内壁面との間隔は０．２５〜３μｍである。
図４は、図１および２に一例として示す本発明の半導体チップの端子にプローブを接触させたときの結果を示す縦断面図である。プローブは端子だけでなく金製電気伝導性部材にも接触していることが分かる。この結果、該半導体チップのｐｎ接合の一部は破壊され、該半導体チップの集積回路の解析は困難となる。
［半導体基板］
本発明の半導体チップを形成する半導体基板は、その上に集積回路を形成することができる限り特に限定されず、ｐ型半導体基板でもｎ型半導体基板でもよい。その具体例としては、ｐ型シリコン基板、ｎ型シリコン基板などが挙げられる。前記半導体基板は、当業者に公知の方法によって製造することができる。
［集積回路］
前記半導体基板の表面には集積回路が形成される。該集積回路としては、一層のみからなる集積回路を形成してもよく、多層からなる集積回路を形成してもよい。後者の場合、各層の間には絶縁膜が設けられ、各層は層間配線により接続される。前記集積回路は、当業者に公知の方法によって製造することができる。
［端子］
前記半導体基板は、前記集積回路に電気的に接続された複数の端子を有する。該端子は通常、前記集積回路の表面にパッドとして設けられる。該端子の材料としては、例えば、アルミニウム、金、ニッケル、銅などの金属が挙げられ、アルミニウムおよび金が特に好ましく用いられる。該端子は、該パッドの表面に形成された、金、ハンダなどの金属からなるバンプであってもよい。
［電気伝導性部材］
前記半導体基板の表面には、前記集積回路のほかに電気伝導性部材も形成される。該電気伝導性部材は、前記端子のおのおのに隣接して形成され、前記基板に電気的に接続される。この際、複数のプローブをおのおの異なる該端子に接触させたときに、該プローブの少なくとも二個が該電気伝導性部材にも接触するように、該電気伝導性部材が該端子のおのおのに隣接して形成される。なお、該電気伝導性部材は該集積回路表面上において該端子とは電気的に絶縁して形成されている。
該プローブとしては、例えば、ＬＳＩテスタ等の集積回路試験機のプローブが挙げられる。より具体的には、該プローブとしては、例えば、直径２０μｍ程度の円柱状のプローブが挙げられる。該プローブにおいては、例えば、ＳＫ材がニッケルコーティングされ、更に金めっきされている。該金めっきの上に更にロジウムがめっきされていてもよい。このようなプローブを用いて半導体チップ上の集積回路を解析する場合、正確に電気信号を捕捉するためには該プローブを前記端子に接触させることが必要である。半導体装置のパッケージを溶剤や酸などで除去して半導体チップを取り出したとき、半導体チップにはボンディングワイヤが残存している場合があるが、このようなボンディングワイヤを通じて正確に回路解析を行うことは通常、困難である。パッケージを除去する処理によって物理的・化学的な影響を受けて、このようなボンディングワイヤと端子との接続の状態やボンディングワイヤの表面の状態が不安定に変化しうるからである。
複数のプローブをおのおの異なる該端子に接触させたときに、該プローブの少なくとも二個が該電気伝導性部材に接触することで、該電気伝導性部材に電気的に接続された前記半導体基板に該プローブから電圧が加わる。その結果、該半導体基板中に埋め込まれて形成されている半導体素子と該半導体基板との間のｐｎ接合や該半導体素子内のｐｎ接合には、該プローブからの電圧がそのまま加わり、大量の電流が流れることとなるので、これらのｐｎ接合の一部は物理的に破壊される。これにより、本発明の半導体チップはもはや正常には動作しなくなり、集積回路の解析が困難となる。
電気伝導性部材の材質は、電気伝導性である限り特に制限されず、例えば、金、アルミニウム、ニッケル、銅などの金属、導電性高分子などが挙げられる。
前記電気伝導性部材と前記端子との隣接の仕方は、複数のプローブをおのおの異なる該端子に接触させたときに、該プローブの少なくとも二個が該電気伝導性部材にも接触するようになっている限り、特に制限されない。該プローブの少なくとも二個が該電気伝導性部材にも接触するように該電気伝導性部材を構成および配置することは、想定されるプローブ（特に先端部）の形状および太さ（直径）に応じて、当業者であれば容易に行うことができる。即ち、上に例示したようにプローブ先端が直径２０μｍ程度の円柱状である場合には、該電気伝導性部材の形状、配置等を以下のようにすればよい。
例えば、該電気伝導性部材が該端子を環状に包囲する状態で該電気伝導性部材を形成することができる。該電気伝導性部材の高さとしては、例えば、好ましくは５〜５０μｍ、より好ましくは１０〜３０μｍ、更により好ましくは１５〜２５μｍが挙げられる。該電気伝導性部材の長さとしては、例えば、好ましくは３〜１５０μｍが挙げられる。該電気伝導性部材の厚さとしては、例えば、好ましくは０．１〜３０μｍ、より好ましくは０．５〜５μｍが挙げられる。該端子と該電気伝導性部材の内壁面との間隔としては、例えば、好ましくは０．２５〜３μｍ、より好ましくは０．２５〜１．０μｍが挙げられる。該電気伝導性部材を該半導体基板と平行な面で切ったときの横断面形状は特に制限されず、例えば、円、楕円、正方形、長方形などが挙げられる。
また、該電気伝導性部材が複数の板状の突起からなり、該突起が該端子を包囲する状態で該電気伝導性部材を形成することもできる。該板状の突起の高さとしては、例えば、好ましくは５〜５０μｍ、より好ましくは１０〜３０μｍ、更により好ましくは１５〜２５μｍが挙げられる。該板状の突起の長さ（幅）としては、例えば、好ましくは３〜１５０μｍが挙げられる。該板状の突起の厚さとしては、例えば、好ましくは０．２５〜５μｍ、より好ましくは０．５〜１．０μｍが挙げられる。該板状の突起の個数としては、該端子当たり、例えば、好ましくは２〜５０個、より好ましくは８〜２５個が挙げられる。該端子と該板状の突起の内壁面との間隔としては、例えば、好ましくは０．５〜２０μｍ、より好ましくは０．５〜１０μｍが挙げられる。隣接する該板状の突起どうしの間隔としては、例えば、好ましくは０．１〜１０μｍ、より好ましくは０．１〜３μｍが挙げられる。該板状の突起で取り囲まれる部分を該半導体基板と平行な面で切ったときの横断面形状は特に制限されず、例えば、円、楕円、正方形、長方形などが挙げられる。
更に、該電気伝導性部材が複数の棒状の突起からなり、該突起が該端子を包囲する状態で該電気伝導性部材を形成することもできる。該棒状の突起の高さとしては、例えば、好ましくは５〜５０μｍ、より好ましくは１０〜３０μｍ、更により好ましくは１５〜２５μｍが挙げられる。該棒状の突起の太さ（直径）としては、例えば、好ましくは０．５〜３０μｍ、より好ましくは０．５〜５μｍが挙げられる。該棒状の突起の個数としては、該端子当たり、例えば、好ましくは４〜２５０個が挙げられる。該端子と該棒状の突起との間隔としては、例えば、好ましくは０．２５〜５μｍが挙げられる。隣接する該棒状の突起どうしの間隔としては、例えば、好ましくは０．１〜１０μｍ、より好ましくは０．１〜３μｍが挙げられる。該棒状の突起の横断面の形状は特に制限されず、例えば、円、楕円、正方形、長方形などが挙げられる。該棒状の突起で取り囲まれる部分を該半導体基板と平行な面で切ったときの横断面形状は特に制限されず、例えば、円、楕円、正方形、長方形などが挙げられる。
前記電気伝導性部材と前記基板との電気的な接続の仕方は特に制限されない。プローブからの電圧が印加されることにより本発明の半導体チップのｐｎ接合が容易に破壊されるためには、抵抗や保護回路等を介さないで前記電気伝導性部材と前記基板とが電気的に接続されることが好ましい。具体的には、チップ表面へのめっきによる配線、ワイヤによる配線などが挙げられる。これら配線の材質としては、例えば、金、アルミニウム、ニッケル、銅などの金属、導電性高分子などが挙げられる。
前記電気伝導性部材の形成方法としては、例えば、無電解めっき法、電解めっき法、ワイヤボンディング法、スパッタリング法、転写法、インクジェット法などが挙げられる。
無電解めっき法によって該電気伝導性部材を形成する場合の条件は以下のとおりである。液温としては、例えば、好ましくは３０〜１００℃、より好ましくは５０〜９０℃が挙げられる。Au濃度としては、例えば、好ましくは１〜１０ｇ／L、より好ましくは２〜５ｇ／Lが挙げられる。ｐHとしては、例えば、好ましくは４．０〜１３．０、より好ましくは５．０〜９．０が挙げられる。
電解めっき法によって該電気伝導性部材を形成する場合の条件は以下のとおりである。液音としては、例えば、好ましくは３０〜１００℃、より好ましくは４０〜７０℃が挙げられる。Au濃度としては、例えば、好ましくは１〜２０ｇ／L、より好ましくは１〜１５／Lが挙げられる。電流密度としては、例えば、好ましくは０．１〜３．０ASD（Ampere Square Decimeter）、より好ましくは０．３〜１．０ASDが挙げられる。
［半導体装置］
本発明の半導体チップを実装することによって半導体装置を製造することができる。該半導体チップの実装方法は特に制限されず、例えば、ワイヤボンディング実装、フリップチップ実装などの公知の方法が挙げられる。半導体装置を製造する際のパッケージングの方法は公知であり、樹脂封止（モールド）パッケージ、セラミックパッケージ、キャン（金属）パッケージ、ガラスパッケージなどを用いることができる。
本発明の半導体チップの一例を示す縦断面図である。 図１のうち、金製電気伝導性部材の周辺を示す拡大図である。 形成される金製電気伝導性部材の周辺を示す上面図である。 図１および２に一例として示す本発明の半導体チップの端子にプローブを接触させたときの結果を示す縦断面図である。

Claims (6)

  1. 集積回路および該集積回路に電気的に接続された複数の端子を有する半導体基板と、
    該端子のおのおのに隣接して形成され、前記基板に電気的に接続された電気伝導性部材と
    を有し、
    複数のプローブをおのおの異なる該端子に接触させたときに、該プローブの少なくとも二個が該電気伝導性部材にも接触するように、該電気伝導性部材が該端子のおのおのに隣接して形成されている
    ことを特徴とする半導体チップ。
  2. 該電気伝導性部材が該端子を環状に包囲する状態で形成されていることを特徴とする請求項１に係る半導体チップ。
  3. 該電気伝導性部材が複数の板状の突起からなり、該突起が該端子を包囲する状態で形成されていることを特徴とする請求項１に係る半導体チップ。
  4. 該電気伝導性部材が複数の棒状の突起からなり、該突起が該端子を包囲する状態で形成されていることを特徴とする請求項１に係る半導体チップ。
  5. 請求項１〜４のいずれか一項に係る半導体チップが実装された半導体装置。
  6. 集積回路の解析を防止する方法であって、
    該集積回路と該集積回路に電気的に接続された複数の端子とを有する半導体基板を有する半導体チップにおいて、前記基板に電気的に接続された電気伝導性部材を、複数のプローブをおのおの異なる該端子に接触させたときに、該プローブの少なくとも二個が該電気伝導性部材にも接触するように、該端子のおのおのに隣接して形成すること
    を含む方法。
JP2005107402A 2005-04-04 2005-04-04 半導体チップおよび半導体装置 Pending JP2006287102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005107402A JP2006287102A (ja) 2005-04-04 2005-04-04 半導体チップおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005107402A JP2006287102A (ja) 2005-04-04 2005-04-04 半導体チップおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2006287102A true JP2006287102A (ja) 2006-10-19

Family

ID=37408639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005107402A Pending JP2006287102A (ja) 2005-04-04 2005-04-04 半導体チップおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2006287102A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211193A (ja) 2007-02-01 2008-09-11 Seiko Instruments Inc 電子デバイス、電子機器、及び電子デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211193A (ja) 2007-02-01 2008-09-11 Seiko Instruments Inc 電子デバイス、電子機器、及び電子デバイスの製造方法

Similar Documents

Publication Publication Date Title
CA2230065C (en) Anti-tamper bond wire shield for an integrated circuit
US7923830B2 (en) Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
EP2232412B1 (en) Tamper-resistant semiconductor device and methods of manufacturing thereof
US8004419B2 (en) Intrusion detection using a conductive material
US7402442B2 (en) Physically highly secure multi-chip assembly
US7812428B2 (en) Secure connector grid array package
US7656630B2 (en) Active protection device for protecting circuit against mechanical and electromagnetic attack
US7701244B2 (en) False connection for defeating microchip exploitation
KR100843274B1 (ko) 양면 접촉 패드를 갖는 메모리 카드 및 그것의 제작 방법
JP2006287102A (ja) 半導体チップおよび半導体装置
CN110118924B (zh) 用于检测对衬底的完整性的破坏的方法以及对应的装置
JP2520857B2 (ja) 集積半導体回路
CN108630562A (zh) 用于极小节距集成电路测试的设备和构造方法
JP4583850B2 (ja) 半導体装置及びその製造方法
CN107818271B (zh) 基于芯片版图的故障注入分析方法及系统
CN212277172U (zh) 集成电路
JPH10335375A (ja) テープキャリアパッケージ
KR100676612B1 (ko) 반도체 소자의 패드
JP2001357374A (ja) Ｉｃカード
US20130206843A1 (en) Integrated circuit package
JP2005134947A (ja) Ｉｃカード用半導体装置及びｉｃカードモジュール
JP3328188B2 (ja) 集積回路装置及びこれを用いたｉｃカード
JPH0676000B2 (ja) Ｉｃカードの製造方法
JPH1126615A (ja) 半導体装置及びその製造方法
Jacob et al. Recovering contacting interfaces in packaging and in semiconductor devices: Mechanisms and how to handle them in analysis

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080430