CN212277172U - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN212277172U
CN212277172U CN202020776968.4U CN202020776968U CN212277172U CN 212277172 U CN212277172 U CN 212277172U CN 202020776968 U CN202020776968 U CN 202020776968U CN 212277172 U CN212277172 U CN 212277172U
Authority
CN
China
Prior art keywords
contact
integrated circuit
substrate
measurement
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020776968.4U
Other languages
English (en)
Inventor
A·萨拉菲亚诺斯
F·马里内特
J·德拉勒奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Application granted granted Critical
Publication of CN212277172U publication Critical patent/CN212277172U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034—Test or assess a computer or a system

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

公开了集成电路，该集成电路包括半导体衬底。半导体衬底具有正面和背面。彼此间隔开的第一触点和第二触点位于正面上。导电晶片位于背面上。检测电路被配置为检测衬底从背面的变薄。检测电路包括测量电路，该测量电路对所述至少一个第一触点、所述至少一个第二触点和所述导电晶片之间的衬底的电阻值进行测量。响应于所测量的电阻值检测到变薄。

Description

集成电路
技术领域
实施例和实施方式涉及集成电路。
背景技术
集成电路，特别是那些设置有包含敏感信息的存储器的集成电路，必须在最大可能的程度上保护其免受攻击，特别是免受旨在揭露所存储数据的攻击。
在用于从集成电路的存储器(例如芯片卡的受保护存储器)提取机密数据的可能攻击中，本领域已知执行称为故障注入攻击(或DFA，用于差分故障分析)的攻击。这种攻击旨在干扰存储器的操作和/或内容，或修改电路的逻辑操作，例如借助通过芯片的背面传输的辐射(激光、红外线、X射线等辐射)。
例如，这种攻击可以使用聚焦离子束(FIB)在纳米尺度上加工或沉积材料，借助于聚焦离子束探针进行。
当攻击者将集成电路的衬底从其背面变薄，以便尽可能接近形成在其正面的集成电路的组件时，这种攻击的有效性增加。
以这种方式变薄的初步步骤可以包括例如从背面进行机械或化学机械抛光的操作。
因此，寻求保护集成电路免受来自衬底背面的攻击是特别有用的。
在美国专利申请公开第2019/0244915号(法国专利申请第1851011号)中已经提出了一种解决方案，通过引用并入其中。
该解决方案特别设想测量衬底的垂直电阻。
虽然这样的解决方案总体上令人满意，但在某些情况下可能证明不那么有效。具体地，检测衬底变薄的操作可以被温度或电源电压的变化或者由于制造工艺的变化而导致的从一个集成电路到下一个集成电路的部件的特性的变化所中断。
然后有时可能会导致的是未被检测到的衬底变薄，特别是在轻微变薄的情况下。
特别地，需要能够直接且有效地检测衬底从背面的变薄，即使这种变薄是轻微的。
实用新型内容
需要寻求一种解决方案，以保护集成电路免受来自衬底背面的攻击。
在实施例中，提出了一种集成电路，该集成电路包括具有正面和背面的半导体衬底，而且包括彼此间隔开并位于正面上的至少一个第一触点、至少一个第二触点以及位于背面上的导电晶片。
该导电晶片可以是在未企图破坏集成电路的完整性，特别是未使衬底变薄的情况下，在集成电路的制造过程中最初附接到衬底的背面的晶片。
然而，为了使衬底变薄，攻击者通常将整体地移除初始晶片或局部地移除其一部分，以便使衬底从暴露部分或衬底的整个背面变薄。
导电晶片可以是具有部分已经被移除的初始晶片、已经移除然后在衬底已经变薄之后由攻击者重新添加的初始晶片、或者在衬底已经变薄之后由攻击者添加的另一导电晶片。
考虑第一触点和晶片之间的衬底的垂直电阻和两个触点之间的衬底的横向电阻两者。
这允许更高的测量灵敏度，并且允许相对于仅测量衬底的垂直电阻更容易地检测衬底的轻微变薄。
术语“触点”被理解为表示例如在集成电路的实施例中常规存在的衬底触点，例如用于偏置衬底。
这些触点可以通过注入过掺杂区域来产生。
进一步优选的是，所述至少一个第一触点和所述至少一个第二触点之间的空间至少等于变薄前衬底的厚度的一半，例如大约相同的厚度。
这使得有可能增加测量的灵敏度(在未变薄的衬底和变薄的衬底之间)。
为了提供更有效的保护，防止通过变薄衬底破坏集成电路的完整性的企图，有利的是提供分布在所述正面上的多个第一触点的第一触点组和分布在所述正面上的多个第二触点的第二触点组。
根据另一方面，所提出的是一种集成电路，包括
-具有正面和背面的半导体衬底，
-至少一个第一触点和至少一个第二触点，该至少一个第一触点和至少一个第二触点间隔开并位于该正面上，
-位于背面上的导电晶片，以及
-第一检测电路，该第一检测电路被配置为检测衬底从背面变薄，所述第一检测电路包括第一测量电路，第一测量电路被配置为对所述至少一个第一触点、所述至少一个第二触点和所述导电晶片之间的衬底的电阻值进行第一测量。
根据一个实施例，第一测量电路被配置为在所述至少一个第一触点和所述晶片之间施加电压差，并且在所述至少一个第二触点处测量从该电压差得到的电流。
根据一个实施例，所述至少一个第一触点和所述至少一个第二触点之间的空间至少等于变薄之前衬底的厚度。
根据一个实施例，集成电路包括
-分布在所述正面上的第一组多个第一触点，
-分布在所述正面上的第二组多个第二触点，并且
-其中第一测量电路被配置为在第一组、第二组和所述导电晶片之间进行第一测量。
根据一个变型，集成电路还包括第二检测电路，该第二检测电路被配置为在检测衬底的变薄的操作之前，检测导电晶片的至少一部分的移除。
根据一个实施例，所述第二检测电路包括第二测量电路，该第二测量电路被配置为对所述至少一个第一触点和所述晶片之间的衬底的电阻值进行先前测量。
根据一个实施例，所述第二测量电路被配置为在所述至少一个第一触点和所述晶片之间施加电压差，并且在所述至少一个第一触点处测量从该电压差得到的电流。
根据一个实施例，第二测量电路被配置为在所述第一组和所述导电晶片之间进行所述先前测量。
根据另一方面，提供了一种集成电路，包括：半导体衬底，具有正面和背面；第一触点和第二触点，其中所述第一触点和所述第二触点彼此间隔开并且位于所述正面上；导电晶片，位于所述背面上；以及第一检测电路，所述第一检测电路被配置为检测所述半导体衬底从所述背面的变薄，所述第一检测电路包括：第一测量电路，所述第一测量电路被配置为对所述第一触点、所述第二触点和所述导电晶片之间的所述半导体衬底的电阻值进行第一测量。
其中所述第一测量电路被配置为在所述第一触点和所述导电晶片之间施加电压差，并且在所述第二触点处测量从所述电压差得到的电流。
其中所述第一触点和所述第二触点之间的间隔至少等于变薄前所述半导体衬底的厚度的一半。
其中所述第一触点包括由分布在所述正面上的多个第一触点形成的第一触点组，其中所述第二触点包括由分布在所述正面上的多个第二触点形成的第二触点组，并且其中所述第一测量电路被配置为在所述第一触点组、所述第二触点组和所述导电晶片之间进行所述第一测量。
所述集成电路还包括第二检测电路，所述第二检测电路被配置为在检测所述半导体衬底的变薄的操作之前，检测所述导电晶片的至少一部分的移除。
其中所述第二检测电路包括第二测量电路，所述第二测量电路被配置为对所述第一触点和所述导电晶片之间的所述半导体衬底的电阻值进行第二测量。
其中所述第二测量电路被配置为在所述第一触点和所述导电晶片之间施加电压差，并且在所述第一触点处测量从该电压差得到的电流。
其中所述第一触点包括由分布在所述正面上的多个第一触点形成的第一触点组，并且其中所述第二测量电路被配置为在所述第一触点组和所述导电晶片之间进行所述先前测量。
其中所述集成电路是电子设备的部件。
其中所述电子设备是芯片卡。
根据另一个方面，所提出的是一种电子设备，例如芯片卡，其结合了如上面定义的集成电路。
该实用新型的技术方案，能够对集成电路的完整性提供更有效的保护，防止通过变薄衬底和/或至少局部移除晶片PL而企图破坏完整性。
附图说明
通过检查本实用新型的完全非限制性实施例和实施方式的详细描述以及附图，本实用新型的其它优点和特征将变得显而易见，其中：
图1示出了安装到芯片卡上的集成电路的剖视图；
图2示出了集成电路的示例性实施例；
图3示出了集成电路的示例性实施例；
图4示意性地示出了所提供的分布在正面上的触点组；
图5示出了方法的步骤；
图6示出了方法的步骤，以及
图7示出了方法的步骤。
具体实施方式
图1示出了安装到芯片卡CP上的集成电路IC的示例。
典型的芯片卡CP在图1的顶部示意性地示出。集成电路IC在触点MC下装配到芯片卡CP的卡主体CB中。图1的底部示出了该组件的剖面。
集成电路IC通常包括被互连部分(BEOL：线的后端)覆盖的半导体衬底。
集成电路IC被导电晶片PL覆盖。该晶片通过导电粘合剂层CA接合到所述衬底的背面FR，并且将衬底附着到树脂基材RES的表面。
树脂基材RES在其相对面上承载触点MC，该触点MC被构造成进行从集成电路IC到诸如读卡器的终端的连接。
集成电路IC封装在绝缘封装层Encap中。
绝缘封装层Encap本身封装在卡主体CB中。
触点MC和集成电路IC之间的连接在典型的倒装芯片配置中通过导线BW来实现，其中导线BW被焊接到所述触点MC和形成在互连部分的最终金属化层上的触点焊盘。
由导电晶片PL、粘接导电层CA和树脂RES形成的组件形成用于集成电路IC的涂层。
这并不排除使用集成电路领域中已知的其它涂层的可能性，例如用于芯片卡以外的应用。
图2示出了集成电路IC的示例性实施方式。
集成电路IC包括：半导体衬底，其具有正面FV、背面FR和分布在正面FV上的触点PCi；此处仅示出一个第一触点PC1和一个第二触点PC2。
典型地，半导体衬底包括与衬底的其余部分电隔离的n型半导体阱CS，其在此表现出p型导电性。
触点PC1和PC2包括p+型过掺杂区。
例如，为了从集成电路的存储器中提取机密数据，攻击者需要使衬底变薄，以便尽可能接近形成在其正面上的集成电路的组件。
这种变薄可以包括例如从背面进行化学机械抛光和/或例如使用聚焦离子束FIB进行机械加工。
为了执行变薄，攻击者可以局部移除初始晶片的一部分或甚至整个初始晶片。
在变薄之后，攻击者可将初始晶片部分移除，重新沉积初始导电晶片PL或在背面FR上沉积另一晶片PL。
然后，该集成电路还有利地包括第一检测电路，该第一检测电路被配置为检测衬底从背面FR的变薄。
这里，第一检测电路包括第一测量电路MS1，第一测量电路MS1被配置为对第一触点PC1、第二触点PC2和所述导电晶片PL之间的衬底的电阻值进行第一测量。
因此，将要测量的电阻包括接入电阻RAC、接入电阻与导电晶片PL之间的垂直电阻RVT以及两个触点PC1和PC2之间的横向电阻RLT。
尽管为了清楚起见，图2中的接入电阻的描述被有意夸大，但该接入电阻表示正面FV和相邻阱边缘CS之间的衬底块体的电阻。
第一测量电路MS1包括电路GT1，电路GT1被配置为在晶片PL被配置为接地GND的同时将第一电压V1施加到触点PC1。
这里通过测量第二触点PC2处的电流I1来获得衬底的电阻值的测量，该第一电流I1从电压V1-0的差得到。
为此，第一测量电路包括第一测量电路MES1，该第一测量电路MES1在结构上是常规的并且本身是公知的，其旨在测量电流I1并将其与至少一个阈值进行比较。
该阈值对应于例如针对未变薄的衬底获得的标称电流值。
测量电流是测量衬底的电阻值的一种简单方法，由于同时考虑了垂直电阻和横向电阻，因此未变薄衬底和已变薄(即使是轻微的)衬底之间的电流变化很大。
两个触点PC1和PC2间隔开距离D。
虽然不是必需的，但优选的是，该距离D与变薄之前的衬底的厚度EP大致相同。这使得可以提高未变薄衬底和已变薄衬底之间的测量灵敏度。
作为指示，对于150微米厚的衬底，该距离D将有利地至少等于75微米，例如约150微米。
例如，对于标称厚度EP等于150微米且触点PC1和PC2之间的间距D为150微米的衬底，获得的是对应于约10微安的未变薄衬底的标称电流I1。
同样作为示例，对于约40微米的变薄，获得的是高于100微安的电流I1。
对于检测破坏集成电路的完整性的企图的操作来说，在检测衬底变薄的操作之前还包括检测导电晶片PL的至少一部分的移除的操作也是有利的。
检测晶片的至少局部移除的该操作随后可以包括测量第一触点和晶片之间的衬底的电阻值的先前操作。
换句话说，然后不考虑衬底的横向电阻；只考虑第一触点PC1和晶片PL之间的衬底的接入电阻RAC和垂直电阻RVT之和。
如果晶片例如在与第一触点成直线地局部垂直地移除，则所测量的电阻变得非常高。
在电流方面，如果晶片例如在与第一触点PC1成直线地局部垂直地移除，则电流的测量值变得非常低。
从硬件的观点来看，集成电路可为此目的包括第二检测电路MS2，如图3中示意性地所示，第二检测电路MS2被配置为在检测衬底变薄的操作之前检测导电晶片PL的至少一部分的移除。
更具体地，例如可以提供开关SW，以允许测量电路MES1从第二触点PC2断开，用于进行该先前测量。
然后，第二测量电路MS2包括电路GT1，电路GT1被配置为将电压V1施加到第一触点PC1，晶片PL接地。
测量电路MS2还包括例如具有类似于第一测量电路MES1的结构的第二测量电路MES2，第二测量电路MES2被配置为测量从施加在触点PC1和晶片PL之间的电压V1-0的差得到的电流I2。
然后，测量电路MES2可以将该电流I2与第二阈值进行比较，以检测晶片PL的移除。
如图4所示，为了提供更有效的保护，防止通过变薄衬底和/或至少局部移除晶片PL而破坏集成电路的完整性的企图，有利的是提供由分布在集成电路的正面FV上的多个第一触点PC1形成的第一触点组和由分布在所述正面FV上的多个第二触点PC2形成的第二触点组。
尽管不是唯一可能的配置，但如上所述，在这里描述的示例中，所有的第一触点PC1彼此电连接，并且所有的第二触点PC2彼此电连接。
然后有利地在触点PC1的第一触点组、触点PC2的第二触点组和导电晶片PL之间进行电流I1的第一测量。
类似地，电流I2的第二测量可以有利地在多个第一触点PC1的第一触点组和导电晶片PL之间进行。
现在更具体地参考图5至图7，以示出根据本实用新型的方法的实现。
在图5中，在集成电路已经被加电50之后，在步骤51中，至少局部地移除半导体晶片PL。
如果确实检测到移除，则可以发送报警信号。
术语“报警信号”被理解为表示例如允许触发用于对抗这种攻击的常规对抗装置，或者允许停止集成电路的操作的信号。
如果没有检测到导电晶片PL的至少局部移除，则该方法前进到步骤53，在步骤53中检测到衬底的变薄。
如果即使检测到衬底的最小变薄，则该方法返回到发送报警信号的步骤52。
然而，如果没有检测到衬底的变薄，则认为集成电路是可操作的。
如上所述并且如图6所示，检测晶片PL的至少局部移除的步骤51可以包括向触点PC1施加电压V1的操作和使晶片PL接地的操作510。开关SW打开。
接着，在触点PC1处测量所得电流I2(步骤511)。
然后将该电流I2与阈值TH2进行比较(步骤512)，以确定是否发生了晶片PL的至少局部移除。
关于步骤53，如图7所示，其还可以包括向触点PC1施加电压V1的操作和使晶片PL接地的操作(步骤530)。
该操作530之后是测量第二触点PC2(开关SW闭合)处的电流I1的操作(步骤531)，然后是将该电流I1与另一阈值TH1进行比较的操作(步骤532)。

Claims (10)

1.一种集成电路，其特征在于，包括：
半导体衬底，具有正面和背面；
第一触点和第二触点，其中所述第一触点和所述第二触点彼此间隔开并且位于所述正面上；
导电晶片，位于所述背面上；以及
第一检测电路，所述第一检测电路被配置为检测所述半导体衬底从所述背面的变薄，所述第一检测电路包括：
第一测量电路，所述第一测量电路被配置为对所述第一触点、所述第二触点和所述导电晶片之间的所述半导体衬底的电阻值进行第一测量。
2.根据权利要求1所述的集成电路，其特征在于，所述第一测量电路被配置为在所述第一触点和所述导电晶片之间施加电压差，并且在所述第二触点处测量从所述电压差得到的电流。
3.根据权利要求1所述的集成电路，其特征在于，所述第一触点和所述第二触点之间的间隔至少等于变薄前所述半导体衬底的厚度的一半。
4.根据权利要求1所述的集成电路，其特征在于，所述第一触点包括由分布在所述正面上的多个第一触点形成的第一触点组，其中所述第二触点包括由分布在所述正面上的多个第二触点形成的第二触点组，并且其中所述第一测量电路被配置为在所述第一触点组、所述第二触点组和所述导电晶片之间进行所述第一测量。
5.根据权利要求1所述的集成电路，其特征在于，还包括第二检测电路，所述第二检测电路被配置为在检测所述半导体衬底的变薄的操作之前，检测所述导电晶片的至少一部分的移除。
6.根据权利要求5所述的集成电路，其特征在于，所述第二检测电路包括第二测量电路，所述第二测量电路被配置为对所述第一触点和所述导电晶片之间的所述半导体衬底的电阻值进行第二测量。
7.根据权利要求6所述的集成电路，其特征在于，所述第二测量电路被配置为在所述第一触点和所述导电晶片之间施加电压差，并且在所述第一触点处测量从该电压差得到的电流。
8.根据权利要求6所述的集成电路，其特征在于，所述第一触点包括由分布在所述正面上的多个第一触点形成的第一触点组，并且其中所述第二测量电路被配置为在所述第一触点组和所述导电晶片之间进行所述第二测量。
9.根据权利要求1所述的集成电路，其特征在于，所述集成电路是电子设备的部件。
10.根据权利要求9所述的集成电路，其特征在于，所述电子设备是芯片卡。
CN202020776968.4U 2019-05-13 2020-05-12 集成电路 Active CN212277172U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1904942 2019-05-13
FR1904942A FR3096175B1 (fr) 2019-05-13 2019-05-13 Procédé de détection d’une atteinte éventuelle à l’intégrité d’un substrat semi-conducteur d’un circuit intégré depuis sa face arrière, et circuit intégré correspondant

Publications (1)

Publication Number Publication Date
CN212277172U true CN212277172U (zh) 2021-01-01

Family

ID=68072618

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202020776968.4U Active CN212277172U (zh) 2019-05-13 2020-05-12 集成电路
CN202010397652.9A Pending CN111933584A (zh) 2019-05-13 2020-05-12 检测破坏集成电路的完整性的企图的方法及集成电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010397652.9A Pending CN111933584A (zh) 2019-05-13 2020-05-12 检测破坏集成电路的完整性的企图的方法及集成电路

Country Status (4)

Country Link
US (1) US11387194B2 (zh)
EP (1) EP3739622A1 (zh)
CN (2) CN212277172U (zh)
FR (1) FR3096175B1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2232412B1 (en) * 2007-08-02 2019-03-06 Nxp B.V. Tamper-resistant semiconductor device and methods of manufacturing thereof
US20110210956A1 (en) * 2010-02-26 2011-09-01 Dev Alok Girdhar Current sensor for a semiconductor device and system
FR2986356B1 (fr) 2012-01-27 2014-02-28 St Microelectronics Rousset Dispositif de protection d'un circuit integre contre des attaques en face arriere
JP2014053505A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体装置の製造方法、半導体ウェーハ及び半導体装置の製造装置
FR2998419B1 (fr) * 2012-11-21 2015-01-16 St Microelectronics Rousset Protection d'un circuit integre contre des attaques
US9965652B2 (en) * 2014-08-06 2018-05-08 Maxim Integrated Products, Inc. Detecting and thwarting backside attacks on secured systems
FR3048103B1 (fr) * 2016-02-22 2018-03-23 Stmicroelectronics (Rousset) Sas Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant
FR3063385B1 (fr) * 2017-02-28 2019-04-26 Stmicroelectronics (Rousset) Sas Circuit integre avec detection d'amincissement par la face arriere et condensateurs de decouplage
FR3069954B1 (fr) * 2017-08-01 2020-02-07 Stmicroelectronics (Rousset) Sas Procede de detection d'un amincissement du substrat d'un circuit integre par sa face arriere, et circuit integre associe
FR3071100B1 (fr) * 2017-09-13 2021-12-10 St Microelectronics Rousset Procede de detection d'un amincissement d'un substrat de circuit integre par sa face arriere, et circuit integre correspondant
FR3072211B1 (fr) * 2017-10-11 2021-12-10 St Microelectronics Rousset Procede de detection d'une injection de fautes et d'un amincissement du substrat dans un circuit integre, et circuit integre associe
FR3077678B1 (fr) 2018-02-07 2022-10-21 St Microelectronics Rousset Procede de detection d'une atteinte a l'integrite d'un substrat semi-conducteur d'un circuit integre depuis sa face arriere, et dispositif correspondant

Also Published As

Publication number Publication date
FR3096175A1 (fr) 2020-11-20
US11387194B2 (en) 2022-07-12
US20200365528A1 (en) 2020-11-19
FR3096175B1 (fr) 2021-05-07
EP3739622A1 (fr) 2020-11-18
CN111933584A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
EP2232412B1 (en) Tamper-resistant semiconductor device and methods of manufacturing thereof
CN105374758B (zh) 检测并阻止对安全系统的背面攻击
CN118103972A (zh) 用于键合结构的保护性半导体元件
US4814849A (en) Monolithically integrated semiconductor circuit
US20100026313A1 (en) Capacitance Structures for Defeating Microchip Tampering
US20100026506A1 (en) Capacitance-Based Microchip Exploitation Detection
US9003559B2 (en) Continuity check monitoring for microchip exploitation detection
CN107799474B (zh) 被保护免受后面攻击的芯片
CN107787499B (zh) 以防物理更改和/或电更改的集成电路芯片保护
US8610256B2 (en) Device for detecting an attack against an integrated circuit
US7701244B2 (en) False connection for defeating microchip exploitation
CN110118924B (zh) 用于检测对衬底的完整性的破坏的方法以及对应的装置
US20030127709A1 (en) Semiconductor device and production process
US11387195B2 (en) Electronic chip
US10453808B2 (en) Method for detecting thinning of an integrated circuit substrate via its rear face, and corresponding integrated circuit
RU2213390C2 (ru) Полупроводниковая интегральная схема с защитным покрытием поверхности
CN212277172U (zh) 集成电路
US6078537A (en) Semiconductor circuit, in particular for use in an integrated module
KR100676612B1 (ko) 반도체 소자의 패드
US11329011B2 (en) Method for protecting an integrated circuit, and corresponding device
US6285181B1 (en) Method and system for determining the location of an open circuit in a semiconductor device using power modulation
CN115989495A (zh) 针对恶意攻击具有保护功能的集成电路器件
JP2006287102A (ja) 半導体チップおよび半導体装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant