CN118103972A - 用于键合结构的保护性半导体元件 - Google Patents

用于键合结构的保护性半导体元件 Download PDF

Info

Publication number
CN118103972A
CN118103972A CN202280062429.6A CN202280062429A CN118103972A CN 118103972 A CN118103972 A CN 118103972A CN 202280062429 A CN202280062429 A CN 202280062429A CN 118103972 A CN118103972 A CN 118103972A
Authority
CN
China
Prior art keywords
protective
layer
circuit device
bonding
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280062429.6A
Other languages
English (en)
Inventor
B·哈巴
L·W·米卡里米
C·奥伯肖
R·卡特卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
American Semiconductor Bonding Technology Co ltd
Original Assignee
American Semiconductor Bonding Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Semiconductor Bonding Technology Co ltd filed Critical American Semiconductor Bonding Technology Co ltd
Publication of CN118103972A publication Critical patent/CN118103972A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80385—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种具有保护性半导体元件的键合结构，包括具有有源电路装置的半导体元件和包括阻隔性层和/或保护性电路装置层的保护性元件。阻隔性层被配置为阻止对有源电路装置的至少一部分的外部访问。保护性电路装置层被配置为检测或中断对保护性元件和/或半导体元件的有源电路装置的外部访问。半导体元件和保护性元件在没有粘合剂的情况下沿着键合界面直接键合。

Description

用于键合结构的保护性半导体元件
相关申请的交叉引用
本申请要求2021年8月2日提交的美国临时专利申请第63/203，867号的优先权，该申请的全部内容通过引用整体并入本文并且用于所有目的。
技术领域
本领域涉及包括有源和/或保护性半导体元件的键合结构及其形成方法。
背景技术
半导体芯片(例如，集成器件裸片)可以包括有源电路装置，该有源电路装置包括安全敏感组件，该安全敏感组件包括有价值的和/或专有的信息、结构或设备。例如，此类安全敏感组件可以包括实体的知识产权、软件或硬件安全(例如，加密)特征、隐私数据或该实体可能希望保持安全并且对第三方隐藏的任何其他组件或数据。例如，第三方不良行为者可能利用各种技术试图访问安全敏感组件以获得经济和/或地缘政治优势。因此，仍然存在提高半导体芯片的安全性以防止第三方访问的需要。
附图说明
图1是半导体芯片的光学成像的示例图示。
图2是半导体芯片的聚焦离子束(FIB)攻击的示例图示。
图3是示出侵入性芯片攻击的示例解决方案的示意性侧截面视图。
图4A是示出结合保护性层的保护性芯片的示例图示的示意性侧截面视图。
图4B是图示结合保护性层和阻隔性层的保护性芯片的示例图示的示意性侧截面视图。
图5是保护性芯片的附加参数的示例图示。
具体实施方式
如本文所解释的，第三方(诸如第三方不良行为者)可能试图访问诸如集成器件裸片的元件上的安全敏感组件。在一些元件中，安全敏感组件可以由网表和非易失性存储器(NVM)数据的组合来保护。然而，第三方可能试图通过破坏性和非破坏性技术的组合来侵入安全敏感组件，例如通过多种探测技术(例如，电光探测)和/或对元件进行分层以暴露、反向工程或以其他方式获得对安全敏感组件的访问。在一些情况下，第三方可能试图通过采用故障注入技术、采用近红外(NIR)激光触发或聚焦离子束(FIB)电路修改、化学蚀刻技术以及其他物理黑客工具、化学黑客工具和/或电磁黑客工具甚至反向工程将电磁(EM)波脉冲发送到元件的有源电路装置上来攻击安全敏感组件。这些技术可以用于物理访问微型设备的敏感电路装置(诸如集成电路)，以直接读取加密信息，触发电路以释放加密信息，了解制造工艺，提取足够的信息以最终复制敏感设计，或完全绕过安全协议以在没有适当许可以的情况下激活或使用芯片。例如，在一些情况下，黑客可能会试图访问加密密钥，该密钥可以被存储在电路设计中、存储器中或两者的组合中。通过基于故障注入输入分析结果输出，并且通过递归分析确定加密密钥或数据内容，还可以使用技术来间接读取敏感信息。从结构上保护元件上的安全敏感组件具有挑战性。
因此，为包括安全性敏感组件的元件(诸如半导体集成器件裸片)提供改进的安全性是重要的。本文公开的各种实施例涉及包括键合到第二半导体元件的第一半导体元件的键合结构。第二半导体元件可以包括保护性元件，该保护性元件包括多个层，该多个层设置在第一半导体元件的有源电路装置之上并且被布置为阻止有源电路装置的询问。
半导体芯片面临硬件级别和软件级别两者的攻击。在一些情况下，这些可以被结合在单个技术中。例如，通过提供错误数据或影响用于处理数据的逻辑电路，芯片上的硬件攻击可以被用来改变软件程序的逻辑。
攻击者采用了许多技术来破坏敏感的半导体芯片。这些可能包括通过蚀刻、研磨或其他解封装(deencapsulation)技术进行物理篡改，以暴露芯片的敏感电路装置。更复杂的攻击可能进一步采用对敏感电路装置的光学探测。其中聚焦离子束(FIB)和激光探测最为普遍。过去已经使用和提出了许多保护性对策，但效果有限，如下文更详细描述的。
图1提供使用激光探测的光学成像攻击的概述。光学探测技术可以用于访问包括敏感电路装置(例如，易受黑客攻击的电路装置)的半导体芯片100的有源电路装置116(例如，包括至少一个晶体管的电子电路装置)。光学探测技术可以使得攻击者能够重新创建敏感电路装置，从而损害敏感电路装置的机密性和安全性。光学探测技术可以用于从半导体元件100的背面112访问有源电路装置116，因为与半导体元件100的正面114不同，来自背面112的光学探针126没有被任何布线或金属化阻挡。在本文所示的设备中，有源电路装置116可以比元件100的背面112更靠近半导体元件的正面114。例如，有源电路装置116可以在元件100的正面114处或附近被图案化。光学探针126包括激光源122、分束器120、检测器124和物镜118。激光源122可以产生激光束并且将其引导至分束器120，分束器120可以将光束分成通过物镜118被引导至半导体元件100的第一分量和被引导至反射镜128和检测器124的第二分量。背面光学入侵技术还可以用于监测电路的活动、收集比特流信息以检索加密密钥并且破坏加密信息。例如，可以通过用近红外(NIR)激光扫描解封装的芯片来执行激光探测，以对芯片上的电路成像并且捕获有源芯片的波形信息两者。通过捕获由电路路径的电磁场偏移导致的电路路径反射率随时间的变化，激光探测可以用于捕获和重新创建敏感的比特流信息。在一些情况下，激光探测可能旨在激活芯片中特定的敏感晶体管或电路组，该特定的敏感晶体管或电路组一旦在此类型的黑客攻击中被激活，就可以发射少量的IR，IR然后被检测器捕获，以标识黑客感兴趣的确切位置。在一些情况下，此攻击可能被用来破坏加密密钥。另外，敏感电路装置的成像可能允许攻击者重新创建敏感算法和其他数据。
因此，防止光学入侵对于确保包括安全敏感组件的半导体芯片的安全性非常重要。常规技术可以包括用保护性外壳封装半导体元件。然而，常规封装可能容易受到研磨、化学蚀刻和其他相对不复杂的封装开盖工艺(package decapping process)的影响，从而使敏感电路装置暴露在外并且容易受到光学探测的影响。因此，可能期望通过将一个或多个保护性元件直接键合到半导体元件(例如，具有包括敏感电路装置的有源电路装置116的有源芯片)来包括针对光学入侵的保护性。诸如集成器件裸片或芯片的半导体元件100可以被安装或堆叠在其他元件上。例如，半导体元件100可以安装到载体，诸如封装件衬底、中介层、重组晶片或元件等。作为另一示例，半导体元件100可以被堆叠在另一半导体元件100的顶部上，例如，第一集成器件裸片可以堆叠在第二集成器件裸片上。在一些布置中，穿衬底通孔(TSV)可以竖直延伸穿过半导体元件100的厚度，以经由半导体元件100传送电信号，例如从半导体元件100的第一表面到半导体元件100的第二相对表面。
为了防止敏感半导体芯片100的光学成像，可以将保护性元件集成到芯片本身中，诸如设置在敏感半导体层之上的闭塞(occlusive)层或研磨(abrasive)层。阻隔性层的直接键合可以有效对抗常规的解封装技术，防止芯片的敏感电路装置层因研磨或蚀刻而暴露。然而，侵入性攻击可能会被用来挫败这些保护性措施。如上所述，攻击者采用了许多技术来危害敏感的半导体芯片。例如，黑客可以通过激光探测芯片来重新创建有源电路装置116的2D活动图。此外，可以利用成像攻击来破坏其中发现的比特流加密信息。因此，本文所描述的保护性半导体元件阻挡或改变反射的光学信号(例如，IR)以帮助提高芯片(例如，半导体元件100)的安全性，防止非接触篡改。
图2图示了FIB攻击示例。FIB攻击可以使用聚焦离子束逐层地烧蚀解封装芯片的表面，消除保护性元件以暴露敏感的半导体层。例如，如图2中所示，目标线204可以通过烧蚀中间的保护性线202A、202B而暴露。使用聚焦离子束的烧蚀可以以具有深度d'的圆锥形图案形成穿过芯片和保护性线202A、202B的孔206。然后可以在较低强度下使用FIB来提供敏感层(例如，线204)的高精度成像。附加地，通过感应电流、切断或改变连接敏感电路装置元件的迹线，FIB可以用于改变有源芯片的功能。这可以允许攻击者修改和/或绕过敏感半导体层内的保护性结构。此外，可以在烧蚀之后使用FIB或激光探针来捕获比特流信息或图像敏感电路装置元件。
通过此侵入性物理攻击，黑客可以访问并且直接地监测IC的安全关键网络并且提取敏感信息。此类攻击通常发生在芯片的正面，但也可能发生在背面。
图3示出了用于挫败对敏感半导体芯片的成像攻击的保护性措施的图示示例。如图3中所示，有源芯片310可以被键合(例如，没有粘合剂的情况下直接键合)到包含阻隔性层305的保护性芯片300。如示出的，保护性芯片300可以直接键合到有源芯片310的与正面114相对的背面112(其可以包括比背面112更靠近有源电路装置116的有源侧)。在一些配置中，阻隔性层305可以是光学阻隔性层，该光学阻隔性层被设计成防止有源芯片310的有源电路装置层116的激光探测、FIB或其他黑客技术，诸如2022年7月14日提交的美国专利申请第17/812,675号中所描述的，该申请的全部内容并入本文。如上面的图2中所示，这对于FIB攻击提供了有限的保护。例如，有动机的攻击者可以标识有源芯片310的目标区域204并且采用FIB攻击来移除覆盖芯片310的目标区域204的阻隔性层305的部分，使其暴露于探测。
阻隔性层305可以包括若干层，诸如由绝缘材料343间隔开的多个金属化层(诸如342A、342B)。在一些实施例中，金属化层342A、342B和中间绝缘材料343形成电容电路，该电容电路具有分别连接到两个所示穿衬底通孔(TSV)330的正极端子和负极端子。
如示出的，键合界面315可以包括保护性芯片300的键合层340A与有源芯片310的键合层340B之间的键合。直接键合可以包括非导电非粘合剂键合，其中键合层340A、340B的非导电层341A、341B(例如，电介质材料)直接彼此键合。如示出的，保护性芯片300键合到有源芯片310的背面312。此外，阻隔性层305位于保护性芯片310的键合层340A附近。在一些实施例中，直接键合可以包括混合键合，其中有源芯片310的导电接触特征350B直接键合到保护性芯片300的对应导电接触特征350A，并且其中有源芯片310的非导电区(例如，非导电层341b)直接键合到保护性芯片300的对应非导电区(例如，非导电层341A)。此外，每个芯片300、310的键合层340A、340B可以包括设置在非导电层341A、341B(诸如是电介质层(例如，氧化硅、氮化硅、氮氧化硅等))中的多个导电接触特征350A、350B。导电接触特征350A、350B可以包括导电材料，诸如准备用于直接混合键合的诸如铜的金属。保护性芯片300的导电接触特征350A可以被配置为镜像和/或对应于有源芯片310的导电接触特征350B。焊盘可以在保护性芯片与有源芯片之间提供电连接和/或机械连接。如本文所用，焊盘可以包括穿衬底通孔(TSV)330或竖直互连件330的暴露端(例如，标记为焊盘350A)或至少部分嵌入场区中的分立焊盘(例如，标记为焊盘350B)。
在一些情况下，有源芯片310可以被配置为检测保护性芯片300的改变。例如，如图3中所示，保护性芯片300可以经由穿衬底通孔(TSV)330电连接到有源芯片310的有源电路装置116，TSV 330可以使有源芯片310能够感测由于从阻隔性层305移除材料而导致的保护性芯片300的特性变化。在一些实施例中，保护性芯片300可以通过直接混合键合或其他互连技术电连接到有源芯片310。有源芯片310可以被配置为测量阻隔性层305或保护性芯片内构建的其他结构的电阻或电容。如果阻隔性层305或结构发生实质性变化，则有源芯片310可以感测该变化并且禁用敏感电路装置元件。然而，FIB攻击可能非常精确，并且被FIB烧蚀的阻隔性层305的部分可能太小而不能在阻隔性层305的电特性中产生可以测量的变化。本公开的实施例针对包括保护性芯片300的键合结构，该保护性芯片300包括直接键合到有源芯片310的抵抗侵入攻击的保护性层，有源芯片310可以包括安全敏感电路装置或电路元件。
图4A图示了旨在弥补采用光学和/或侵入性FIB攻击来保护敏感半导体芯片100免受复杂入侵的其他解决方案的缺点的本公开的示例实施例。如图4A和图4B中所示，本公开的实施例可以包括保护性芯片300，该保护性芯片300包括保护性电路装置层410，保护性芯片300直接键合到有源芯片310(例如，键合到芯片310的背面112)。保护性电路装置层410可以被配置为检测或中断对保护性元件和/或半导体元件的有源电路装置的外部访问。在一些实施例中，例如如图4B中所示，所公开的实施例可以包括形成在保护性芯片300中的阻隔性层305和单独的保护性电路装置层410，保护性芯片300可以直接键合到有源芯片310(例如，芯片310的背面112)以保护性有源芯片310的有源电路装置116。在所示实施例中，有源电路装置116位于有源芯片310的正面114附近。如上面所描述的，非键合保护性结构可能易于经由相对容易的移除技术(诸如研磨或蚀刻)移除。因此，可能期望将保护性芯片300和有源芯片310并入到键合结构中。
在一些实施例中，键合界面315可以包括保护性芯片300的键合层340A与有源芯片310的键合层340B之间的键合，在所示实施例中，键合界面315可以形成在芯片310的背面112处或至少部分地限定芯片310的背面112。在一些实施例中，直接键合可以包括非导电非粘合剂键合，其中元件的(一个或多个)非导电材料(例如，电介质和/或半导体材料341A、341B)直接彼此键合。在所示实施例中，直接键合可以包括混合键合，其中有源芯片310的导电接触特征或焊盘350A也直接键合到保护性芯片300的对应导电接触特征350B，并且其中有源芯片310的非导电区(例如，键合层340B)直接键合到保护性芯片300的对应非导电区(例如，键合层340A)。如图4A中所示，每个芯片的键合层315可以包括设置在非导电材料中的多个接触焊盘350，诸如非导电或电介质层341(例如，氧化硅、氮化硅、氮氧化硅等)。接触焊盘350可以包括导电材料，例如诸如铜的金属。在这些实施例中，保护性芯片300的接触焊盘350可以被配置为镜像和/或对应于有源芯片310的接触焊盘350。焊盘350可以在保护性芯片300与有源芯片310之间提供电和/或机械连接。同样，有源芯片350的键合层315的接触焊盘350可以通过TSV 330连接到有源芯片310的有源电路装置116。通过将保护性芯片300的接触焊盘350A键合到有源芯片310的对应接触焊盘350B，在一些实施例中，键合结构因此可以在有源芯片310的有源电路装置116与保护性芯片300的一层或多层之间具有电连接。例如，保护性芯片300可以具有竖直连接器(例如，竖直互连件)360，该竖直连接器在保护性电路装置层410与键合层315的接触焊盘350之间提供电连接。然后，保护性芯片300的保护性电路装置层410可以被配置为通过TSV 330跨键合界面与有源芯片310的有源层116通信。
如图4A中所示，保护性芯片300可以包括保护性电路装置层410。本文所描述的保护性电路装置层410可以被配置为检测或中断对保护性芯片300和有源芯片310的有源电路装置116中的至少一者的外部访问。例如，在一些实施例中，保护性电路装置层410可以包括不向有源芯片310提供功能处理的电路装置，诸如丢弃逻辑，但是该电路装置可以被配置为检测黑客的入侵，以便保护性芯片310的有源电路装置116。在这些实施例中，保护性电路装置层410中的电路装置可以被配置为模仿敏感有源电路装置的外观。例如，保护性芯片300可以结合包括非敏感电路装置的保护性电路装置层410，以浪费攻击者的时间并且延长识别有源芯片310的敏感区域所需的分析，这可能中断对芯片310的有源电路装置116的外部访问。本文中示出的保护性芯片300的保护性电路装置层410可以包括有源电路装置层。在此类实施例中，有源保护性电路装置层410可以包括至少一个晶体管，例如多个晶体管。在这些实施例中，保护性电路装置层410可以包含向有源芯片310提供附加的、非敏感功能的电路。在一些实施例中，保护性芯片300上的保护性电路装置层410中的廉价有源电路装置可能为光学攻击提供误导或混淆的数据，因为激光探针不是从要保护性的有源芯片310反射的，而是被保护性芯片300上的保护性电路装置层410中的廉价低逻辑电路装置反射的，这可能中断对芯片310的外部访问。在这些实施例中，采用FIB向下钻取有源芯片310的攻击者可以通过烧蚀保护性芯片300的中间保护性电路装置层410而导致有源芯片310禁用或发生故障。如果保护性电路装置层410的一个或多个晶体管被破坏或以其他方式改变，则保护性电路装置410可以检测到外部访问并且可以向芯片310的有源电路装置116传输指示入侵的警报。作为响应，有源芯片310可以禁用芯片310的功能，使有源电路装置116自毁或不活动，或以其他方式阻止对电路116的外部访问。在一些实施例中，保护性电路装置层410可以包括被配置为向有源芯片310的有源电路装置116提供信号或反馈的有源电路装置。在这些实施例中，经由从FIB烧蚀引入保护性层410的任何错误都可能导致来自保护性层410的信号停止或改变，从而警告有源芯片310保护性芯片300已被篡改。例如，保护性层410可以包括被配置为向有源芯片310提供加密定时信号的有源电路装置。如果加密的定时信号被外部入侵试图修改，则有源芯片310可以被警告外部访问。
在所示实施例中，保护性电路装置层410的有源电路装置可以包括一个或多个晶体管。在各种实施例中，有源芯片310的操作处理电路装置可以使用先进的工艺来形成有源芯片310中使用的晶体管，而保护性芯片300的有源电路装置(例如，在保护性电路装置层410中)可以使用不太昂贵和不太先进的处理技术来制造，因为保护性芯片300可以仅利用基本功能而不需要先进的电路。作为示例，有源芯片310的运算处理电路装置116可以使用先进的工艺，诸如先进的亚22nm节点工艺。相比之下，保护性元件300或芯片的保护性电路装置层410的有源电路装置层可以包括使用具有更大特征大小(诸如65nm或更大)的传统节点工艺的晶体管。在所示实施例中，保护性电路装置层410可以设置在保护性元件300的主体内(例如，完全在主体内)。在一些实施例中，当保护性芯片300被篡改时，保护性元件300中的晶体管可以用于向有源芯片310提供警告。在一些实施例中，保护性元件300的保护性电路装置层410中的有源电路装置(例如，包括一个或多个晶体管)可以启动或导致有源芯片310的敏感电路装置116停止以正常方式工作或起作用。因此，保护性电路410阻止了来自FIB的烧蚀攻击。保护性芯片300中使用的保护性材料，包括阻隔性层305和保护性电路装置层410中使用的材料，可以包括但不限于2020年4月9日提交的美国专利申请第16/844,932号、2020年4月9日提交的美国专利申请第16/844941号、2020年5月22日提交的美国专利申请第16/881621号、2020年4月10日提交的美国专利申请第16/846177号中描述的保护性材料，这些专利中的每个专利的全部内容通过引用整体并入本文并且用于所有目的。
如图4B中所示，保护性芯片300还可以包括与保护性电路装置层410分离并且竖直间隔开的阻隔性层305。在一些实施例中，阻隔性层305可以包括由绝缘层343分隔的多个金属化层342A、342B，这使得层305对于激光探针的辐射不透明。在其他实施例中，阻隔性层305可以包括光学滤波器。为了增加分析敏感芯片的成本，可能需要向攻击者提供误导性或混淆性数据，以减缓分析过程。因此，改变信号可能是有益的，而不是仅阻挡光学信号。光学滤波器可以用来改变光学信号。例如，在一些实施例中，光学滤波器可以包括折射滤波器。在这些实施例中，阻隔性层305可能使攻击者的激光探针生成不准确的测量结果。如通过引用并入本文的美国申请第17/812,675号中所描述的，该阻隔性层可以改变入射或出射光束的方向(例如，折射)、聚焦或散焦(例如，透镜化)光束、散射光束、扩散光束、衍射光束(例如，光栅)、相位/波长移动光束等。因此，金属化层342A、342B是指光阻挡或光修改材料，该光阻挡或光修改材料在试图侵入敏感电路装置时阻挡或修改所利用的入射光。
在一些实施例中，如图4B的实施例中所示，保护性芯片300的键合层315的连接接触焊盘或特征(例如，350A)可以进一步经由穿半导体通孔竖直连接器360连接到保护性芯片300的一个或多个闭塞层。附加地或备选地，如图4B中所示，保护性芯片300的阻隔性层305可以连接到有源芯片310的有源层116和/或保护性芯片300的保护性电路装置层410。例如，保护性芯片300的阻隔性层305可以通过一个或多个竖直互连件360电连接到保护性芯片300的保护性层410。
图4B示出了通过形成在有源芯片中的接触焊盘350A、350B和TSV 330电连接到有源芯片310的电路116的阻隔性层305。在一些实施例中，阻隔性层305还可以包括检测电路。在这些实施例中，有源芯片310可以被配置为通过TSV 330对阻隔性层305中的检测电路的一个或多个特性的变化做出响应。在一些实施例中，检测电路可以被配置为使得能够检测保护性芯片300的阻隔性层305或阻隔性层305的一部分的电阻。附加地或备选地，检测电路可以被配置为能够检测保护性芯片300的阻隔性层305或阻隔性层305的一部分的电容。在这些实施例中，有源芯片310可能能够响应保护性芯片300的足够大部分的移除。例如，FIB探针可以用于烧蚀保护性芯片300的阻隔性层305的部分以暴露有源芯片310的敏感半导体层。通过移除保护性芯片300的这些部分，FIB可以将保护性芯片300的阻隔性层305的电容和/或电阻或阻抗改变到可以由检测电路检测的程度。在这些实施例中，有源芯片310可以被配置为当其检测到保护性芯片300的阻隔性层305的变化时关闭。附加地或备选地，有源芯片310可以被配置为当其检测到保护性芯片300的阻隔性层305的变化时发出警报信号。保护性芯片300的阻隔性层305可以通过附加的竖直连接器360附加地或备选地连接到保护性芯片300的保护性电路装置层410。在这些实施例中，保护性芯片300的保护性层410还可以被配置为响应于保护性芯片300的阻隔性层305的特性的变化。在一些实施例中，保护性芯片300的保护性电路装置层410可以被配置为当检测到保护性芯片300的变化时禁用有源芯片310。
如图4B中所示，保护性芯片300的阻隔性层305可以被设置在保护性芯片300的保护性层410与有源芯片310的有源层116之间。本领域技术人员应理解的是，这仅是为了说明的目的。在其他实施例中，保护性芯片300的保护性层410可以在保护性芯片300的阻隔性层305与有源芯片310的有源层之间。此外，在一些实施例中，保护性芯片300可以具有多个保护性层410。附加地或备选地，保护性芯片300可以具有多个阻隔性层305。在这些实施例中，这些层可以以任何顺序设置在保护性芯片300中。如示出的，保护性芯片300被键合到有源芯片310的背面112。在一些实施例中，保护性元件300的保护性电路装置层410与保护性元件300的阻隔性层305沿着横向于键合界面315的方向彼此间隔开(即，距离d)。在一些实施例中，阻隔性层305可以位于保护性芯片300、有源芯片310或两者上。
图5图示了保护性芯片300的配置中的附加的考虑。如上面更详细地描述的，FIB的精度可以使攻击者能够钻穿键合结构的阻隔性层305，而不烧蚀阻隔性材料的可以检测部分。然而，FIB的纵横比相当浅。因此，如上图2中所示，FIB随着离焦点距离的增加而变宽。如图5中所示，为了确保FIB攻击是可检测的，在一些实施例中，保护性芯片300的阻隔性层305可以被设置在离有源芯片310的敏感半导体层116的最小距离(即D)处，其中距离D表示横向于键合界面315的距离。这可以确保用于暴露有源芯片310的一部分的FIB攻击将烧蚀保护性芯片300的阻隔性层305的足够材料以使其可以被检测到。在一些实施例中，保护性元件300的阻隔性层305与半导体元件或有源芯片310的有源电路装置116之间的间距或距离D为至少20微米。在一些实施例中，距离D可以在20微米与100微米之间，例如在50微米与100微米之间。在一些实施例中，距离D可以在100微米与500微米之间。在一些实施例中，保护性芯片300还可以包括保护性电路装置层410，保护性电路装置层410包括有源电路装置层。在这些实施例中，保护性元件300可以包含为有源芯片310提供附加的非敏感功能的电路。此外，在一些其他实施例中，保护性芯片300可以包括多个阻隔性层305。除了增加有源芯片310的顶部阻隔性层305与有源层116之间的距离之外，在这些实施例中，FIB攻击将需要烧蚀多个阻隔性层305，以便暴露有源芯片310的敏感半导体层(例如，有源电路装置116)。因此，在各种实施例中，保护性芯片300的阻隔性层305可以设置在离有源芯片310的半导体层的最小距离处，因为增加的距离D需要增加保护性芯片300的烧蚀。在保护性元件中包括保护性电路装置(例如，包括晶体管的有源电路装置和/或诸如电容器的无源电路装置)的优点在于，这可以迫使伪造者在烧蚀保护性元件的材料时制造更大的孔，这反过来将增加触发对有源芯片310的警告的机会。
尽管本文所图示的实施例(例如，图3至图5)示出了保护性元件300键合到半导体元件310的背面112，但是在其他实施例中，保护性元件300可以附加地或备选地键合到正面314，以提供电路的正面保护。因此，在一些实施例中，键合结构可以包括：第二保护性元件300，在没有粘合剂的情况下沿着第二键合界面315直接键合到半导体元件310的正面，该第二保护性元件300包括第二阻隔性层305，该第二阻隔性层305被配置为阻止对半导体元件310的至少正面114的外部访问；以及第二保护性电路装置层410，设置在保护性元件300内，保护性电路装置层410被配置为检测或中断对半导体元件300的正面114的外部访问。
直接键合方法和直接键合结构的示例
本文公开的各种实施例涉及直接键合的结构，其中两个元件可以在没有中间粘合剂的情况下直接彼此键合。两个或更多个半导体元件(诸如集成器件裸片、晶片等，例如元件300、310)可以彼此堆叠或键合以形成键合结构。一个元件的导电接触特征或焊盘(例如，350A、350B)可以电连接到另一元件的对应导电接触特征(例如，350A、350B)。任何合适数量的元件可以堆叠在键合结构中。
在一些实施例中，元件无需粘合剂而直接彼此键合。在各种实施例中，第一元件(例如，保护性或闭塞性元件)的非导电或电介质材料(例如，341A)可以在没有粘合剂的情况下直接键合到第二元件(例如，有源芯片)的对应非导电或电介质场区(例如，341B)。非导电材料可以被称为第一元件的非导电键合区或键合层。在一些实施例中，第一元件的非导电材料可以使用电介质对电介质键合技术直接键合到第二元件的对应非导电材料。例如，可以使用至少在美国专利第9,564,414号；第9,391,143号；以及第10,434,749号中公开的直接键合技术来形成电介质对电介质键合，这些专利中的每个专利的全部内容通过引用整体并入本文并且用于所有目的。
在各种实施例中，可以在没有中间粘合剂的情况下形成混合直接键合。例如，电介质键合表面可以被抛光到高度平滑。可以清洁键合表面并且将其暴露于等离子体和/或蚀刻剂中以激活表面。在一些实施例中，表面可以在激活之后或激活期间(例如，在等离子体和/或蚀刻工艺期间)用物质终止。不受理论的限制，在一些实施例中，可以执行激活工艺以断开键合表面处的化学键，并且终止工艺可以在键合表面处提供附加的化学物质，这提高了直接键合期间的键合能。在一些实施例中，在同一步骤中提供激活和终止，例如，等离子体或湿蚀刻剂来激活和终止表面。在其他实施例中，键合表面可以在单独的处理中终止，以提供用于直接键合的附加的物质。在各种实施例中，终止物质可以包括氮。此外，在一些实施例中，键合表面可以被暴露于氟。例如，在层和/或键合界面附近可能有一个或多个氟峰。因此，在直接键合的结构中，两种电介质材料之间的键合界面可以包括非常光滑的界面，在键合界面处具有较高的氮含量和/或氟峰。可以在美国专利第9,564,414号；第9,391,143号；以及第10,434,749号中找到激活和/或终止处理的附加的示例，这些专利中的每个专利的全部内容通过引用整体并入本文并且用于所有目的。
在各种实施例中，第一元件的导电接触焊盘也可以直接键合到第二元件的对应导电接触焊盘。例如，混合键合技术可以用于沿着键合界面(例如，315)提供导体对导体的直接键合，该键合界面包括如上面所描述的制备的共价直接键合的电介质对电介质表面。在各种实施例中，可以使用至少在美国专利第9,716,033号和第9,852,988号中公开的直接键合技术来形成导体对导体(例如，接触焊盘对接触焊盘)的直接键合和电介质对电介质的混合键合，这些专利中的每一个的全部内容通过引用整体并入本文并且用于所有目的。
例如，如上所述，可以制备电介质键合表面并且直接将它们彼此键合，而不需要中间粘合剂。导电接触焊盘(可以被非导电电介质场区包围)也可以在没有中间粘合剂的情况下直接彼此键合。在一些实施例中，相应的接触焊盘可以凹进电介质场或非导电键合区的外(例如，上)表面以下，例如凹进小于30nm、小于20nm、小于15nm或小于10nm，例如凹进2nm至20nm的范围或4nm至10nm的范围。在一些实施例中，非导电键合区可以在室温下没有粘合剂的情况下而直接彼此键合，并且随后可以对键合结构进行退火。在退火时，接触焊盘可以膨胀并且彼此接触以形成金属对金属的直接键合。有益的是，使用混合键合技术，诸如直接键合互连或(可以从加利福尼亚州圣何塞的Xperi公司购得)，可以实现跨直接键合界面连接的高密度焊盘(例如，规则阵列的小节距或细节距)。在一些实施例中，键合焊盘或嵌入键合元件中的一个的键合表面中的导电迹线的节距可以小于40微米或小于10微米或甚至小于2微米。对于一些应用，焊盘节距与焊盘尺寸中的一个焊盘尺寸的比值小于5，或小于3，并且有时理想的是小于2。在其他应用中，嵌入键合元件中的一个键合元件的键合表面中的导电迹线的宽度可以在0.3微米至3微米之间。在各种实施例中，接触焊盘和/或迹线可以包括铜，尽管其他金属可能是合适的。
因此，在直接键合工艺中，第一元件可以直接键合到第二元件，而不需要中间粘合剂。在一些布置中，第一元件可以包括单片化元件，诸如单片化集成器件裸片或单片化保护性元件。在其他布置中，第一元件可以包括载体或衬底(例如，晶片)，该载体或衬底包括多个(例如，数十个、数百个或更多个)设备区，这些设备区在单片化时形成多个集成器件裸片。类似地，第二元件可以包括单片化元件，诸如单片化集成器件裸片。在其他布置中，第二元件可以包括载体或衬底(例如，晶片)。
如本文所解释的，第一元件和第二元件可以在没有粘合剂的情况下直接彼此键合，这不同于沉积工艺。在一种应用中，键合结构中的第一元件的宽度可以类似于第二元件的宽度。在一些其他实施例中，键合结构中的第一元件的宽度可以不同于第二元件的宽度。键合结构中较大元件的宽度或面积可以比较小元件的宽度或面积大至少10％。因此，第一元件和第二元件可以包括非沉积元件。此外，与沉积层不同，直接键合的结构可以包括沿着键合界面的缺陷区，其中存在纳米空隙。纳米空隙可能由于键合表面的激活(例如，暴露于等离子体)而形成。如上所述，键合界面可以包括来自激活和/或最后化学处理工艺的材料浓度。例如，在利用氮等离子体进行激活的实施例中，可以在键合界面处形成氮峰。在利用氧等离子体进行激活的实施例中，可以在键合界面处形成氧峰。在一些实施例中，键合界面可以包括氮氧化硅、碳氮氧化硅或碳氮化硅。如本文所解释的，直接键合可以包括比范德华键更强的共价键。键合层还可以包括被平面化到高度平滑的抛光表面。
在各种实施例中，接触焊盘之间的金属对金属键合可以被接合(joined)，使得铜晶粒跨键合界面生长到彼此中。在一些实施例中，铜可以具有沿着晶面取向的晶粒，以改进铜跨键合界面的扩散。键合界面可以基本上完全延伸到键合接触焊盘的至少一部分，使得在键合接触焊盘处或其附近的非导电键合区之间基本上没有间隙。在一些实施例中，可以在接触焊盘下方提供阻挡层(例如，其可以包括铜)。然而，在其他实施例中，接触焊盘下方可以不存在阻挡层，例如，如US2019/0096741中所描述的，该专利的全部内容通过引用并入本文并且用于所有目的。
一个方面，提供了一种键合结构。键合结构包括半导体元件，该半导体元件包括有源电路装置(例如，116)。键合结构还包括保护性元件，该保护性元件在没有沿着键合界面的粘合剂的情况下直接键合到半导体元件。保护性元件包括阻隔性层(即305)，该阻隔性层被配置为阻止对有源电路装置的至少一部分的外部访问。保护性元件还可以附加地或备选地包括设置在其内的保护性电路装置层(例如，410)，并且保护性电路装置层被配置为检测或中断对保护性元件、半导体元件的有源电路装置或两者的外部访问。
在一些实施例中，保护性元件的阻隔性层和半导体元件的有源电路装置相对于键合界面彼此间隔开。在一些实施例中，保护性元件的阻隔性层与半导体元件的有源电路装置之间的间距在50微米与100微米之间。在一些实施例中，保护性元件的保护性电路装置层和保护性元件的阻隔性层沿着横向于键合界面的方向彼此间隔开。在一些实施例中，保护性元件的保护性电路装置层与阻隔性层之间的间距为至少20微米。在一些实施例中，保护性元件的保护性电路装置层设置在保护性元件的阻隔性层与键合界面之间。在一些实施例中，保护性元件的阻隔性层设置在保护性元件的保护性电路装置层与键合界面之间。在一些实施例中，保护性元件的阻隔性层包括闭塞层，该闭塞层被配置为在平行于层的表面的平面中闭塞半导体元件的预定区域。在一些实施例中，保护性元件包括直接键合到半导体元件的键合层的键合层。在一些实施例中，保护性元件的键合层被金属化成与保护性元件的键合层的金属化图案的至少一部分相匹配的图案。在一些实施例中，半导体元件的键合层包括设置在非导电层中的多个接触焊盘，并且保护性元件的键合层包括设置在直接键合到半导体元件的接触焊盘的非导电层中的多个接触焊盘。在一些实施例中，保护性元件的键合层和保护性元件的保护性电路装置层通过一个或多个竖直互连件(例如，360)连接。在一些实施例中，保护性元件的阻隔性层包括检测电路，该检测电路被配置为检测对保护性元件的外部访问。在一些实施例中，检测电路包括被配置为检测外部访问的无源电子电路元件。在一些实施例中，无源电子电路包括电容性电路元件、电阻性电路元件或两者。在一些实施例中，无源电子电路元件包括电阻元件，该电阻元件包括图案化迹线。在一些实施例中，无源电子电路元件包括电容元件，该电容元件包括由绝缘材料分隔的多个迹线。在一些实施例中，检测电路包括有源电路装置。在一些实施例中，竖直互连件从检测电路延伸到保护性元件的接触焊盘。在一些实施例中，竖直互连件从检测电路延伸到保护性元件的保护性电路装置层。在一些实施例中，保护性元件的一个或多个接触焊盘被键合到在半导体元件的有源侧处的接触焊盘。在一些实施例中，保护性元件的保护性电路装置层包括无源电子电路，该无源电子电路被配置为模仿有源电路装置的外观。在一些实施例中，保护性元件的保护性电路装置层包括有源电路装置。在一些实施例中，保护性电路装置层的有源电路装置被配置为发射加密的定时信号。在一些实施例中，保护性电路装置层的有源电路装置被配置为检测保护性电路装置层的变化。在一些实施例中，保护性电路装置层的有源电路装置被配置为当检测到保护性电路装置层的变化时禁用半导体的有源电路装置。在一些实施例中，保护性电路装置层被配置为当保护性电路装置层的有源电路装置检测到保护性电路装置层的变化时发射警报信号。在一些实施例中，竖直互连件从保护性电路装置层延伸到保护性元件的接触焊盘。在一些实施例中，保护性元件直接键合到半导体元件的与有源侧(例如，114)相对的背面(例如，112)，并且穿半导体通孔(例如，330)从在半导体元件的有源侧处或在半导体元件的有源侧附近的接触焊盘延伸到保护性元件的接触焊盘，提供半导体元件与保护性元件的保护性电路装置层之间的电通信。在一些实施例中，保护性电路装置层被完全嵌入保护性元件内。
另一方面，提供了一种用于形成键合结构的方法。该方法包括在没有粘合剂的情况下将半导体元件直接键合到保护性元件。半导体元件包括有源电路装置，并且保护性元件包括被配置为阻止对有源电路装置的一部分的外部访问的阻隔性层和被配置为检测或中断对保护性元件、半导体元件或两者的外部访问的保护性层。
在一些实施例中，该方法包括形成保护性元件，使得保护性元件的阻隔性层和保护性元件的保护性层沿着横向于键合界面的方向彼此间隔开。在一些实施例中，该方法包括形成保护性元件，使得阻隔性层与保护性层之间的间距为至少20微米。在一些实施例中，该方法包括形成保护性元件，使得保护性元件的阻隔性层与保护性元件的有源电路装置之间的间距为至少20微米。在一些实施例中，该方法包括形成包括键合层的保护性元件，形成包括键合层的半导体元件，以及将保护性元件的键合层键合到半导体元件的键合层。在一些实施例中，该方法包括形成保护性元件，使得保护性元件的键合层被金属化以匹配半导体元件的金属化图案。在一些实施例中，该方法包括形成保护性元件，使得保护性元件的键合层包括设置在非导电层中的多个接触焊盘，该非导电层被配置为与半导体元件的键合层的多个接触焊盘成镜像。在一些实施例中，该方法包括形成保护性元件，使得阻隔性层包括检测电路，该检测电路被配置为检测对保护性元件的外部访问。在一些实施例中，该方法包括形成保护性元件以包括从检测电路延伸到保护性元件的接触焊盘的竖直互连件。在一些实施例中，该方法包括将保护性元件直接键合到半导体元件的与半导体元件的有源侧直接相对的背面，并且形成半导体元件以包括从在半导体的有源侧处或在半导体的有源侧附近的接触焊盘延伸到保护性元件的接触焊盘的穿半导体通孔(TSV)，使得TSV提供半导体元件与检测电路之间的电通信。在一些实施例中，该方法包括形成保护性元件以包括从检测电路延伸到保护性元件的保护性层的竖直互连件，以及从保护性元件的保护性层延伸到保护性元件的接触焊盘的第二竖直互连件。在一些实施例中，该方法包括形成保护性电路装置层以包括无源电子电路，该无源电子电路被配置为模仿有源电路装置的外观。在一些实施例中，该方法包括形成保护性电路装置层以包括有源电路装置。在一些实施例中，该方法包括配置保护性电路装置层的有源电路装置以发射加密的定时信号。在一些实施例中，该方法包括配置保护性电路装置层的有源电路装置以检测保护性电路装置层的变化。在一些实施例中，该方法包括配置保护性电路装置层的有源电路装置以在保护性电路装置层的有源电路装置检测到保护性电路装置层的变化时禁用半导体元件的有源电路装置。在一些实施例中，该方法包括将保护性电路装置层的有源电路装置被配置为当保护性电路装置层的有源电路装置检测到保护性电路装置层的变化时发射警报信号。在一些实施例中，该方法包括形成保护性元件以包括从保护性电路装置层延伸到保护性元件的接触焊盘的竖直互连件。在一些实施例中，该方法包括将保护性元件直接键合到半导体元件的与半导体元件的有源侧直接相对的背面，并且形成半导体元件以包括从在半导体的有源侧处或在半导体的有源侧附近的接触焊盘延伸到保护性元件的接触焊盘的穿半导体通孔(TSV)，使得TSV提供半导体元件与保护性元件的保护性层之间的电通信。在一些实施例中，该方法包括形成保护性元件，使得保护性电路装置层被完全嵌入保护性元件内。
另一方面，提供了一种键合结构。该键合结构包括半导体元件和保护性元件，该半导体元件包括有源电路装置，该保护性元件在没有粘合剂的情况下沿着键合界面直接键合到半导体元件。保护性元件包括保护性电路装置层，该保护性电路装置层被配置为检测或中断对保护性元件、半导体元件的有源电路装置或两者的外部访问。
在一些实施例中，保护性元件的保护性层和半导体元件的有源电路装置沿着横向于键合界面的方向彼此间隔开。在一些实施例中，保护性元件的阻隔性层与半导体元件的有源电路装置之间的间距为至少20微米。在一些实施例中，保护性元件包括键合层，并且半导体元件包括键合层，该键合层直接键合到保护性元件的键合层。在一些实施例中，保护性元件的键合层被金属化以匹配半导体元件的金属化图案。在一些实施例中，半导体元件的键合层包括设置在非导电层中的多个接触焊盘，并且保护性元件的键合层包括设置在直接键合到半导体元件的接触焊盘的非导电层中的多个接触焊盘。在一些实施例中，保护性元件的保护性层包括无源电子电路，该无源电子电路被配置为模仿有源电路装置的外观。在一些实施例中，保护性元件的保护性层包括有源电路装置。在一些实施例中，保护性电路装置层的有源电路装置被配置为发射加密的定时信号。在一些实施例中，保护性电路装置层的有源电路装置被配置为检测保护性元件的变化。在一些实施例中，保护性电路装置层的有源电路装置被配置为当保护性电路装置层的有源电路装置检测到保护性元件的变化时禁用半导体元件的有源电路装置。在一些实施例中，保护性电路装置层被配置为当其检测到保护性元件的变化时发射警报信号。在一些实施例中，键合结构包括从保护性元件的保护性层延伸到保护性元件的接触焊盘的竖直互连件。在一些实施例中，保护性元件直接键合到半导体元件的与有源侧相对的背面，并且穿半导体通孔(TSV)从在半导体元件的有源侧处或在半导体元件的有源侧附近的接触焊盘延伸到保护性元件的接触焊盘，使得TSV提供半导体元件与保护性元件的保护性层之间的电通信。在一些实施例中，保护性元件的保护性电路装置层被完全嵌入保护性元件内。
除非上下文另有明确要求，否则在整个说明书和权利要求书中，词语“包括(comprise)”、“包括(comprising)”、“包括(include)”、“包括(including)”等应被理解为包括的意思，而不是排他或穷尽的意思；也就是说，在“包括但不限于”的意义上。本文一般使用的词语“耦合”是指两个或更多元件可以直接耦合，或通过一个或多个中间元件耦合。同样地，本文一般使用的词语“连接”是指两个或更多个元件可以直接连接，或通过一个或多个中间元件连接。另外，本申请中使用的词语“本文”、“上面”、“下面”和类似含义的词语应指本申请的整体，而不是本申请的任何特定部分。此外，如本文所用，当第一元件被描述为在第二元件“上”或“之上”时，第一元件可以直接在第二元件上或上方，使得第一元件与第二元件直接接触，或第一元件可以间接在第二元件上或上方，使得一个或多个元件介于第一元件与第二元件之间。在上下文准许的情况下，以上具体实施方式中使用单数或复数的词语也可以相应地包括复数或单数。词语“或”涉及两个或多个项目的列表时，该词语涵盖该词语的所有以下解释：列表中的任何项目、列表中的所有项目以及列表中项目的任意组合。
此外，本文使用的条件语言，诸如“可以(can)”、“可能(could)”、“可能(might)”、“可以(may)”、“例如”、“比如”、“诸如”等，除非另有特别说明，或在所用上下文中另有理解，一般意在传达某些实施例包括而其他实施例不包括某些特征、元件和/或状态。因此，此类条件语言一般不旨在暗示一个或多个实施例以任何方式需要特征、元件和/或状态。
尽管已经描述了某些实施例，但是这些实施例仅以示例的方式呈现，并且不旨在限制本公开的范围。实际上，本文所描述的新颖装置、方法和系统可以以多种其他形式来实施；此外，在不脱离本公开的精神的情况下，可以对本文所描述的方法和系统的形式进行多种省略、替换和改变。例如，尽管块以给定的布置呈现，但是替代实施例可以用不同的组件和/或电路拓扑来执行类似的功能，并且一些块可以被删除、移动、添加、细分、组合和/或修改。这些块中的每个块都可以以多种不同的方式实现。上面所描述的各种实施例的元件和动作的任何合适的组合可以被组合以提供其他的实施例。所附权利要求及其等效物旨在涵盖落入本公开的范围和精神内的这些形式或修改。

Claims (74)

1.一种键合结构，包括：
半导体元件，包括有源电路装置；以及
保护性元件，在没有粘合剂的情况下沿着键合界面被直接键合到所述半导体元件，所述保护性元件包括：
阻隔性层，被配置为阻止对所述有源电路装置的至少一部分的外部访问；以及
保护性电路装置层，被设置在所述保护性元件内，所述保护性电路装置层被配置为检测或中断对所述半导体元件的所述有源电路装置的外部访问。
2.根据权利要求1所述的键合结构，其中所述保护性元件被直接键合到所述半导体元件的与所述半导体元件的有源正面相对的背面，所述半导体元件的所述有源电路装置被设置成比所述背面更靠近所述有源正面。
3.根据权利要求1所述的键合结构，其中所述保护性元件的所述阻隔性层与所述半导体元件的所述有源电路装置沿着横向于所述键合界面的方向彼此间隔开。
4.根据权利要求1所述的键合结构，其中所述保护性元件的所述阻隔性层与所述半导体元件的所述有源电路装置之间的所述间距为至少20微米。
5.根据权利要求1所述的键合结构，其中所述保护性元件的所述阻隔性层与所述半导体元件的所述有源电路装置之间的间距在50微米与100微米之间。
6.根据权利要求1所述的键合结构，其中所述保护性元件的所述保护性电路装置层和所述保护性元件的所述阻隔性层沿着横向于所述键合界面的方向彼此间隔开。
7.根据权利要求6所述的键合结构，其中所述保护性元件的所述保护性电路装置层与所述保护性元件的所述阻隔性层之间的间距为至少20微米。
8.根据权利要求1所述的键合结构，其中所述保护性元件的所述保护性电路装置层被设置在所述保护性元件的所述阻隔性层与所述键合界面之间。
9.根据权利要求1所述的键合结构，其中所述保护性元件的所述阻隔性层被设置在所述保护性元件的所述保护性电路装置层与所述键合界面之间。
10.根据权利要求1所述的键合结构，其中所述保护性元件的所述阻隔性层还包括闭塞层，所述闭塞层被配置为在平行于所述层的表面的所述平面中闭塞所述半导体元件的预定区域。
11.根据权利要求1所述的键合结构，其中所述保护性元件还包括键合层，并且其中所述保护性元件还包括被直接键合到所述半导体元件的键合层的键合层。
12.根据权利要求11所述的键合结构，其中所述保护性元件的键合层被金属化以匹配所述半导体元件的键合层的金属化图案的至少一部分。
13.根据权利要求12所述的键合结构，其中所述半导体元件的键合层包括设置在非导电层中的多个接触焊盘，并且其中所述保护性元件的键合层包括被设置在直接键合到所述半导体元件的接触焊盘的非导电层中的多个接触焊盘。
14.根据权利要求10所述的键合结构，其中所述保护性元件的键合层和所述保护性元件的所述保护性电路装置层通过至少一个竖直互连件连接。
15.根据权利要求1至14中任一项所述的键合结构，其中所述保护性元件的所述阻隔性层包括检测电路，所述检测电路被配置为检测对所述保护性元件的外部访问。
16.根据权利要求15所述的键合结构，其中所述检测电路包括被配置为检测所述外部访问的无源电子电路元件。
17.根据权利要求16所述的键合结构，其中所述无源电子电路包括电容电路元件和电阻电路元件中的至少一者。
18.根据权利要求17所述的键合结构，其中所述无源电子电路元件包括所述电阻元件，并且其中所述电阻元件还包括图案化迹线。
19.根据权利要求17所述的键合结构，其中所述无源电子电路元件包括所述电容元件，并且其中所述电容元件还包括由绝缘材料分隔的多个迹线。
20.根据权利要求15所述的键合结构，其中所述检测电路还包括有源电路装置。
21.根据权利要求15至20中任一项所述的键合结构，还包括从所述检测电路延伸到所述保护性元件的接触焊盘的竖直互连件。
22.根据权利要求15至20中任一项所述的键合结构，还包括从所述检测电路延伸到所述保护性元件的所述保护性电路装置层的竖直互连件。
23.根据权利要求21所述的键合结构，其中所述保护性元件的接触焊盘被直接键合到在所述半导体元件的有源侧处的接触焊盘。
24.根据权利要求1至23中任一项所述的键合结构，其中所述保护性元件的所述保护性电路装置层还包括无源电子电路，所述无源电子电路被配置为模仿所述有源电路装置的外观。
25.根据权利要求1至23中任一项所述的键合结构，其中所述保护性元件的所述保护性电路装置层还包括第二有源电路装置。
26.根据权利要求25所述的键合结构，其中所述保护性电路装置层的所述第二有源电路装置被配置为发射加密的定时信号。
27.根据权利要求25所述的键合结构，其中所述保护性电路装置层的所述第二有源电路装置被配置为检测所述保护性电路装置层的变化。
28.根据权利要求27所述的键合结构，其中所述保护性电路装置层的所述第二有源电路装置被配置为：当所述保护性电路装置层的所述有源电路装置检测到所述保护性电路装置层的物理变化时，禁用所述半导体的所述有源电路装置。
29.根据权利要求27所述的键合结构，其中所述保护性电路装置层被配置为：当所述保护性电路装置层的所述第二有源电路装置检测到所述保护性电路装置层的变化时，发射警报信号。
30.根据权利要求25至29中任一项所述的键合结构，还包括竖直互连件，所述竖直互连件从所述保护性元件的所述保护性电路装置层延伸到所述保护性元件的接触焊盘。
31.根据权利要求30所述的键合结构，还包括穿半导体通孔(TSV)，所述TSV从在所述半导体元件的所述有源侧处或在所述半导体元件的所述有源侧附近的接触焊盘延伸到所述保护性元件的接触焊盘，所述TSV提供所述半导体元件与所述保护性元件的所述保护性电路装置层之间的电通信。
32.根据权利要求1至31中任一项所述的键合结构，其中所述保护性元件的所述保护性电路装置层被完全嵌入所述保护性元件内。
33.一种形成键合结构的方法，所述方法包括：
在没有粘合剂的情况下将半导体元件直接键合到保护性元件，所述半导体元件包括有源电路装置，并且所述保护性元件包括被设置在所述保护性元件内的阻隔性层和保护性电路装置层，所述阻隔性层被配置为阻止对所述有源电路装置的至少一部分的外部访问，并且所述保护性电路装置层被配置为检测或中断对所述半导体元件的所述有源电路装置的外部访问。
34.根据权利要求33所述的方法，还包括：
形成所述保护性元件，使得所述保护性元件的所述阻隔性层和所述保护性元件的所述保护性层沿着横向于所述键合界面的方向彼此间隔开。
35.根据权利要求34所述的方法，还包括：
形成所述保护性元件，使得所述保护性元件的所述阻隔性层与所述保护性元件的所述保护性层之间的所述间距为至少20微米。
36.根据权利要求34所述的方法，还包括：
形成所述保护性元件，使得所述保护性元件的所述阻隔性层与所述半导体元件的所述有源电路装置之间的所述间距为至少20微米。
37.根据权利要求33至36中任一项所述的方法，还包括：
形成所述保护性元件以包括键合层；
形成所述半导体元件以包括键合层；以及
将所述保护性元件的键合层键合到所述半导体元件的键合层。
38.根据权利要求37所述的方法，还包括：
形成所述保护性元件，使得所述保护性元件的键合层被金属化以匹配所述半导体元件的金属化图案。
39.根据权利要求38所述的方法，还包括：
形成所述保护性元件，使得所述保护性元件的键合层包括被设置在非导电层中的多个接触焊盘，所述接触焊盘被配置为与所述半导体元件的所述键合层的多个接触焊盘成镜像。
40.根据权利要求33至39中任一项所述的方法，还包括：
形成所述保护性元件，使得所述阻隔性层包括检测电路，所述检测电路被配置为检测对所述保护性元件的外部访问。
41.根据权利要求40所述的方法，还包括：
形成所述保护性元件以包括从所述检测电路延伸到所述保护性元件的接触焊盘的竖直互连件。
42.根据权利要求41所述的方法，还包括：
将所述保护性元件直接键合到所述半导体元件的与所述半导体元件的有源侧直接相对的背面，其中所述半导体元件的所述有源电路装置被设置在所述半导体元件的所述有源侧处或在所述半导体元件的所述有源侧附近，并且所述有源电路装置还包括穿半导体通孔(TSV)，所述TSV从在所述半导体元件的所述有源侧处或在所述半导体元件的所述有源侧附近的接触焊盘延伸到所述保护性元件的接触焊盘，所述TSV提供所述半导体元件与所述检测电路之间的电通信。
43.根据权利要求40所述的方法，还包括：
形成所述保护性元件，以包括第一竖直互连件和第二竖直互连件，所述第一竖直互连件从所述检测电路延伸到所述保护性元件的所述保护性层，所述第二竖直互连件从所述保护性元件的所述保护性层延伸到所述保护性元件的接触焊盘。
44.根据权利要求33至43中任一项所述的方法，还包括：
形成所述保护性电路装置层以包括无源电子电路，所述无源电子电路被配置为模仿所述有源电路装置的外观。
45.根据权利要求33至43中任一项所述的方法，还包括：
形成所述保护性电路装置层以包括第二有源电路装置。
46.根据权利要求45所述的方法，还包括：
配置所述保护性电路装置层的所述第二有源电路装置，以发射加密的定时信号。
47.根据权利要求45所述的方法，还包括：
配置所述保护性电路装置层的所述第二有源电路装置，以检测所述保护性电路装置层的变化。
48.根据权利要求47所述的方法，还包括：
将所述保护性电路装置层的所述第二有源电路装置配置为：当所述保护性电路装置层的所述有源电路装置检测到所述保护性电路装置层的变化时，禁用所述半导体元件的所述有源电路装置。
49.根据权利要求47所述的方法，还包括：
将所述保护性电路装置层的所述第二有源电路装置配置为：当所述保护性电路装置层的所述有源电路装置检测到所述保护性电路装置层的变化时，发射警报信号。
50.根据权利要求45至49中任一项所述的方法，还包括：
形成所述保护性元件以包括竖直互连件，所述竖直互连件从所述保护性元件的所述保护性电路装置层延伸到所述保护性元件的接触焊盘。
51.根据权利要求50所述的方法，还包括：
将所述保护性元件直接键合到所述半导体元件的与所述半导体元件的有源侧直接相对的背面，其中所述半导体元件的所述有源电路装置被设置在所述半导体元件的所述有源侧处或在所述半导体元件的所述有源侧附近，并且所述有源电路装置还包括穿半导体通孔(TSV)，所述TSV从在所述半导体元件的所述有源侧处或在所述半导体元件的所述有源侧附近的接触焊盘延伸到所述保护性元件的接触焊盘，所述TSV提供所述半导体元件与所述保护性元件的所述保护性层之间的电通信。
52.根据权利要求33至51中任一项所述的方法，还包括：
形成所述保护性元件，使得所述保护性电路装置层被完全嵌入所述保护性元件内。
53.一种键合结构，包括：
半导体元件，包括第一有源电路装置；以及
保护性元件，在没有粘合剂的情况下沿着键合界面被直接键合到所述半导体元件，所述保护性元件包括保护性电路装置层，所述保护性电路装置层被设置在所述保护性元件内，所述保护性电路装置层具有第二有源电路装置，所述第二有源电路装置被配置为检测或中断对所述半导体元件的所述第一有源电路装置的外部访问。
54.根据权利要求53所述的键合结构，其中所述保护性元件被直接键合到所述半导体元件的与所述半导体元件的有源正面相对的背面，所述半导体元件的所述第一有源电路装置被设置成比所述背面更靠近所述有源正面。
55.根据权利要求53所述的键合结构，其中所述保护性元件的所述保护性层与所述半导体元件的所述有源电路装置沿着横向于所述键合界面的方向彼此间隔开。
56.根据权利要求55所述的键合结构，其中所述保护性元件的所述阻隔性层与所述半导体元件的所述有源电路装置之间的所述间距为至少20微米。
57.根据权利要求53至56中任一项所述的键合结构，其中所述保护性元件还包括键合层，并且其中所述半导体元件还包括被直接键合到所述第一半导体元件的键合层的键合层。
58.根据权利要求57所述的键合结构，其中所述保护性元件的键合层被金属化以匹配所述半导体元件的金属化图案。
59.根据权利要求58所述的键合结构，其中所述半导体元件的键合层包括设置在非导电层中的多个接触焊盘，并且其中所述保护性元件的键合层包括设置在直接键合到所述半导体元件的接触焊盘的非导电层中的多个接触焊盘。
60.根据权利要求53至59中任一项所述的键合结构，其中所述保护性元件的所述保护性层还包括无源电子电路，所述无源电子电路被配置为模仿所述有源电路装置的外观。
61.根据权利要求53至59中任一项所述的键合结构，其中所述保护性元件的所述保护性层还包括第二有源电路装置。
62.根据权利要求61所述的键合结构，其中所述保护性电路装置层的所述第二有源电路装置被配置为发射加密的定时信号。
63.根据权利要求61所述的键合结构，其中所述保护性电路装置层的所述第二有源电路装置被配置为检测所述保护性元件的变化。
64.根据权利要求63所述的键合结构，其中所述保护性电路装置层的所述第二有源电路装置被配置为：当所述保护性电路装置层的所述有源电路装置检测到所述保护性元件的变化时，禁用所述半导体元件的所述有源电路装置。
65.根据权利要求63所述的键合结构，其中所述保护性电路装置层被配置为：当所述保护性电路装置层的所述第二有源电路装置检测到所述保护性元件的变化时，发射警报信号。
66.根据权利要求61或65中任一项所述的键合结构，还包括从所述保护性元件的所述保护性层延伸到所述保护性元件的接触焊盘的竖直互连件。
67.根据权利要求66所述的键合结构，其中所述保护性元件被直接键合到所述半导体元件的与有源侧相对的背面，所述键合结构还包括穿半导体通孔(TSV)，所述TSV从在所述半导体元件的所述有源侧处或在所述半导体元件的所述有源侧附近的接触焊盘延伸到所述保护性元件的接触焊盘，所述TSV提供所述半导体元件与所述保护性元件的所述保护性层之间的电通信。
68.根据权利要求53至67中任一项所述的键合结构，其中所述保护性元件的所述保护性电路装置层被完全嵌入所述保护性元件内。
69.一种键合结构，包括：
半导体元件，包括有源电路装置；以及
保护性元件，在没有粘合剂的情况下沿着键合界面被直接键合到所述半导体元件的背面，所述保护性元件包括：
阻隔性层，被配置为阻止对所述半导体元件的所述有源电路装置的外部访问；以及
保护性电路装置层，被设置在所述保护性元件内，所述保护性电路装置层被配置为检测或中断对所述半导体元件的所述有源电路装置的外部访问。
70.根据权利要求69所述的键合结构，还包括第二保护性元件，所述第二保护性元件沿着第二键合界面在没有粘合剂的情况下被直接键合到所述半导体元件的正面，所述第二保护性元件包括：
第二阻隔性层，被配置为至少阻止对所述半导体元件的所述正面的外部访问；以及
第二保护性电路装置层，被设置在所述保护性元件内，所述保护性电路装置层被配置为检测或中断对所述半导体元件的所述正面的外部访问。
71.根据权利要求69所述的键合结构，其中所述保护性元件的所述保护性电路装置层被设置在所述保护性元件的所述阻隔性层与所述键合界面之间。
72.根据权利要求69所述的键合结构，其中所述保护性元件的所述阻隔性层被设置在所述保护性元件的所述保护性电路装置层与所述键合界面之间。
73.一种键合结构，包括：
半导体元件，包括有源电路装置；以及
保护性元件，在没有粘合剂的情况下沿着所述键合界面被直接键合到所述半导体元件的背面，所述保护性元件包括阻隔性层，所述阻隔性层被配置为阻止对所述半导体元件的所述有源电路装置的外部访问，其中所述阻隔性层与所述有源电路装置竖直分离至少20微米的距离。
74.根据权利要求73所述的键合结构，还包括被设置在所述保护性元件内的保护性电路装置层，所述保护性电路装置层被配置为检测或中断对所述半导体元件的所述有源电路装置的外部访问。
CN202280062429.6A 2021-08-02 2022-07-29 用于键合结构的保护性半导体元件 Pending CN118103972A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163203867P 2021-08-02 2021-08-02
US63/203,867 2021-08-02
PCT/US2022/038921 WO2023014616A1 (en) 2021-08-02 2022-07-29 Protective semiconductor elements for bonded structures

Publications (1)

Publication Number Publication Date
CN118103972A true CN118103972A (zh) 2024-05-28

Family

ID=85038838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280062429.6A Pending CN118103972A (zh) 2021-08-02 2022-07-29 用于键合结构的保护性半导体元件

Country Status (7)

Country Link
US (1) US20230036441A1 (zh)
EP (1) EP4381540A1 (zh)
JP (1) JP2024528964A (zh)
KR (1) KR20240036698A (zh)
CN (1) CN118103972A (zh)
TW (1) TW202312358A (zh)
WO (1) WO2023014616A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
JP2020503692A (ja) 2016-12-29 2020-01-30 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 集積された受動部品を有する接合構造物
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10923413B2 (en) 2018-05-30 2021-02-16 Xcelsis Corporation Hard IP blocks with physically bidirectional passageways
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11749645B2 (en) 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
WO2020150159A1 (en) 2019-01-14 2020-07-23 Invensas Bonding Technologies, Inc. Bonded structures
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US12113054B2 (en) 2019-10-21 2024-10-08 Adeia Semiconductor Technologies Llc Non-volatile dynamic random access memory
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
US11842894B2 (en) 2019-12-23 2023-12-12 Adeia Semiconductor Bonding Technologies Inc. Electrical redundancy for bonded structures
CN115943489A (zh) 2020-03-19 2023-04-07 隔热半导体粘合技术公司 用于直接键合结构的尺寸补偿控制
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941182B2 (en) * 2011-06-07 2015-01-27 Globalfoundries Inc. Buried sublevel metallizations for improved transistor density
US10168391B2 (en) * 2015-06-23 2019-01-01 Infineon Technologies Ag Multi-functional interconnect module and carrier with multi-functional interconnect module attached thereto
US9455233B1 (en) * 2015-12-02 2016-09-27 Freescale Semiconductor, Inc. System for preventing tampering with integrated circuit
US10249579B2 (en) * 2017-04-25 2019-04-02 Nuvoton Technology Corporation Active shield for protecting a device from backside attacks
US11373963B2 (en) * 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11385278B2 (en) * 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
KR102245773B1 (ko) * 2019-06-11 2021-04-27 연세대학교 산학협력단 침투 공격에 대해 검출 및 보호가 가능한 온칩 보안 회로
US11437329B2 (en) * 2020-10-14 2022-09-06 Globalfoundries U.S. Inc. Anti-tamper x-ray blocking package

Also Published As

Publication number Publication date
JP2024528964A (ja) 2024-08-01
WO2023014616A1 (en) 2023-02-09
TW202312358A (zh) 2023-03-16
US20230036441A1 (en) 2023-02-02
KR20240036698A (ko) 2024-03-20
EP4381540A1 (en) 2024-06-12

Similar Documents

Publication Publication Date Title
US20230036441A1 (en) Protective semiconductor elements for bonded structures
US20230019869A1 (en) Optically occlusive protective element for bonded structures
US11848284B2 (en) Protective elements for bonded structures
US20220373593A1 (en) Security circuitry for bonded structures
US11610846B2 (en) Protective elements for bonded structures including an obstructive element
US5406630A (en) Tamperproof arrangement for an integrated circuit device
US8581251B2 (en) Device for protecting an electronic integrated circuit housing against physical or chemical ingression
US7884625B2 (en) Capacitance structures for defeating microchip tampering
US20130141137A1 (en) Stacked Physically Uncloneable Function Sense and Respond Module
JP6905473B2 (ja) 物理的及び／又は電気的変化に対する集積回路チップ保護
JP6635276B2 (ja) 攻撃検知機能を備える電子装置、その設計方法及びその製造方法
Borel et al. A novel structure for backside protection against physical attacks on secure chips or sip
US7701244B2 (en) False connection for defeating microchip exploitation
US6919618B2 (en) Shielding device for integrated circuits
JP2007035729A (ja) 半導体集積回路装置
JP2023533547A (ja) 悪意のある攻撃に対する保護を有する集積回路デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination