KR100689350B1 - 패키징 방법 및 멀티칩 모듈 - Google Patents

패키징 방법 및 멀티칩 모듈 Download PDF

Info

Publication number
KR100689350B1
KR100689350B1 KR1020060005706A KR20060005706A KR100689350B1 KR 100689350 B1 KR100689350 B1 KR 100689350B1 KR 1020060005706 A KR1020060005706 A KR 1020060005706A KR 20060005706 A KR20060005706 A KR 20060005706A KR 100689350 B1 KR100689350 B1 KR 100689350B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
contact regions
bridge layer
package
contact
Prior art date
Application number
KR1020060005706A
Other languages
English (en)
Other versions
KR20060084806A (ko
Inventor
토아이-타이 레
종-훈 오
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20060084806A publication Critical patent/KR20060084806A/ko
Application granted granted Critical
Publication of KR100689350B1 publication Critical patent/KR100689350B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G1/00—Scaffolds primarily resting on the ground
    • E04G1/24—Scaffolds primarily resting on the ground comprising essentially special base constructions; comprising essentially special ground-engaging parts, e.g. inclined struts, wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G1/00—Scaffolds primarily resting on the ground
    • E04G1/17—Comprising essentially pre-assembled three-dimensional elements, e.g. cubic elements
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G1/00—Scaffolds primarily resting on the ground
    • E04G1/28—Scaffolds primarily resting on the ground designed to provide support only at a low height
    • E04G1/30—Ladder scaffolds
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G7/00—Connections between parts of the scaffold
    • E04G7/02—Connections between parts of the scaffold with separate coupling elements
    • E04G7/06—Stiff scaffolding clamps for connecting scaffold members of common shape
    • E04G7/20—Stiff scaffolding clamps for connecting scaffold members of common shape for ends of members only, e.g. for connecting members in end-to-end relation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G1/00—Scaffolds primarily resting on the ground
    • E04G1/24—Scaffolds primarily resting on the ground comprising essentially special base constructions; comprising essentially special ground-engaging parts, e.g. inclined struts, wheels
    • E04G2001/242—Scaffolds movable on wheels or tracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

멀티칩 모듈(MCM)은 제 1 집적 회로, 제 2 집적 회로, 제 2 집적 회로의 적어도 일부분 위의 브릿지 층, 제 1 집적 회로의 하나 이상의 콘택트 영역과 브릿지 층의 하나 이상의 제 1 콘택트 영역 사이에서 도전성 결합된 하나 이상의 제 1 상호접속부, 및 브릿지 층의 하나 이상의 제 2 콘택트 영역과 패키지의 하나 이상의 콘택트 영역 사이에서 도전성 결합된 하나 이상의 제 2 상호접속부를 포함한다. 제 1 집적 회로의 적어도 일부분은 제 2 집적 회로의 일부분 위에 배치된다. 브릿지 층은 브릿지 층의 하나 이상의 제 1 콘택트 영역과 제 2 집적 회로의 입/출력(I/O) 회로 간에 하나 이상의 신호 경로를 정의하고, 제 2 집적 회로의 I/O 회로와 브릿지 층의 하나 이상의 제 2 콘택트 영역 간에 하나 이상의 신호 경로를 정의하여 패키지의 제 1 집적 회로로부터 신호를 전송하고 및/또는 패키지 외부로부터 제 1 집적 회로에 대한 신호를 수신한다

Description

패키징 방법 및 멀티칩 모듈{SIGNAL REDISTRIBUTION USING BRIDGE LAYER FOR MULTICHIP MODULE}
도 1은 패키지 캡슐화 이전의 종래의 멀티칩 모듈(MCM)의 평면도,
도 2는 도 1의 종래의 MCM의 부분적 측면 단면도,
도 3은 하나 이상의 실시예에 있어서 신호 재분배용의 브릿지 층을 갖는, 패키지 캡슐화 이전의 MCM의 평면도를 도시하는 도면,
도 4는 하나 이상의 실시예에 있어서 도 3의 MCM의 부분적 측면 단면도를 도시하는 도면,
도 5는 하나 이상의 실시예에 있어서 신호 재분배용의 브릿지 층을 갖는, 패키지 캡슐화 이전의 또 다른 MCM의 부분적 측면 단면도를 도시하는 도면,
도 6은 하나 이상의 실시예에 있어서 신호 재분배용의 브릿지 층을 갖는, 패키지 캡슐화 이전의 또 다른 MCM의 확대 사시도를 도시하는 도면,
도 7은 하나 이상의 실시예에 있어서 신호 재분배용의 브릿지 층을 사용하여 MCM을 형성하는 흐름도를 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
110 : 상위 집적 회로 120 : 하위 집적 회로
140 : 패키지 기판 330 : 브릿지 층
본 발명은 일반적으로 멀티칩 모듈(MCM)에 관한 것이다.
다수의 전자 애플리케이션은 예를 들어 공통 인쇄 회로(PC) 보드 상에 함께 패키지화되는 집적 회로(IC) 칩 세트를 필요로 한다. 예를 들어, 다수의 애플리케이션은 프로세서와 소정 유형의 메모리 또는 상이한 유형의 메모리, 예를 들어 동적 랜덤 액세스 메모리(DRAM) 및 비휘발성(예를 들어, 플래시) 메모리가 동일한 PC 보드 상에 포함될 것을 요구한다. 규모의 경제가 요구되는 경우, 단일 멀티칩 모듈(MCM) 내로 이들 집적 회로를 함께 패키징하게 되면 장치의 조밀한 집적이 가능하게 되고 보다 적은 PC 보드 공간을 점유하게 되어 때때로 보다 비용 효과적이다.
도 1 및 도 2는 패키지 캡슐화 이전의 종래 기술의 MCM(100)을 도시한다. MCM(100)은 패키지 기판(140) 위에 배치되어 있는 하위 집적 회로(120) 위에 배치되는 상위 집적 회로(IC)(110)를 포함한다. 상위 집적 회로(110)의 크기는 하위 집적 회로(120)의 크기보다 작기 때문에, 배선 본딩 기법을 사용하여 MCM(100)을 형성하게 되면 하위 집적 회로(120) 너머의 상위 집적 회로(110)로부터 패키지 기판(100)으로 이어지는 본드 배선(150)과 같은 긴 본드 배선이 필요하게 된다. 그러나, 이러한 긴 본드 배선은 본드 배선의 안정성을 유지하면서 MCM(100)의 패키지 가 얇게 형성될 수 있는 정도를 제한할 수 있다.
따라서, 개선된 MCM 패키징을 위한 기술 및 장치가 필요하다.
제 1 집적 회로 및 제 2 집적 회로를 패키징하는 하나 이상의 개시되어 있는 방법은 제 1 집적 회로의 적어도 일부분을 제 2 집적 회로의 일부분 위에 배치하는 단계와, 제 1 집적 회로의 하나 이상의 콘택트 영역을 제 2 집적 회로의 적어도 일부분 위에 있는 브릿지 층의 하나 이상의 제 1 콘택트 영역에 결합시키는 단계와, 브릿지 층의 하나 이상의 제 2 콘택트 영역을 패키지의 하나 이상의 콘택트 영역에 결합시키는 단계를 포함한다.
제 1 집적 회로 및 제 2 집적 회로를 패키징하는 하나 이상의 개시되어 있는 방법은 제 1 집적 회로의 적어도 일부분을 제 2 집적 회로의 일부분 위에 배치하는 단계와, 제 1 집적 회로 하나 이상의 콘택트 영역을 제 2 집적 회로의 적어도 일부분 위에 있는 브릿지 층의 하나 이상의 제 1 콘택트 영역에 결합시키는 단계와, 브릿지 층의 하나 이상의 제 2 콘택트 영역을 패키지의 하나 이상의 콘택트 영역에 결합시키는 단계를 포함한다. 하나 이상의 제 1 콘택트 영역은 제 2 집적 회로의 입/출력(I/O) 회로에 도전성 결합된다. 하나 이상의 제 2 콘택트 영역은 제 2 집적 회로의 I/O 회로에 도전성 결합되어 패키지의 제 1 집적 회로로부터 신호를 전송하고 및/또는 패키지 외부로부터 제 1 집적 회로에 대한 신호를 수신한다.
하나 이상의 개시되어 있는 멀티칩 모듈(MCM)은 제 1 집적 회로 및 제 2 집 적 회로, 제 2 집적 회로의 적어도 일부분 위의 브릿지 층, 제 1 집적 회로의 하나 이상의 콘택트 영역과 브릿지 층의 하나 이상의 제 1 콘택트 영역 사이에서 도전성 결합된 하나 이상의 제 1 상호접속부, 및 브릿지 층의 하나 이상의 제 2 콘택트 영역과 패키지의 하나 이상의 콘택트 영역 사이에서 도전성 결합된 하나 이상의 제 2 상호접속부를 포함한다. 제 1 집적 회로의 적어도 일부분은 제 2 집적 회로의 일부분 위에 배치된다. 브릿지 층은 브릿지 층의 하나 이상의 제 1 콘택트 영역과 브릿지 층의 하나 이상의 제 2 콘택트 영역 간에 하나 이상의 신호 경로를 정의한다.
하나 이상의 개시되어 있는 멀티칩 모듈(MCM)은 제 1 집적 회로 및 제 2 집적 회로, 제 2 집적 회로의 적어도 일부분 위의 브릿지 층, 제 1 집적 회로의 하나 이상의 콘택트 영역과 브릿지 층의 하나 이상의 제 1 콘택트 영역 사이에서 도전성 결합된 하나 이상의 제 1 상호접속부, 및 브릿지 층의 하나 이상의 제 2 콘택트 영역과 패키지의 하나 이상의 콘택트 영역 사이에서 도전성 결합된 하나 이상의 제 2 상호접속부를 포함한다. 제 1 집적 회로의 적어도 일부분은 제 2 집적 회로의 일부분 위에 배치된다. 브릿지 층은 브릿지 층의 하나 이상의 제 1 콘택트 영역과 제 2 집적 회로의 입/출력(I/O) 회로 간에 하나 이상의 신호 경로를 정의하고, 제 2 집적 회로의 I/O 회로와 브릿지 층의 하나 이상의 제 2 콘택트 영역 간에 하나 이상의 신호 경로를 정의하여 패키지의 제 1 집적 회로로부터 신호를 전송하고 및/또는 패키지 외부로부터 제 1 집적 회로에 대한 신호를 수신한다.
위에서 기술한 본 발명의 특징이 자세히 이해될 수 있도록, 위에서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예를 참조하여 이루어질 수 있으며, 그들 중 일부는 첨부한 도면에 도시되어 있다. 그러나, 첨부된 도면은 본 발명의 전형적인 실시예만을 예시할 뿐이고 따라서 본 발명의 범주를 제한하는 것으로 여겨져서는 안되며, 사실상 동일한 다른 실시예를 수용할 수 있다.
본 발명의 실시예는 일반적으로 브릿지 층을 사용하는 신호 재분배를 멀티칩 모듈(MCM)에 제공하여 보다 안정적인 입/출력(I/O) 상호접속부를 MCM의 하나 이상의 집적 회로에 제공한다. 하나 이상의 실시예에 있어서, 상위 집적 회로를 하위 집적 회로 위의 브릿지 층에 도전성 결합하기 위해 또한 상위 및 하위 집적 회로를 수용하는 패키지의 하나 이상의 콘택트에 브릿지 층을 도전성 결합시키기 위해 보다 짧은 상호접속부가 사용될 수 있다. 이러한 방식에 있어서, 예를 들어 긴 본드 배선과 같은 긴 상호접속부를 기피함으로써 상호접속부의 안정성을 유지하면서 패키지를 보다 얇게 만들 수 있다.
도 3 및 도 4는 하나 이상의 실시예에서의 패키지 캡슐화 이전의 멀티칩 모듈(MCM)을 도시한다. MCM(300)은 상위 집적 회로(310), 하위 집적 회로(320), 하위 집적 회로(320)의 적어도 일부분 위의 브릿지 층(330) 및 패키지 기판(340)을 포함한다.
상위 및 하위 집적 회로(310 및 320)는 임의의 적절한 회로를 포함할 수 있다. 예를 들어, 상위 집적 회로(310)는 동적 랜덤 액세스 메모리(DRAM)를 포함할 수 있고, 하위 집적 회로(320)는 플래시 메모리 또는 전기적 소거가능 프로그램가능 판독 전용 메모리(EEPROM) 회로를 포함할 수 있다. 또 다른 예를 들어, 상위 집적 회로(310)는 임의의 적절한 메모리 회로를 포함할 수 있고, 하위 집적 회로(320)는 프로세서 회로를 포함할 수 있다. 또 다른 예를 들어, 상위 집적 회로(310)는 상보형 금속 산화물 반도체(CMOS) 기술을 사용하는 임의의 적절한 회로를 포함할 수 있고, 하위 집적 회로(320)는 바이폴라 기술을 사용하는 임의의 적절한 회로를 포함할 수 있다. 하나 이상의 실시예의 상위 및 하위 집적 회로(310 및 320)는 패키지내 시스템(SiP)으로서 MCM(300)을 형성하는 회로를 포함할 수 있다.
상위 집적 회로(310)의 적어도 일부분은 하위 집적 회로(320)의 일부분 위에 배치되며, 브릿지 층(330)의 적어도 일부분은 노출된 콘택트 영역을 갖는다. 도 3에 도시되어 있는 바와 같이, 하나 이상의 실시예에 대한 상위 집적 회로(310)는 하위 집적 회로(320)의 것보다 짧은 길이 및/또는 폭을 가질 수 있다. 하위 집적 회로(320)의 적어도 일부분은 패키지 기판(340)의 일부분 위에 배치되며, 패키지 기판(340)의 적어도 일부분은 노출된 하나 이상의 콘택트 영역을 갖는다.
브릿지 층(330)은 브릿지 층(330)의 하나 이상의 제 1 콘택트 영역, 예를 들어 본딩 패드(331 및 332)와 브릿지 층(330)의 하나 이상의 제 2 콘택트 영역, 예를 들어 본딩 패드(336 및 337) 사이에 하나 이상의 신호 경로를 정의한다.
하나 이상의 제 1 상호접속부는 상위 집적 회로(310)의 하나 이상의 콘택트 영역과 브릿지 층(330)의 하나 이상의 제 1 콘택트 영역 사이에 도전성 결합된다. 하나 이상의 실시예에 대한 상위 집적 회로(310)는 상위 집적 회로(310)의 표면에 서 하위 집적 회로(320)로부터 멀리 떨어져 있는 하나 이상의 콘택트 영역, 예를 들어 본딩 패드(311 및 312)를 구비할 수 있다. 하나 이상의 실시예에 대한 제 1 상호접속부는 예를 들어 본드 배선을 포함할 수 있다. 도 3 및 도 4에 도시되어 있는 바와 같이, 본드 배선(351)은 예를 들어 본딩 패드(311 및 331)를 상호접속시키는데 사용될 수 있다.
하나 이상의 제 2 상호접속부는 브릿지 층(330)의 하나 이상의 제 2 콘택트 영역과 패키지 기판(340)의 하나 이상의 콘택트 영역, 예를 들어 본딩 패드(346 및 347) 사이에 도전성 결합된다. 하나 이상의 실시예에 대한 제 2 상호접속부는 예를 들어 본드 배선을 포함할 수 있다. 도 3 및 도 4에 도시되어 있는 바와 같이, 본드 배선(356)은 예를 들어 본딩 패드(336 및 346)를 상호접속시키는데 사용될 수 있다.
브릿지 층(330)은 브릿지 층(330) 상에서 임의의 적절한 위치의 제 1 및 제 2 콘택트 영역 간에 신호 경로를 정의하여 상위 집적 회로(310) 상의 임의의 적절한 위치의 콘택트 영역과 패키지 기판(340) 상의 임의의 적절한 위치의 콘택트 영역 간에 신호 경로를 제공할 수 있다. 이러한 방식으로, 하나 이상의 실시예에 대한 상위 집적 회로(310)는 상위 집적 회로(310)에 대한 입/출력(I/C) 상호접속부가 패키지 기판(340)과 함께 구성될 것이라는 걱정이 줄어들도록 설계될 수 있다. 도 3 및 도 4에 도시되어 있는 바와 같이 하나 이상의 실시예에 대한 브릿지 층(330)은 패키지 기판(340)의 일 측면에 보다 근접한 상위 집적 회로(310) 상에 위치한 콘택트 영역과 패키지 기판(340)의 동일한 측면을 따라 패키지 기판(340) 상에 위 치한 콘택트 영역 간에 신호 경로를 제공할 수 있다. 하나 이상의 실시예에 대한 브릿지 층(330)은 패키지 기판(340)의 일 측면에 보다 근접한 상위 집적 회로(310) 상에 위치한 콘택트 영역과 패키지 기판(340)의 다른 측면을 따라 패키지 기판(340) 상에 위치한 콘택트 영역 간에 신호 경로를 제공할 수 있다.
하나 이상의 실시예에 대한 브릿지 층(330)은 하위 집적 회로(320) 내에 있는 임의의 적절한 위치의 임의의 적절한 회로와 브릿지 층(330) 상의 임의의 적절한 위치의 하나 이상의 콘택트 영역 사이에 하나 이상의 신호 경로를 또한 정의할 수 있다. 하나 이상의 실시예에 대한 이러한 콘택트 영역은 상호접속부, 예를 들어 본드 배선에 의해 패키지 기판(340) 상의 콘택트 영역에 도전성 결합되어 하위 집적 회로(320)에 대한 입/출력(I/O) 상호접속부를 패키지 기판(340)에 제공할 수 있다. 하나 이상의 실시예에 대한 이러한 콘택트 영역은 상호접속부, 예를 들어 본드 배선에 의해 상위 집적 회로(310) 상의 콘택트 영역에 도전성 결합되어 상위 집적 회로(310)와 하위 집적 회로(320) 간의 입/출력(I/O) 상호접속부를 제공할 수 있다.
하나 이상의 실시예에 대한 브릿지 층(330)은 상위 집적 회로(310)와 하위 집적 회로(320) 모두에 대해 하나 이상의 신호 경로를 정의하여 하나 이상의 패키지 입/출력(I/O) 상호접속부를 공유할 수 있다. 이러한 방식으로, 하나 이상의 실시예에 대한 MCM(300)은 I/O 접속부의 수가 감소되도록 설계될 수 있다. 예를 들어, MCM(300)은 외부 핀으로부터 브릿지 층(330)을 경유하여 양 장치로 라우팅되는 공통 개수의 어드레스, 데이터 또는 명령 라인을 공유하는 상이한 유형의 메모리 장치(예를 들어, DRAM 및 플래시 메모리)를 포함할 수 있다.
도 5에 도시되어 있는 바와 같이, 하나 이상의 실시예에 대한 브릿지 층(330)은 브릿지 층(330) 상의 제 1 및 제 2 콘택트 영역, 예를 들어 본딩 패드(531 및 536) 사이에 신호 경로를 정의하고, 또한 브릿지 층(330)의 제 2 콘택트 영역과 하위 집적 회로(320)의 회로 사이에 예를 들어 패드(321)를 통해 신호 경로를 정의하여 브릿지 층(330)의 제 2 콘택트 영역과 패키지 기판(340) 사이에서 도전성 결합된 동일한 상호접속부, 예를 들어 배선 본드(556)를 사용하여 상위 집적 회로(310) 및 하위 집적 회로(320) 모두에 I/O 상호접속부를 제공할 수 있다. 패드(321) 위에 제 2 콘택트 영역을 정의하는 것으로 도시되어 있지만, 하나 이상의 실시예에 대한 브릿지 층(330)은 브릿지 층(330) 상의 제 2 콘택트 영역과 하위 집적 회로(320) 내에 임의의 적절한 위치의 임의의 적절한 회로 사이에 신호 경로를 정의할 수 있다.
브릿지 층(330)은 임의의 적절한 방식으로 하위 집적 회로(320) 위에 형성되어 임의의 적절한 방식으로 임의의 적절한 하나 이상의 신호 경로를 정의할 수 있다. 하나 이상의 실시예에 대한 브릿지 층(330)은 다수의 서브층으로서 형성되어 서로 교차하는 신호 경로를 정의할 수 있다. 하나 이상의 실시예에 대한 브릿지 층(330)은 하위 집적 회로(320) 위에서 하나 이상의 부가적인 금속 층으로서 형성될 수 있다.
도 6은 패키지 캡슐화 이전의 멀티칩 모듈(MCM)(500)을 하나 이상의 실시예에 대해 도시한다. MCM(600)은 상위 집적 회로(610), 하위 집적 회로(620), 하위 집적 회로(620)의 적어도 일부분 위의 브릿지 층(630), 및 패키지 기판(640)을 포함한다. 상위 집적 회로(610), 하위 집적 회로(620), 브릿지 층(630) 및 패키지 기판(640)은 일반적으로 도 3 및 도 4의 상위 집적 회로(310), 하위 집적 회로(320), 브릿지 층(330) 및 패키지 기판(340)에 대응한다.
도 6의 브릿지 층(630)은 브릿지 층(630)의 하나 이상의 제 1 콘택트 영역, 예를 들어 본딩 패드(631)와 하위 집적 회로(620)의 입/출력(I/O) 회로(628) 사이에 하나 이상의 신호 경로를 정의하고 I/O 회로(628)와 브릿지 층(630)의 하나 이상의 제 2 콘택트 영역, 예를 들어 본딩 패드(636) 사이에 하나 이상의 신호 경로를 정의한다.
하나 이상의 제 1 상호접속부, 예를 들어 본드 배선(651)은 상위 집적 회로(610)의 하나 이상의 콘택트 영역, 예를 들어 본딩 패드(611)와 브릿지 층(630)의 하나 이상의 제 1 콘택트 영역 사이에 도전성 결합된다. 하나 이상의 제 2 상호접속부, 예를 들어 본드 배선(656)은 브릿지 층(630)의 하나 이상의 제 2 콘택트 영역과 패키지 기판(640)의 하나 이상의 콘택트 영역, 예를 들어 본딩 패드(646) 사이에 도전성 결합된다.
이러한 방식으로 상위 집적 회로(610)를 패키지 기판(640)에 상호접속시킴으로써, 상위 집적 회로(610)는 MCM(600)에 대한 패키지로부터 신호를 전송 및/또는 MCM(600)에 대한 패키지로부터 하위 집적 회로(620)의 I/O 회로(628)를 사용하여 신호를 수신할 수 있다. 하나 이상의 실시예에 대한 I/O 회로(628)는 상위 집적 회로(610)에 대한 I/O 신호를 스위칭하는 임의의 적절한 회로를 포함할 수 있다. 하나 이상의 실시예에 대한 I/O 회로(628)는 상위 집적 회로(610)에 대한 I/O 인터페이스로서 기능을 하는 임의의 적절한 회로를 포함할 수 있다. 하나 이상의 실시예에 대해 상위 집적 회로(610)를 하위 집적 회로(620)의 I/O 회로(628)에 상호접속함으로써 상위 집적 회로(610)와 하위 집적 회로(620) 간에 보다 빠른 신호 접속을 제공하는 것을 지원할 수 있으며 하위 집적 회로(620)에 대한 패키지 I/O 상호접속부 상에 안정적인 로딩을 제공하는 것을 또한 지원할 수 있다.
도 7은 신호 재분배를 위해 브릿지 층을 사용하여 멀티칩 모듈(MCM)을 형성하는 흐름도(700)를 하나 이상의 실시예에 대해 도시한다. 흐름도(700)는 예를 들어 도 3의 MCM(300) 또는 도 6의 MCM(600)을 형성하는데 사용될 수 있다.
도 7에 도시되어 있는 바와 같이, 블록(702)에서 제 1 집적 회로가 형성되고 블록(704)에서 제 2 집적 회로가 형성된다. 제 1 및 제 2 집적 회로는 임의의 적절한 회로를 포함하도록 임의의 적절한 방식으로 형성될 수 있다. 제 1 집적 회로는 일반적으로 도 3-5의 상위 집적 회로(310) 또는 도 6의 상위 집적 회로(610)에 대응하고, 제 2 집적 회로는 일반적으로 도 3-5의 하위 집적 회로(320) 또는 도 6의 하위 집적 회로(620)에 대응한다.
블록(706)에서, 브릿지 층이 제 2 집적 회로의 적어도 일부분 위에 형성된다. 브릿지 층은 임의의 적절한 방식으로 제 2 집적 회로의 임의의 적절한 하나 이상의 부분 또는 전부 위에 형성될 수 있다. 블록(708)에서, 제 1 집적 회로의 적어도 일부분은 제 2 집적 회로의 일부분 위에 배치된다. 하나 이상의 실시예에 대한 제 1 집적 회로는 브릿지 층 위에 직접 배치될 수 있고 임의의 적절한 방식으 로 브릿지 층에 결합될 수 있다. 제 2 집적 회로의 하나 이상의 일부분 위에만 브릿지 층이 형성되는 하나 이상의 다른 실시예에 있어서, 하나 이상의 실시예에 대한 제 1 집적 회로는 제 2 집적 회로 위에 직접 배치될 수 있고 임의의 적절한 방식으로 제 2 집적 회로에 결합될 수 있다.
블록(710)에서, 제 1 집적 회로의 하나 이상의 콘택트 영역은 브릿지 층의 하나 이상의 콘택트 영역에 결합된다. 블록(712)에서, 브릿지 층의 하나 이상의 콘택트 영역은 패키지의 하나 이상의 콘택트 영역에 결합된다.
이러한 콘택트 영역은 예를 들어 본딩 패드의 형태로 임의의 적절한 방식으로 정의될 수 있다. 하나 이상의 실시예에 대한 패키지의 하나 이상의 콘택트 영역은 제 2 집적 회로가 위에서 배치될 수 있는 패키지 기판 상에 정의될 수 있다. 패키지 기판은 임의의 적절한 물질로 형성될 수 있다. 하나 이상의 실시예에 대한 패키지의 하나 이상의 콘택트 영역은 패키지 리드 프레임 상에 정의될 수 있다.
콘택트 영역은 임의의 적절한 상호접속부, 예를 들어 본드 배선을 사용하여 임의의 적절한 방식으로 서로 결합될 수 있다. 하나 이상의 실시예에 있어서, 임의의 적절한 배선 본딩 기법이 사용될 수 있다.
블록(714)에서, 제 1 및 제 2 집적 회로는 캡슐화된다. 제 1 및 제 2 집적 회로는 임의의 적절한 물질을 사용하여 임의의 적절한 방식으로 캡슐화될 수 있다.
블록(702,704,706,708,710,712 및/또는 714)의 동작은 임의의 적절한 순서로 수행될 수 있고 임의의 적절한 동작과 임의의 다른 적절한 동작의 수행을 시간적으로 겹치도록 수행될 수 있고 그렇지 않을 수 있다. 예를 들어, 제 1 집적 회로는 제 2 집적 회로가 블록(704)에서 형성된 후 블록(702)에서 형성될 수 있다.
상세한 설명에서 사용되는 방향관련 용어, 예를 들어 상위, 하위 및 위에 등은 MCM이 공간에서 어떻게 배향되느냐와는 무관하게 하나의 기준 프레임에 대한 멀티칩 모듈(MCM)을 기술하기 위해 편의상 사용된다.
본 발명의 실시예는 멀티칩 모듈(MCM)에 대해 브릿지 층을 사용하여 신호 재분배를 제공하여 MCM의 하나 이상의 집적 회로에 대한 보다 안정적인 입/출력(I/O) 상호접속부를 제공하는 것을 지원하는 것에 대해 설명되었다. 전술한 내용은 본 발명의 바람직한 실시예에 관한 것이지만, 본 발명의 다른 실시예가 본 발명의 기본적 범주를 벗어나지 않고 고안될 수 있고, 이러한 범주는 후속하는 청구항에 의해 결정된다.
본 발명에 따르면, 멀티칩 모듈(MCM)에 대해 브릿지 층을 사용하여 신호 재분배를 제공하여 MCM의 하나 이상의 집적 회로에 대한 보다 안정적인 입/출력(I/O) 상호접속부를 제공함으로써 본드 배선의 안정성을 유지하면서 MCM(100)의 패키지가 얇게 형성될 수 있게 된다.

Claims (22)

  1. 제 1 및 제 2 집적 회로를 패키징하는 방법에 있어서,
    상기 제 1 집적 회로의 적어도 일부분을 상기 제 2 집적 회로의 일부분 위에 배치하는 단계와,
    상기 제 1 집적 회로의 하나 이상의 콘택트 영역을 상기 제 2 집적 회로의 적어도 일부분 위의 브릿지 층의 하나 이상의 제 1 콘택트 영역에 결합하되, 상기 브릿지 층은 상기 브릿지 층의 상기 하나 이상의 제 1 콘택트 영역과 상기 브릿지 층의 하나 이상의 제 2 콘택트 영역 사이에 하나 이상의 신호 경로를 정의하는 단계와,
    상기 브릿지 층의 상기 하나 이상의 제 2 콘택트 영역을 패키지의 하나 이상의 콘택트 영역에 결합하는 단계를
    포함하는 패키징 방법.
  2. 제 1 항에 있어서,
    상기 브릿지 층의 하나 이상의 제 2 콘택트 영역을 패키지의 하나 이상의 콘택트 영역에 결합하는 단계는 상기 제 2 집적 회로의 회로에 도전성 결합된 하나 이상의 제 2 콘택트 영역을 패키지의 하나 이상의 콘택트 영역에 결합하는 단계를 포함하는 패키징 방법.
  3. 제 1 항에 있어서,
    상기 제 1 집적 회로의 하나 이상의 콘택트 영역을 상기 브릿지 층의 하나 이상의 제 1 콘택트 영역에 결합하는 단계는 상기 제 2 집적 회로로부터 떨어져 바라보는 상기 제 1 집적 회로의 표면에서의 하나 이상의 콘택트 영역을 상기 브릿지 층의 하나 이상의 제 1 콘택트 영역에 결합하는 단계를 포함하는 패키징 방법.
  4. 제 1 항에 있어서,
    상기 제 1 집적 회로의 하나 이상의 콘택트 영역을 상기 브릿지 층의 하나 이상의 제 1 콘택트 영역에 결합하는 단계는 배선 본딩 기법을 사용하는 단계를 포함하는 패키징 방법.
  5. 제 1 항에 있어서,
    상기 브릿지 층의 하나 이상의 제 2 콘택트 영역을 패키지의 하나 이상의 콘택트 영역에 결합하는 단계는 배선 본딩 기법을 사용하는 단계를 포함하는 패키징 방법.
  6. 제 1 및 제 2 집적 회로를 패키징하는 방법에 있어서,
    상기 제 1 집적 회로의 적어도 일부분을 상기 제 2 집적 회로의 일부분 위에 배치하는 단계와,
    상기 제 1 집적 회로의 하나 이상의 콘택트 영역을 상기 제 2 집적 회로의 적어도 일부분 위의 브릿지 층의 하나 이상의 제 1 콘택트 영역에 결합하되, 상기 하나 이상의 제 1 콘택트 영역은 상기 제 2 집적 회로의 입/출력(I/O) 회로에 도전성 결합되는 단계와,
    상기 브릿지 층의 하나 이상의 제 2 콘택트 영역을 패키지의 하나 이상의 콘택트 영역에 결합하되, 상기 하나 이상의 제 2 콘택트 영역은 상기 제 2 집적 회로의 상기 I/O 회로에 도전성 결합되어 상기 제 1 집적 회로로부터 상기 패키지 밖으로 신호를 전송 및/또는 상기 패키지 밖으로부터 상기 제 1 집적 회로용 신호를 수신하는 단계를
    포함하는 패키징 방법.
  7. 제 6 항에 있어서,
    상기 제 1 집적 회로의 하나 이상의 콘택트 영역을 상기 브릿지 층의 하나 이상의 제 1 콘택트 영역에 결합하는 단계는 상기 제 2 집적 회로로부터 떨어져 바라보는 상기 제 1 집적 회로의 표면에서의 하나 이상의 콘택트 영역을 상기 브릿지 층의 하나 이상의 제 1 콘택트 영역에 결합하는 단계를 포함하는 패키징 방법.
  8. 제 6 항에 있어서,
    상기 제 1 집적 회로의 하나 이상의 콘택트 영역을 상기 브릿지 층의 하나 이상의 제 1 콘택트 영역에 결합하는 단계는 배선 본딩 기법을 사용하는 단계를 포함하는 패키징 방법.
  9. 제 6 항에 있어서,
    상기 브릿지 층의 하나 이상의 제 2 콘택트 영역을 패키지의 하나 이상의 콘택트 영역에 결합하는 단계는 배선 본딩 기법을 사용하는 단계를 포함하는 패키징 방법.
  10. 제 1 및 제 2 집적 회로- 상기 제 1 집적 회로의 적어도 일부분은 상기 제 2 집적 회로의 일부분 위에 배치됨 -와,
    상기 제 2 집적 회로의 적어도 일부분 위의 브릿지 층- 상기 브릿지 층은 상기 브릿지 층의 하나 이상의 제 1 콘택트와 상기 브릿지 층의 하나 이상의 제 2 콘택트 사이에 하나 이상의 신호 경로를 정의함 -과,
    상기 제 1 집적 회로의 하나 이상의 콘택트 영역과 상기 브릿지 층의 상기 하나 이상의 제 1 콘택트 영역 사이에 도전성 결합된 하나 이상의 제 1 상호접속부와,
    상기 브릿지 층의 상기 하나 이상의 제 2 콘택트 영역과 패키지의 하나 이상의 콘택트 영역 사이에 도전성 결합된 하나 이상의 제 2 상호접속부를
    포함하는 멀티칩 모듈(MCM).
  11. 제 10 항에 있어서,
    상기 브릿지 층은 상기 브릿지 층의 하나 이상의 제 2 콘택트 영역과 상기 제 2 집적 회로의 회로 간에 하나 이상의 신호 경로를 정의하는 멀티칩 모듈.
  12. 제 10 항에 있어서,
    하나 이상의 제 1 상호접속부는 상기 제 2 집적 회로로부터 멀리 떨어져 바라보는 상기 제 1 집적 회로의 표면에서의 하나 이상의 콘택트 영역과 상기 브릿지 층의 하나 이상의 제 1 콘택트 영역 사이에 도전성 결합되는 멀티칩 모듈.
  13. 제 10 항에 있어서,
    하나 이상의 제 1 상호접속부는 본드 배선을 포함하는 멀티칩 모듈.
  14. 제 10 항에 있어서,
    하나 이상의 제 2 상호접속부는 본드 배선을 포함하는 멀티칩 모듈.
  15. 제 10 항에 있어서,
    패키지 기판을 포함하되, 상기 제 2 집적 회로는 상기 패키지 기판 위에 배치되고 상기 패키지의 하나 이상의 콘택트 영역은 상기 패키지 기판 상에 정의되는 멀티칩 모듈.
  16. 제 10 항에 있어서,
    상기 제 1 집적 회로는 동적 랜덤 액세스 메모리를 포함하고 상기 제 2 집적 회로는 플래시 메모리를 포함하는 멀티칩 모듈.
  17. 제 1 및 제 2 집적 회로- 상기 제 1 집적 회로의 적어도 일부분은 상기 제 2 집적 회로의 일부분 위에 배치됨 -와,
    상기 제 2 집적 회로의 적어도 일부분 위의 브릿지 층과,
    상기 제 1 집적 회로의 하나 이상의 콘택트 영역과 상기 브릿지 층의 상기 하나 이상의 제 1 콘택트 영역 사이에 도전성 결합된 하나 이상의 제 1 상호접속부와,
    상기 브릿지 층의 상기 하나 이상의 제 2 콘택트 영역과 패키지의 하나 이상의 콘택트 영역 사이에 도전성 결합된 하나 이상의 제 2 상호접속부를
    포함하되,
    상기 브릿지 층은 상기 브릿지 층의 상기 하나 이상의 콘택트 영역과 상기 제 2 집적 회로의 입/출력(I/O) 회로 사이에 하나 이상의 신호 경로를 정의하고 상기 제 2 집적 회로의 상기 I/O 회로와 상기 브릿지 층의 상기 하나 이상의 제 2 콘택트 영역 사이에 하나 이상의 신호 경로를 정의하여 상기 제 1 집적 회로로부터 상기 패키지 밖으로 신호를 전송 및/또는 상기 패키지 밖으로부터 상기 제 1 집적 회로용 신호를 수신하는
    멀티칩 모듈(MCM).
  18. 제 17 항에 있어서,
    하나 이상의 제 1 상호접속부는 상기 제 2 집적 회로로부터 멀리 떨어져 바라보는 상기 제 1 집적 회로의 표면에서의 하나 이상의 콘택트 영역과 상기 브릿지 층의 하나 이상의 제 1 콘택트 영역 사이에 도전성 결합되는 멀티칩 모듈.
  19. 제 17 항에 있어서,
    하나 이상의 제 1 상호접속부는 본드 배선을 포함하는 멀티칩 모듈.
  20. 제 17 항에 있어서,
    하나 이상의 제 2 상호접속부는 본드 배선을 포함하는 멀티칩 모듈.
  21. 제 17 항에 있어서,
    패키지 기판을 포함하되, 상기 제 2 집적 회로는 상기 패키지 기판 위에 배치되고 상기 패키지의 하나 이상의 콘택트 영역은 상기 패키지 기판 상에 정의되는 멀티칩 모듈.
  22. 제 17 항에 있어서,
    상기 제 1 집적 회로는 동적 랜덤 액세스 메모리를 포함하고 상기 제 2 집적 회로는 플래시 메모리를 포함하는 멀티칩 모듈.
KR1020060005706A 2005-01-20 2006-01-19 패키징 방법 및 멀티칩 모듈 KR100689350B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/039,293 US20060157866A1 (en) 2005-01-20 2005-01-20 Signal redistribution using bridge layer for multichip module
US11/039,293 2005-01-20

Publications (2)

Publication Number Publication Date
KR20060084806A KR20060084806A (ko) 2006-07-25
KR100689350B1 true KR100689350B1 (ko) 2007-03-02

Family

ID=36650766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060005706A KR100689350B1 (ko) 2005-01-20 2006-01-19 패키징 방법 및 멀티칩 모듈

Country Status (5)

Country Link
US (1) US20060157866A1 (ko)
JP (1) JP2006203211A (ko)
KR (1) KR100689350B1 (ko)
CN (1) CN1832121A (ko)
DE (1) DE102006001999A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance
US7271026B2 (en) * 2005-03-14 2007-09-18 Infineon Technologies Ag Method for producing chip stacks and chip stacks formed by integrated devices
US20070210433A1 (en) * 2006-03-08 2007-09-13 Rajesh Subraya Integrated device having a plurality of chip arrangements and method for producing the same
JP2010010407A (ja) * 2008-06-27 2010-01-14 Toshiba Corp 半導体記憶装置
JP6122290B2 (ja) 2011-12-22 2017-04-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 再配線層を有する半導体パッケージ
US8704384B2 (en) 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US8957512B2 (en) 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
CN103247612B (zh) 2013-04-09 2015-09-23 北京兆易创新科技股份有限公司 一种增强型flash芯片和一种芯片封装方法
CN103246553B (zh) * 2013-04-09 2016-12-28 北京兆易创新科技股份有限公司 一种增强型Flash芯片和一种芯片封装方法
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
CN104103532A (zh) * 2014-06-26 2014-10-15 中国航天科工集团第三研究院第八三五七研究所 一种多基板立体封装芯片方法
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
CN107104259B (zh) * 2017-05-25 2019-07-12 东莞质研工业设计服务有限公司 一种3dB电桥
US10381295B2 (en) * 2017-09-12 2019-08-13 Nxp Usa, Inc. Lead frame having redistribution layer
US11270946B2 (en) 2019-08-30 2022-03-08 Stmicroelectronics Pte Ltd Package with electrical interconnection bridge

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19701165C1 (de) * 1997-01-15 1998-04-09 Siemens Ag Chipkartenmodul
JP3560488B2 (ja) * 1999-01-29 2004-09-02 ユナイテッド マイクロエレクトロニクス コープ マルチチップ用チップ・スケール・パッケージ
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
DE10044148A1 (de) * 2000-09-06 2002-03-21 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung
US6552416B1 (en) * 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
JP2002134685A (ja) * 2000-10-26 2002-05-10 Rohm Co Ltd 集積回路装置
DE10101875B4 (de) * 2001-01-16 2006-05-04 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
JP4790157B2 (ja) * 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
DE10139985B4 (de) * 2001-08-22 2005-10-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE10142120A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10142119B4 (de) * 2001-08-30 2007-07-26 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US6664176B2 (en) * 2001-08-31 2003-12-16 Infineon Technologies Ag Method of making pad-rerouting for integrated circuit chips
JP3886793B2 (ja) * 2001-12-03 2007-02-28 株式会社ルネサステクノロジ 半導体集積回路装置
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
DE10259221B4 (de) * 2002-12-17 2007-01-25 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
US7271026B2 (en) * 2005-03-14 2007-09-18 Infineon Technologies Ag Method for producing chip stacks and chip stacks formed by integrated devices
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance

Also Published As

Publication number Publication date
KR20060084806A (ko) 2006-07-25
DE102006001999A1 (de) 2006-07-27
CN1832121A (zh) 2006-09-13
JP2006203211A (ja) 2006-08-03
US20060157866A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
KR100689350B1 (ko) 패키징 방법 및 멀티칩 모듈
KR101070913B1 (ko) 반도체 칩 적층 패키지
US8193637B2 (en) Semiconductor package and multi-chip package using the same
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
US9129846B2 (en) Semiconductor package and method of forming
KR20200092566A (ko) 브리지 다이를 포함한 반도체 패키지
KR20080099045A (ko) 반도체 패키지 및 그 형성방법
KR20120110451A (ko) 반도체 패키지
KR20110083969A (ko) 반도체 패키지 및 그 제조 방법
KR20130117109A (ko) 반도체 패키지 및 그 제조 방법
EP1280203A2 (en) 3D-Semiconductor Package
KR20190085658A (ko) 반도체 패키지
KR102589736B1 (ko) 반도체 칩 및 이를 포함하는 반도체 패키지
JP2007134426A (ja) マルチチップモジュール
US6856027B2 (en) Multi-chips stacked package
KR101737053B1 (ko) 반도체 패키지
KR102298728B1 (ko) 반도체 패키지
US20040245651A1 (en) Semiconductor device and method for fabricating the same
US11233033B2 (en) Semiconductor packages including chips stacked on a base module
KR20190094632A (ko) 반도체 패키지
KR20160030702A (ko) 반도체 패키지, 및 이를 포함하는 패키지 온 패키지 장치 및 모바일 장치
KR100574954B1 (ko) 중앙부 패드와 재 배선된 패드에서 와이어 본딩된집적회로 칩패키지
CN114582816A (zh) 包括散热层的半导体封装件
US20080169573A1 (en) Circuit substrate and the semiconductor package having the same
JP3718370B2 (ja) マルチチップ型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee