JPH0799267A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0799267A JPH0799267A JP6172253A JP17225394A JPH0799267A JP H0799267 A JPH0799267 A JP H0799267A JP 6172253 A JP6172253 A JP 6172253A JP 17225394 A JP17225394 A JP 17225394A JP H0799267 A JPH0799267 A JP H0799267A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- card
- semiconductor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【目的】 信頼性が高くかつ低コストな半導体装置、特
にＩＣカードまたはマルチチップモジュールを提供する
こと。 【構成】 薄膜にしたＬＳＩの半導体素子の下面にシリ
コン窒化膜２０６のような保護絶縁膜をつけ基板に接着
し導電性ペースト２０１によって基板２０７のメタライ
ズパターンとＬＳＩのパッドを接続する。 【効果】 上記の保護絶縁膜を用いることにより外部か
らの汚染を受けやすい半導体素子の下部が保護された信
頼性の高いＩＣカードが作成でき、さらに導電性ペース
トによって低コストのＩＣカードを作製することが可能
となる。
にＩＣカードまたはマルチチップモジュールを提供する
こと。 【構成】 薄膜にしたＬＳＩの半導体素子の下面にシリ
コン窒化膜２０６のような保護絶縁膜をつけ基板に接着
し導電性ペースト２０１によって基板２０７のメタライ
ズパターンとＬＳＩのパッドを接続する。 【効果】 上記の保護絶縁膜を用いることにより外部か
らの汚染を受けやすい半導体素子の下部が保護された信
頼性の高いＩＣカードが作成でき、さらに導電性ペース
トによって低コストのＩＣカードを作製することが可能
となる。
Description
【０００１】
【産業上の利用分野】本発明は、信頼性が高くかつ低コ
ストのＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）
カードまたはマルチチップモジュール等の半導体装置及
びその製造方法に関する。
ストのＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）
カードまたはマルチチップモジュール等の半導体装置及
びその製造方法に関する。
【０００２】
【従来の技術】ＩＣカードの従来技術に関しては、「情
報処理ハンドブック」（社団法人情報処理学会編オーム
社発行 第１版）（１９８９年５月３０日発行）第３０
２〜第３０４頁に記載があり、ＩＣを実装する技術に関
しては、同書の第２４２〜第２４４頁に記載があり、Ｉ
Ｃカードの構造に関しては「ＩＣカード」（社団法人電
子情報通信学会編 オーム社発行 第１版）（１９９０
年５月２５日発行）第３３頁に記載があり、薄いＬＳＩ
を使用したＩＣカードについては特開平３−８７２９９
号公報に記載がある。
報処理ハンドブック」（社団法人情報処理学会編オーム
社発行 第１版）（１９８９年５月３０日発行）第３０
２〜第３０４頁に記載があり、ＩＣを実装する技術に関
しては、同書の第２４２〜第２４４頁に記載があり、Ｉ
Ｃカードの構造に関しては「ＩＣカード」（社団法人電
子情報通信学会編 オーム社発行 第１版）（１９９０
年５月２５日発行）第３３頁に記載があり、薄いＬＳＩ
を使用したＩＣカードについては特開平３−８７２９９
号公報に記載がある。
【０００３】図２、図３、図８は従来構造のＩＣカード
の構成を示す断面図である。
の構成を示す断面図である。
【０００４】図２は従来のＩＣカードの断面構造を示
す。チップ２１１はコンタクト２１０を持つ部分に接着
後、ボンディングワイヤ２１６によりプリント基板２１
２へ接続され、樹脂２１５により封止されている。この
モジュールは固い材質のセンタコア２１３の中に埋め込
まれ、カード表面をオーバシート２０９とオーバシート
２１４によってカバーがかけられている。
す。チップ２１１はコンタクト２１０を持つ部分に接着
後、ボンディングワイヤ２１６によりプリント基板２１
２へ接続され、樹脂２１５により封止されている。この
モジュールは固い材質のセンタコア２１３の中に埋め込
まれ、カード表面をオーバシート２０９とオーバシート
２１４によってカバーがかけられている。
【０００５】図３は別の従来例である。半導体チップは
接着剤３００により基板２０７に接着されるが、厚いシ
リコン基板２１７を持つためにボンディングワイヤ２１
８によって段差を吸収して、基板２０７に接続されてい
る。
接着剤３００により基板２０７に接着されるが、厚いシ
リコン基板２１７を持つためにボンディングワイヤ２１
８によって段差を吸収して、基板２０７に接続されてい
る。
【０００６】図８の場合、ＩＣ６の厚さは厚く、２００
〜４００μｍ程度である。このバルクＩＣ６はカード基
板８に接着剤７によって接着されているが、バルクＩＣ
が厚いため、段差のあるＩＣ上の配線パターンと基板配
線１０との間を、ワイヤボンディング９によって接続し
ている。この場合、バルクＩＣは曲げ応力に対して弱
く、応力緩和を施す必要があり、また、バルクＩＣのサ
イズが限定されること、また曲げに強い構造とするため
やワイヤボンディングのため工数が低減しにくく、コス
トが高くなるなどの問題点があった。
〜４００μｍ程度である。このバルクＩＣ６はカード基
板８に接着剤７によって接着されているが、バルクＩＣ
が厚いため、段差のあるＩＣ上の配線パターンと基板配
線１０との間を、ワイヤボンディング９によって接続し
ている。この場合、バルクＩＣは曲げ応力に対して弱
く、応力緩和を施す必要があり、また、バルクＩＣのサ
イズが限定されること、また曲げに強い構造とするため
やワイヤボンディングのため工数が低減しにくく、コス
トが高くなるなどの問題点があった。
【０００７】特開平３−８７２９９号公報によって能動
素子部が残るようにきわめて薄く研磨された超薄型ＬＳ
ＩをもつＩＣモジュールを表面部の凹部にはめこんだＩ
Ｃカードの構造が公知となっている。この例を図４に示
す。基板２０７上に接着剤３００で半導体素子２０４が
接着されており、半導体素子間を接続する配線２０８は
スルーホール２０３を介して導電パッド２０２に接続さ
れ、さらにこの導電パッド２０２は導電性ペースト２０
１により基板２０７上の配線に接続されている。このよ
うな構造では、トランジスタのような半導体素子２０４
の下面に接着層が直接接することになり、イオン性汚染
物などが半導体素子に容易に侵入して、信頼性を著しく
低下させる問題点がある。また図１８は特開平３−８７
２９９号公報に示す薄いＬＳＩを利用した構造のＩＣカ
ードでの特有な問題点を示した図で、厚いカード基板４
２に搭載された薄いＬＳＩ４１は、カード基板４２が曲
がった場合、表面と裏面とが引っ張りまたは圧縮の応力
が働くことにより、大きな応力がＬＳＩチップに加わる
ことになり薄くして機械的強度が弱くなっているので応
力により当該のＩＣが容易に破壊してしまうなど信頼性
を著しく低下させるという新しい問題が生じてしまうこ
とを示している。
素子部が残るようにきわめて薄く研磨された超薄型ＬＳ
ＩをもつＩＣモジュールを表面部の凹部にはめこんだＩ
Ｃカードの構造が公知となっている。この例を図４に示
す。基板２０７上に接着剤３００で半導体素子２０４が
接着されており、半導体素子間を接続する配線２０８は
スルーホール２０３を介して導電パッド２０２に接続さ
れ、さらにこの導電パッド２０２は導電性ペースト２０
１により基板２０７上の配線に接続されている。このよ
うな構造では、トランジスタのような半導体素子２０４
の下面に接着層が直接接することになり、イオン性汚染
物などが半導体素子に容易に侵入して、信頼性を著しく
低下させる問題点がある。また図１８は特開平３−８７
２９９号公報に示す薄いＬＳＩを利用した構造のＩＣカ
ードでの特有な問題点を示した図で、厚いカード基板４
２に搭載された薄いＬＳＩ４１は、カード基板４２が曲
がった場合、表面と裏面とが引っ張りまたは圧縮の応力
が働くことにより、大きな応力がＬＳＩチップに加わる
ことになり薄くして機械的強度が弱くなっているので応
力により当該のＩＣが容易に破壊してしまうなど信頼性
を著しく低下させるという新しい問題が生じてしまうこ
とを示している。
【０００８】
【発明が解決しようとする課題】以上述べたように、薄
膜化したＬＳＩをもちいたＩＣカードでは、半導体素子
が薄いためにイオン性汚染物に弱く、また薄いために機
械的強度が弱い。従来構造のバルクＬＳＩをもちいたＩ
Ｃカードでは、バルク状のＩＣチップを曲げやすい薄い
カードに貼り付けてワイヤボンディングするので、ＩＣ
が割れやすく信頼性に欠け、また、実装工数が大である
ため、低コスト化に不向きであった。
膜化したＬＳＩをもちいたＩＣカードでは、半導体素子
が薄いためにイオン性汚染物に弱く、また薄いために機
械的強度が弱い。従来構造のバルクＬＳＩをもちいたＩ
Ｃカードでは、バルク状のＩＣチップを曲げやすい薄い
カードに貼り付けてワイヤボンディングするので、ＩＣ
が割れやすく信頼性に欠け、また、実装工数が大である
ため、低コスト化に不向きであった。
【０００９】本発明の目的は、上記従来技術の有してい
た課題を解決して、信頼性が高く、かつ、低コストなＩ
Ｃカードまたはマルチチップモジュール等の半導体装置
及びその製造方法を提供することにある。
た課題を解決して、信頼性が高く、かつ、低コストなＩ
Ｃカードまたはマルチチップモジュール等の半導体装置
及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的は、配線を有す
る第１の基板と、該第１の基板上に接合層で接合された
半導体素子とを有する半導体装置において、上記半導体
素子の下面には、絶縁材料からなり、上記第１の基板側
からのイオン性汚染を防止する汚染保護膜を形成するこ
とにより達成される。
る第１の基板と、該第１の基板上に接合層で接合された
半導体素子とを有する半導体装置において、上記半導体
素子の下面には、絶縁材料からなり、上記第１の基板側
からのイオン性汚染を防止する汚染保護膜を形成するこ
とにより達成される。
【００１１】また、上記目的は、シリコン基板と該シリ
コン基板上に設けられた絶縁膜と該絶縁膜上に設けられ
た単結晶半導体薄膜とからなるシリコンオンインシュレ
ータウエハの該単結晶半導体薄膜に複数の半導体素子を
形成するステップと、該ウエハの裏面をエッチングして
該絶縁膜を露出するステップと、該絶縁膜上に汚染保護
膜を形成するステップと、複数の該半導体素子を切出し
て複数の薄膜半導体チップを作成するステップと、該薄
膜半導体チップを、配線を有する第２の基板に貼付るス
テップと、該薄膜半導体チップと該第２の基板の配線と
を印刷法で接続するステップとを有することを特徴とす
る半導体装置の製造方法により達成される。
コン基板上に設けられた絶縁膜と該絶縁膜上に設けられ
た単結晶半導体薄膜とからなるシリコンオンインシュレ
ータウエハの該単結晶半導体薄膜に複数の半導体素子を
形成するステップと、該ウエハの裏面をエッチングして
該絶縁膜を露出するステップと、該絶縁膜上に汚染保護
膜を形成するステップと、複数の該半導体素子を切出し
て複数の薄膜半導体チップを作成するステップと、該薄
膜半導体チップを、配線を有する第２の基板に貼付るス
テップと、該薄膜半導体チップと該第２の基板の配線と
を印刷法で接続するステップとを有することを特徴とす
る半導体装置の製造方法により達成される。
【００１２】上記目的は、上記汚染防止膜をシリコン窒
化膜で形成することにより、より効果的に達成すること
ができる。
化膜で形成することにより、より効果的に達成すること
ができる。
【００１３】
【作用】薄い半導体素子は裏面に保護絶縁膜を付けるこ
とによる上記の手段によって、当該の保護絶縁膜が外部
に一番近い半導体素子の裏面からイオン性汚染源の侵入
を防止するので、信頼性を向上させることができること
により、薄いＬＳＩを一般にイオン性不純物が多い安価
な有機接着剤を利用して基板に接着しても耐久性をまし
たＩＣカードを製作することができる。
とによる上記の手段によって、当該の保護絶縁膜が外部
に一番近い半導体素子の裏面からイオン性汚染源の侵入
を防止するので、信頼性を向上させることができること
により、薄いＬＳＩを一般にイオン性不純物が多い安価
な有機接着剤を利用して基板に接着しても耐久性をまし
たＩＣカードを製作することができる。
【００１４】上記の保護絶縁膜としてシリコン窒化膜を
用いるとこの膜は熱膨張率が大きいため、薄膜化したＬ
ＳＩの内部残留応力によるカールを抑制することがで
き、ＩＣカードの信頼度向上に寄与することが可能とな
る。
用いるとこの膜は熱膨張率が大きいため、薄膜化したＬ
ＳＩの内部残留応力によるカールを抑制することがで
き、ＩＣカードの信頼度向上に寄与することが可能とな
る。
【００１５】ＳＯＩウエハを用いることによって、内層
のインシュレータ層が加工のストッパ層となって、薄膜
ＩＣを極めて薄くかつ均一に再現性良く作成することが
できる。薄膜化したＩＣは厚さが５〜１０μｍであり、
このように薄いＩＣは曲げに強く、ＩＣカードのような
薄い基板に可撓性のある接着剤で接合すると、カードの
曲げに強くなり、高信頼化を図ることができる。
のインシュレータ層が加工のストッパ層となって、薄膜
ＩＣを極めて薄くかつ均一に再現性良く作成することが
できる。薄膜化したＩＣは厚さが５〜１０μｍであり、
このように薄いＩＣは曲げに強く、ＩＣカードのような
薄い基板に可撓性のある接着剤で接合すると、カードの
曲げに強くなり、高信頼化を図ることができる。
【００１６】また、薄膜ＩＣ単独ではこわれやすいの
で、予め支持基板に取り付けておくことによって、安定
性良く薄膜ＩＣを作成することができる。この支持基板
への接合は、紫外線剥離性の接着剤を用いておけば、低
温で信頼度良く支持基板を除去することができる。カー
ドに貼り付けた薄膜ＩＣは、薄いため、基板とＩＣとの
間を導電性ペーストによって配線することが可能となっ
て、従来の金線を利用したワイヤボンディングと比べ大
量生産向きで材料費が安く平坦で薄いＩＣカードを作成
することが可能となる。
で、予め支持基板に取り付けておくことによって、安定
性良く薄膜ＩＣを作成することができる。この支持基板
への接合は、紫外線剥離性の接着剤を用いておけば、低
温で信頼度良く支持基板を除去することができる。カー
ドに貼り付けた薄膜ＩＣは、薄いため、基板とＩＣとの
間を導電性ペーストによって配線することが可能となっ
て、従来の金線を利用したワイヤボンディングと比べ大
量生産向きで材料費が安く平坦で薄いＩＣカードを作成
することが可能となる。
【００１７】以上述べてきた方法は、ＩＣカードに止ま
らず、同類のＩＣの実装にも適用することができ、マル
チチップ実装にも適用可能である。
らず、同類のＩＣの実装にも適用することができ、マル
チチップ実装にも適用可能である。
【００１８】つぎにＩＣカードの平板を曲げた断面を考
えると、わん曲した表面は伸びが発生し裏面は縮みが発
生している。このときＩＣカードの断面の中心部は収縮
のない応力が少ない状態である。この部分に薄いＩＣチ
ップが存在すれば、このＩＣチップに加わる応力が少な
くできる。このとき、当該のＩＣチップは薄ければよい
が、カードが厚い場合はカードの剛性のために、限界曲
率は大きくなって、曲げにくくなる。そのため、ある程
度ＩＣチップが厚くても良い。逆にＩＣカードの厚さが
薄い時は、曲げやすくなるために、ＩＣチップの応力を
緩和するために、ＩＣチップの厚さも薄くしなくてはな
らない。ＩＣを薄膜化するにあたって、薄膜になるほ
ど、精密な装置が必要となるため、ＩＣカードの厚さに
よって必要なＩＣチップの厚さを変えることは、経済的
観点及び必要な信頼度を確保するために極めて意味のあ
ることである。このように、ＩＣカードとＩＣチップの
厚さは相関関係が存在することをみいだして、当該の完
成したカードの厚さが７６０ミクロン以上のとき当該の
ＩＣチップの厚さが１１０ミクロン以下であり当該の完
成したカードの厚さが５００ミクロン以上のとき当該の
ＩＣチップの厚さが１９ミクロン以下であり当該の完成
したカードの厚さが２５０ミクロン以上のとき当該のＩ
Ｃチップの厚さが４ミクロン以下とすることにより、経
済的に信頼性の高いＩＣカードを得ることができる。
えると、わん曲した表面は伸びが発生し裏面は縮みが発
生している。このときＩＣカードの断面の中心部は収縮
のない応力が少ない状態である。この部分に薄いＩＣチ
ップが存在すれば、このＩＣチップに加わる応力が少な
くできる。このとき、当該のＩＣチップは薄ければよい
が、カードが厚い場合はカードの剛性のために、限界曲
率は大きくなって、曲げにくくなる。そのため、ある程
度ＩＣチップが厚くても良い。逆にＩＣカードの厚さが
薄い時は、曲げやすくなるために、ＩＣチップの応力を
緩和するために、ＩＣチップの厚さも薄くしなくてはな
らない。ＩＣを薄膜化するにあたって、薄膜になるほ
ど、精密な装置が必要となるため、ＩＣカードの厚さに
よって必要なＩＣチップの厚さを変えることは、経済的
観点及び必要な信頼度を確保するために極めて意味のあ
ることである。このように、ＩＣカードとＩＣチップの
厚さは相関関係が存在することをみいだして、当該の完
成したカードの厚さが７６０ミクロン以上のとき当該の
ＩＣチップの厚さが１１０ミクロン以下であり当該の完
成したカードの厚さが５００ミクロン以上のとき当該の
ＩＣチップの厚さが１９ミクロン以下であり当該の完成
したカードの厚さが２５０ミクロン以上のとき当該のＩ
Ｃチップの厚さが４ミクロン以下とすることにより、経
済的に信頼性の高いＩＣカードを得ることができる。
【００１９】ここで、上記薄膜半導体回路は、上記ＳＯ
Ｉウエハの内層のインシュレータ層を境界として主面側
から取り出して作成した後上記他の基板に接合すること
ができ、具体的には、上記ＳＯＩウエハによって形成し
た半導体回路の主面側を他の支持基板に接合した後にＳ
ＯＩウエハの基板を研削またはエッチングによって除去
することによって作成することができる。
Ｉウエハの内層のインシュレータ層を境界として主面側
から取り出して作成した後上記他の基板に接合すること
ができ、具体的には、上記ＳＯＩウエハによって形成し
た半導体回路の主面側を他の支持基板に接合した後にＳ
ＯＩウエハの基板を研削またはエッチングによって除去
することによって作成することができる。
【００２０】上記薄膜半導体回路の上記他の基板への接
合は、ゴム状の接着剤によって行うことが望ましい。
合は、ゴム状の接着剤によって行うことが望ましい。
【００２１】また、上記薄膜半導体回路を接合する上記
他の基板は、可撓性を有するカード状の形状を有する基
板とすることが望ましい。
他の基板は、可撓性を有するカード状の形状を有する基
板とすることが望ましい。
【００２２】また、上記の他の支持基板も可撓性を有す
る支持基板とすることが望ましい。
る支持基板とすることが望ましい。
【００２３】また、上記薄膜半導体回路と上記他の支持
基板との接着は紫外線によって接着強度が低下する接着
剤（以下、紫外線剥離性接着剤と略称する）を用いるこ
とによって、工程中の該他の支持基板の剥離を容易に行
うことがができる。
基板との接着は紫外線によって接着強度が低下する接着
剤（以下、紫外線剥離性接着剤と略称する）を用いるこ
とによって、工程中の該他の支持基板の剥離を容易に行
うことがができる。
【００２４】また、上記液状導電性材料の配線上への塗
工は回転ドラムによる印刷によって行うことが有効であ
る。
工は回転ドラムによる印刷によって行うことが有効であ
る。
【００２５】また、上記薄膜半導体回路を上記他の基板
の表面及び裏面から同じ深さの中心に置いた薄膜半導体
回路とすること、より具体的には、該薄膜半導体回路を
上記他の基板の一方の基板に接着した後同じ厚さの他の
基板で覆って接着することによってＩＣカードを容易に
作製することができる。
の表面及び裏面から同じ深さの中心に置いた薄膜半導体
回路とすること、より具体的には、該薄膜半導体回路を
上記他の基板の一方の基板に接着した後同じ厚さの他の
基板で覆って接着することによってＩＣカードを容易に
作製することができる。
【００２６】なお、上記の説明においては、ＳＯＩウエ
ハ上に作成した薄膜半導体回路を用いた場合の例につい
て述べたが、ＳＯＩ以外のウエハによって形成した薄膜
半導体回路を用いた場合には、薄膜の膜厚の制御性が悪
くなるという欠点はあるが製造コストは安くなる。
ハ上に作成した薄膜半導体回路を用いた場合の例につい
て述べたが、ＳＯＩ以外のウエハによって形成した薄膜
半導体回路を用いた場合には、薄膜の膜厚の制御性が悪
くなるという欠点はあるが製造コストは安くなる。
【００２７】
【実施例】以下、本発明構成の半導体装置について、実
施例によって具体的に説明する。
施例によって具体的に説明する。
【００２８】（実施例１）図１は本発明の一実施例を示
す半導体装置の要部断面図である。図１において、導電
性ペースト層２０１は配線２０８上のスルーホール２０
３を介して電気的に接続されたパッド２０２とつながっ
てチップの外部と電気的に電気的に接続される。配線２
０８は半導体素子２０４間を接続して、回路を構成して
いる。半導体素子２０４はシリコン窒化膜２０６を介し
て接着剤３００によって基板２０７に接着されている。
シリコン窒化膜２０６はシリコン酸化膜２０５の下面に
設けられている。半導体素子２０４の下面のシリコン酸
化膜２０５は、素子の電気的分離を行っている。この半
導体素子は張り合わせのシリコンインシュレータウエハ
（ＳＯＩウエハ）を利用して作成されるため極めて薄く
形成されていると同時に、シリコン酸化膜２０５はＳＯ
Ｉウエハの内層のインシュレータ層でもある。シリコン
酸化膜のみではＮａ、Ｈ2、Ｈ2Ｏなどを遮断する機能が
なく、半導体素子がイオン性の物質に汚染され長期の安
定動作が不十分となる。特に、シリコン酸化膜を薄膜に
して、半導体素子の下面と外部が１０ミクロン以内まで
近付くとＬＳＩ使用温度でも不純物の拡散距離以内とな
りＬＳＩの信頼性が大きな課題となる。ここでシリコン
酸化膜を厚くすると、ウエハでのプロセス工程で１００
０℃以上ではウエハのベンドがおこり、位置あわせずれ
などが発生して、微細加工が不可能となってしまう。
す半導体装置の要部断面図である。図１において、導電
性ペースト層２０１は配線２０８上のスルーホール２０
３を介して電気的に接続されたパッド２０２とつながっ
てチップの外部と電気的に電気的に接続される。配線２
０８は半導体素子２０４間を接続して、回路を構成して
いる。半導体素子２０４はシリコン窒化膜２０６を介し
て接着剤３００によって基板２０７に接着されている。
シリコン窒化膜２０６はシリコン酸化膜２０５の下面に
設けられている。半導体素子２０４の下面のシリコン酸
化膜２０５は、素子の電気的分離を行っている。この半
導体素子は張り合わせのシリコンインシュレータウエハ
（ＳＯＩウエハ）を利用して作成されるため極めて薄く
形成されていると同時に、シリコン酸化膜２０５はＳＯ
Ｉウエハの内層のインシュレータ層でもある。シリコン
酸化膜のみではＮａ、Ｈ2、Ｈ2Ｏなどを遮断する機能が
なく、半導体素子がイオン性の物質に汚染され長期の安
定動作が不十分となる。特に、シリコン酸化膜を薄膜に
して、半導体素子の下面と外部が１０ミクロン以内まで
近付くとＬＳＩ使用温度でも不純物の拡散距離以内とな
りＬＳＩの信頼性が大きな課題となる。ここでシリコン
酸化膜を厚くすると、ウエハでのプロセス工程で１００
０℃以上ではウエハのベンドがおこり、位置あわせずれ
などが発生して、微細加工が不可能となってしまう。
【００２９】ここでは、シリコン窒化膜をＬＳＩを薄膜
としたあと形成する。シリコン窒化膜はパッシベーショ
ン膜として、化学的、物理的、電気的特性にすぐれ、特
にＮａ、Ｈ2、Ｈ2Ｏの非透過性にすぐれているため、薄
膜化したＬＳＩの半導体素子の保護に優れた効果を発揮
する。ここでシリコン窒化膜の膜厚は、１μｍ〜０．０
１μｍの範囲が適している。１μｍ以上ではシリコン窒
化膜にクラックが入り、用いることができない。また、
０．０１μｍ以下ではＮａ等の不純物イオンの汚染を実
用上十分に防止できない。
としたあと形成する。シリコン窒化膜はパッシベーショ
ン膜として、化学的、物理的、電気的特性にすぐれ、特
にＮａ、Ｈ2、Ｈ2Ｏの非透過性にすぐれているため、薄
膜化したＬＳＩの半導体素子の保護に優れた効果を発揮
する。ここでシリコン窒化膜の膜厚は、１μｍ〜０．０
１μｍの範囲が適している。１μｍ以上ではシリコン窒
化膜にクラックが入り、用いることができない。また、
０．０１μｍ以下ではＮａ等の不純物イオンの汚染を実
用上十分に防止できない。
【００３０】図１に示した半導体装置の製造工程を図６
に示す。まず、図６（ａ）に示したように、シリコン基
板２１７上にシリコン酸化膜２０５を有するＳＯＩウエ
ハの主表面上に半導体素子２０４とそれらを相互に接続
する配線２０８と、この配線２０８の上部にスルーホー
ル２０３を介してパッド２０２を有する半導体装置が形
成される。
に示す。まず、図６（ａ）に示したように、シリコン基
板２１７上にシリコン酸化膜２０５を有するＳＯＩウエ
ハの主表面上に半導体素子２０４とそれらを相互に接続
する配線２０８と、この配線２０８の上部にスルーホー
ル２０３を介してパッド２０２を有する半導体装置が形
成される。
【００３１】次に図６（ｂ）に示したように、シリコン
のみをエッチングする水酸化カリウムやヒドラジンによ
ってシリコン基板２１７のみがエッチングされる。さら
に図６（ｃ）に示した様に、シリコン酸化膜２０５の裏
面側にシリコン窒化膜を形成する。この後、図１に示し
たように、薄膜に形成されたＬＳＩを接着剤３００で接
着したのちに導電性ペースト２０１を用いて基板と接続
し、半導体装置が完成する。
のみをエッチングする水酸化カリウムやヒドラジンによ
ってシリコン基板２１７のみがエッチングされる。さら
に図６（ｃ）に示した様に、シリコン酸化膜２０５の裏
面側にシリコン窒化膜を形成する。この後、図１に示し
たように、薄膜に形成されたＬＳＩを接着剤３００で接
着したのちに導電性ペースト２０１を用いて基板と接続
し、半導体装置が完成する。
【００３２】薄膜ＬＳＩは１から１０ミクロン単位まで
薄くするので、基板に接着後、基板との段差が小さくペ
ーストまたはインク状の液体状の材料で接続が可能とな
る。このことによって、きわめて低い高さでかつ平坦に
接続が可能となって、ＩＣカードに最適な形状を得るこ
とができる。また、導電性ペーストは高さが１０ミクロ
ン程度と薄くまたかとう性に富むので、曲げや熱膨張差
に強いという特徴を持つことができる。
薄くするので、基板に接着後、基板との段差が小さくペ
ーストまたはインク状の液体状の材料で接続が可能とな
る。このことによって、きわめて低い高さでかつ平坦に
接続が可能となって、ＩＣカードに最適な形状を得るこ
とができる。また、導電性ペーストは高さが１０ミクロ
ン程度と薄くまたかとう性に富むので、曲げや熱膨張差
に強いという特徴を持つことができる。
【００３３】（実施例２）図５は本発明の別の実施例で
ある。図５においては、導電性ペースト２０１は配線２
０８上のスルーホール２０３を介して電気的に接続され
たパッド２０２とつながってチップの外部と電気的に接
続される。配線２０８は半導体素子２０４間を接続して
回路を構成している。半導体素子２０４はシリコン窒化
膜２０６を介して接着剤３００によって基板２０７に接
着されている。この図では、図１のシリコン酸化膜の代
わりにシリコン窒化膜としたものである。この場合ＬＳ
Ｉを薄くする手段として、限定はしないが、薄くしたの
ち、半導体素子の下面をシリコン窒化膜で保護する構造
をとる。このシリコン窒化膜は熱膨張率を調整して、薄
くしたＬＳＩが内部残留応力によってカールするのを防
ぐ効果を持つことができる。
ある。図５においては、導電性ペースト２０１は配線２
０８上のスルーホール２０３を介して電気的に接続され
たパッド２０２とつながってチップの外部と電気的に接
続される。配線２０８は半導体素子２０４間を接続して
回路を構成している。半導体素子２０４はシリコン窒化
膜２０６を介して接着剤３００によって基板２０７に接
着されている。この図では、図１のシリコン酸化膜の代
わりにシリコン窒化膜としたものである。この場合ＬＳ
Ｉを薄くする手段として、限定はしないが、薄くしたの
ち、半導体素子の下面をシリコン窒化膜で保護する構造
をとる。このシリコン窒化膜は熱膨張率を調整して、薄
くしたＬＳＩが内部残留応力によってカールするのを防
ぐ効果を持つことができる。
【００３４】（実施例３）図７は本発明半導体装置の一
実施例の構成を示す断面図で、薄膜ＩＣ１を接着剤３に
よってカード基板２に接着した状態を示す。ここで、薄
膜ＩＣの厚さは、トランジスタや配線の層数によっても
異なるが、５〜１０μｍ程度の値である。このような薄
さであるため、導電性インク４によって基板配線５と薄
膜ＩＣ１上の配線パターンとを配線接続することが可能
となる。薄膜ＩＣはバルクＩＣと異なり曲がり易いの
で、カード基板のようにプラスチック製で曲がり易い基
板に接着するのに適している。また、薄膜ＩＣ１とカー
ド基板２とを接着するための接着剤としてはゴム状また
は可撓性のものが好ましく、この性質によって、薄膜Ｉ
Ｃへの曲げ応力を低減することができる。
実施例の構成を示す断面図で、薄膜ＩＣ１を接着剤３に
よってカード基板２に接着した状態を示す。ここで、薄
膜ＩＣの厚さは、トランジスタや配線の層数によっても
異なるが、５〜１０μｍ程度の値である。このような薄
さであるため、導電性インク４によって基板配線５と薄
膜ＩＣ１上の配線パターンとを配線接続することが可能
となる。薄膜ＩＣはバルクＩＣと異なり曲がり易いの
で、カード基板のようにプラスチック製で曲がり易い基
板に接着するのに適している。また、薄膜ＩＣ１とカー
ド基板２とを接着するための接着剤としてはゴム状また
は可撓性のものが好ましく、この性質によって、薄膜Ｉ
Ｃへの曲げ応力を低減することができる。
【００３５】（実施例４）図９は本発明構成の半導体装
置の一実施例であるＩＣカードを作製する場合の手順を
示す工程図である。まず、ＳＯＩウエハ上に薄膜ＩＣ
（ＬＳＩ）を作成する（ステップ１０１）。次いで、裏
面のシリコン基板を水酸化カリウムを用いてエッチング
除去する（ステップ１０２）。この場合、ＳＯＩウエハ
の内層のシリコン酸化膜は水酸化カリウムでは除去でき
ないので、自己整合的に薄膜ＩＣを作成することができ
る（ステップ１０３）。また、このとき、薄膜ＩＣ単独
では、内部応力のために薄膜ＩＣがカールしてしまうの
で、予めＳＯＩウエハの主面側を接着剤で支持基板に接
着しておく。ＳＯＩウエハのシリコン基板を除去した状
態の断面図を図１０に示す。ここで、１１は支持基板、
１２は接着剤、１３は薄膜ＩＣ、１４はＳＯＩウエハの
内層インシュレータ層を示す。続いて、薄膜ＩＣをカー
ド基板に貼り付け接着し（ステップ１０４）、その後支
持基板を除去し、最後に、印刷技術を用い、薄膜ＩＣと
カード基板上の配線端子を印刷配線によって接続する
（ステップ１０４）。こうして、シリコンオンインシュ
レータウエハによるＬＳＩの内層のシリコン酸化膜を境
界層にしてエッチングにより広範囲に均一に再現性よく
極めて薄くしてカード基板にはりつけそれを印刷によっ
てＬＳＩ外部と配線することができる。
置の一実施例であるＩＣカードを作製する場合の手順を
示す工程図である。まず、ＳＯＩウエハ上に薄膜ＩＣ
（ＬＳＩ）を作成する（ステップ１０１）。次いで、裏
面のシリコン基板を水酸化カリウムを用いてエッチング
除去する（ステップ１０２）。この場合、ＳＯＩウエハ
の内層のシリコン酸化膜は水酸化カリウムでは除去でき
ないので、自己整合的に薄膜ＩＣを作成することができ
る（ステップ１０３）。また、このとき、薄膜ＩＣ単独
では、内部応力のために薄膜ＩＣがカールしてしまうの
で、予めＳＯＩウエハの主面側を接着剤で支持基板に接
着しておく。ＳＯＩウエハのシリコン基板を除去した状
態の断面図を図１０に示す。ここで、１１は支持基板、
１２は接着剤、１３は薄膜ＩＣ、１４はＳＯＩウエハの
内層インシュレータ層を示す。続いて、薄膜ＩＣをカー
ド基板に貼り付け接着し（ステップ１０４）、その後支
持基板を除去し、最後に、印刷技術を用い、薄膜ＩＣと
カード基板上の配線端子を印刷配線によって接続する
（ステップ１０４）。こうして、シリコンオンインシュ
レータウエハによるＬＳＩの内層のシリコン酸化膜を境
界層にしてエッチングにより広範囲に均一に再現性よく
極めて薄くしてカード基板にはりつけそれを印刷によっ
てＬＳＩ外部と配線することができる。
【００３６】図１１は支持基板付き薄膜ＩＣをカード基
板に接着した直後の状態を示す断面図で、薄膜ＩＣ１６
が、紫外線剥離性接着剤１９で透明な支持基板１８に、
ゴム状接着剤１７でカード基板１５に接着されている状
態を示す。ここで、紫外線剥離性接着剤は常態では粘着
性のアクリル樹脂系接着剤で紫外線によってゲル質が硬
化することにより、剥離性が生じる特性を有するもので
あり、室温で高信頼度で支持基板を剥離することに効果
がある。また、ゴム状接着剤１７は、薄膜ＩＣに対し
て、カード基板が曲がっても応力を吸収して、薄膜ＩＣ
への応力集中を緩和することができる。また、薄膜ＩＣ
とカード基板との熱膨張率の違いによる応力集中も緩和
することができるので、薄膜ＩＣを高信頼度でカード基
板に接着させることが可能となる。
板に接着した直後の状態を示す断面図で、薄膜ＩＣ１６
が、紫外線剥離性接着剤１９で透明な支持基板１８に、
ゴム状接着剤１７でカード基板１５に接着されている状
態を示す。ここで、紫外線剥離性接着剤は常態では粘着
性のアクリル樹脂系接着剤で紫外線によってゲル質が硬
化することにより、剥離性が生じる特性を有するもので
あり、室温で高信頼度で支持基板を剥離することに効果
がある。また、ゴム状接着剤１７は、薄膜ＩＣに対し
て、カード基板が曲がっても応力を吸収して、薄膜ＩＣ
への応力集中を緩和することができる。また、薄膜ＩＣ
とカード基板との熱膨張率の違いによる応力集中も緩和
することができるので、薄膜ＩＣを高信頼度でカード基
板に接着させることが可能となる。
【００３７】図１２は図１１から支持基板１８を除去し
た後の状態を示す断面図である。支持基板１８は、薄膜
ＩＣ１６（図１２では２０）がカード基板１５（図１２
では２１）に接着してしまえば不要なので、除去される
が、接着に紫外線剥離性接着剤を使用すれば、紫外線を
照射するまでは薄膜ＩＣを強固に接着しており、紫外線
照射後は支持基板を捕らえて引き剥がせば簡単に除去す
ることができる。このようにして、極めて薄い薄膜ＩＣ
をカード基板に安定して接着させることが可能となっ
た。
た後の状態を示す断面図である。支持基板１８は、薄膜
ＩＣ１６（図１２では２０）がカード基板１５（図１２
では２１）に接着してしまえば不要なので、除去される
が、接着に紫外線剥離性接着剤を使用すれば、紫外線を
照射するまでは薄膜ＩＣを強固に接着しており、紫外線
照射後は支持基板を捕らえて引き剥がせば簡単に除去す
ることができる。このようにして、極めて薄い薄膜ＩＣ
をカード基板に安定して接着させることが可能となっ
た。
【００３８】図１３は、薄膜ＩＣ２２をカード基板２５
に接着した後に、薄膜ＩＣとカード基板２５間を配線し
た状態の構成を示す断面図である。薄膜ＩＣ２２は厚さ
が５〜１０μｍ、また、薄膜ＩＣをカード基板２５に接
着する接着剤は厚さが２０〜３０μｍ程度であるので、
カード基板２５の上面と薄膜ＩＣ２２の上面との段差
は、従来のバルクＩＣをカード基板に接着する場合に比
べて、極めて小さい。従って、従来の印刷技術によって
導電性インクによる配線２４によって薄膜ＩＣとカード
基板上の配線２３とを接続することが可能となり、極め
て短時間の間に大量の接続をすることができるようにな
った。このことによって、ＩＣカードの大量生産と低コ
スト化をもたらすことが可能となる。
に接着した後に、薄膜ＩＣとカード基板２５間を配線し
た状態の構成を示す断面図である。薄膜ＩＣ２２は厚さ
が５〜１０μｍ、また、薄膜ＩＣをカード基板２５に接
着する接着剤は厚さが２０〜３０μｍ程度であるので、
カード基板２５の上面と薄膜ＩＣ２２の上面との段差
は、従来のバルクＩＣをカード基板に接着する場合に比
べて、極めて小さい。従って、従来の印刷技術によって
導電性インクによる配線２４によって薄膜ＩＣとカード
基板上の配線２３とを接続することが可能となり、極め
て短時間の間に大量の接続をすることができるようにな
った。このことによって、ＩＣカードの大量生産と低コ
スト化をもたらすことが可能となる。
【００３９】図１４は本発明構成をマルチチップ基板に
実装した場合の例を示したものである。上に述べてきた
手順によって作成した薄膜ＩＣ２６をマルチチップ基板
２７に接着した後、印刷技術によって導電性インク２９
をマルチチップ基板２７上の配線２８に接続すれば、低
コストのマルチチップモジュールを得ることができる。
実装した場合の例を示したものである。上に述べてきた
手順によって作成した薄膜ＩＣ２６をマルチチップ基板
２７に接着した後、印刷技術によって導電性インク２９
をマルチチップ基板２７上の配線２８に接続すれば、低
コストのマルチチップモジュールを得ることができる。
【００４０】なお、上記した導電性インクは、液体状の
ものであれば材質を特に限定するものではない。
ものであれば材質を特に限定するものではない。
【００４１】図１５は本発明半導体装置（ＩＣカード）
を得るために用いた印刷装置の概略を示した図である。
本発明のＩＣカードはＩＣとカード基板との接続が短時
間に大量に形成できることが特徴であり、回転ドラム３
１に配線パターンのインク３２を転写し、該インク３２
を、高速回転させた回転ドラムの側面を通過するベルト
３４上の薄膜ＩＣ搭載基板（印刷前）３０に転写するこ
とによって、薄膜ＩＣ搭載基板（印刷後）３３として排
出される装置とすることによって実現することができ
る。
を得るために用いた印刷装置の概略を示した図である。
本発明のＩＣカードはＩＣとカード基板との接続が短時
間に大量に形成できることが特徴であり、回転ドラム３
１に配線パターンのインク３２を転写し、該インク３２
を、高速回転させた回転ドラムの側面を通過するベルト
３４上の薄膜ＩＣ搭載基板（印刷前）３０に転写するこ
とによって、薄膜ＩＣ搭載基板（印刷後）３３として排
出される装置とすることによって実現することができ
る。
【００４２】図１６は薄膜ＩＣをＩＣカードの中に埋め
込んだ状態の例を示す断面図である。薄膜ＩＣ３５は、
カード基板３６の曲げに対して良く耐えられるように、
カード基板３６の中立面に置く。これは、カード基板が
曲がった場合に表面と裏面に引っ張りまたは圧縮の応力
が働くが、薄膜ＩＣが中立面にあれば、このような力が
働くことなく、曲げに強く、高信頼度化を図ることがで
きる。ここで、ＬＳＩを置く一を理想的中立面からＩＣ
カードの厚さの半分の±５％の範囲内程度とすることに
より、工業の生産性とカードの信頼性を確保することが
できる。
込んだ状態の例を示す断面図である。薄膜ＩＣ３５は、
カード基板３６の曲げに対して良く耐えられるように、
カード基板３６の中立面に置く。これは、カード基板が
曲がった場合に表面と裏面に引っ張りまたは圧縮の応力
が働くが、薄膜ＩＣが中立面にあれば、このような力が
働くことなく、曲げに強く、高信頼度化を図ることがで
きる。ここで、ＬＳＩを置く一を理想的中立面からＩＣ
カードの厚さの半分の±５％の範囲内程度とすることに
より、工業の生産性とカードの信頼性を確保することが
できる。
【００４３】図１７は図１６の構造を得るための手順を
説明するための図で、まずカード基板Ｉ ３９に薄膜Ｉ
Ｃ３５を貼り付け、その後にカード基板Ｉと同じ厚さの
カード基板ＩＩ ３７を貼り合わせれば、図１６の構造
のようにＩＣカードの中立面に薄膜ＩＣを容易に埋める
ことができる。このような薄膜ＩＣは複数個をカード基
板の任意の個所に置くことができる。
説明するための図で、まずカード基板Ｉ ３９に薄膜Ｉ
Ｃ３５を貼り付け、その後にカード基板Ｉと同じ厚さの
カード基板ＩＩ ３７を貼り合わせれば、図１６の構造
のようにＩＣカードの中立面に薄膜ＩＣを容易に埋める
ことができる。このような薄膜ＩＣは複数個をカード基
板の任意の個所に置くことができる。
【００４４】（実施例５）図１９は本発明の一実施例を
示したものである。この図はＩＣカードの断面図を示し
ているものでかつ曲げ応力によりわん曲になっている状
態を示している。薄膜ＬＳＩチップ１０４はちょうどカ
ードの断面の中心線２００にあって曲げにたいして極め
て強い状態すなわちカードの中立面にあるため薄膜ＬＳ
Ｉチップ１０４に応力がかからないようになっている。
薄膜ＬＳＩチップもＩＣカードがわん曲すると共に曲が
ってしまうが、薄膜ＬＳＩチップが薄いために、応力が
低減される。
示したものである。この図はＩＣカードの断面図を示し
ているものでかつ曲げ応力によりわん曲になっている状
態を示している。薄膜ＬＳＩチップ１０４はちょうどカ
ードの断面の中心線２００にあって曲げにたいして極め
て強い状態すなわちカードの中立面にあるため薄膜ＬＳ
Ｉチップ１０４に応力がかからないようになっている。
薄膜ＬＳＩチップもＩＣカードがわん曲すると共に曲が
ってしまうが、薄膜ＬＳＩチップが薄いために、応力が
低減される。
【００４５】図２０はＬＳＩチップ１０５が曲がってい
る状態を示している。図２０の示すＲは曲率の中心１０
７からＬＳＩチップ１０５の厚み芳香の中心線１０６ま
での曲率半径、ｔはＬＳＩの半分の厚さを示している。
ナビエの定理よりＬＳＩ表面の応力σはＥ×ｔ／Ｒで示
される。ここで、ＥはＬＳＩのヤング率と考えてよい。
またＬＳＩの表面はシリコン酸化膜であるため、Ｅは等
価的にシリコン酸化膜のヤング率である。この式から、
ＬＳＩ表面の応力はＬＳＩの厚さに比例し、曲率半径に
反比例することがわかる。ＬＳＩが曲げによって破壊す
るのは表面の応力が、ＬＳＩの機械的強度より大きくな
ると破壊されると考えられる。表面の応力は、曲げがな
いときはＲは無限大であるのでゼロであり、曲げが進ん
でＲが小さくなると応力はどんどん大きくなり、遂には
ＬＳＩを破壊するに到る。ところで、同じ曲率半径の曲
げに対してＬＳＩの厚さが薄くなると表面の応力は低下
していくので、機械的破壊の限界に達することがないほ
どに薄くすれば十分に曲げに強いＬＳＩとなる。ところ
が、ＬＳＩが単独で薄い状態で存在すると、取扱いが困
難であることから、薄いＬＳＩの両面にプラスチックや
金属などの材料で挟み込むことをすれば、取扱いが容易
になると同時に強度を拡大することができる。このと
き、薄膜ＬＳＩチップは挾みこまれた材料の中立面にあ
るようにすることが必要であり、たとえば、ＩＣカード
の場合は、薄膜ＬＳＩチップがカード基板の断面からみ
て図１９のように中立面にくるようにすることが必要で
ある。このようにすれば、ＬＳＩの中立面すなわち曲げ
ても応力がゼロの面とカードの中立面が一致して、カー
ドを曲げても、薄膜ＬＳＩチップが単独で曲げたのと同
じ効果が期待できる。
る状態を示している。図２０の示すＲは曲率の中心１０
７からＬＳＩチップ１０５の厚み芳香の中心線１０６ま
での曲率半径、ｔはＬＳＩの半分の厚さを示している。
ナビエの定理よりＬＳＩ表面の応力σはＥ×ｔ／Ｒで示
される。ここで、ＥはＬＳＩのヤング率と考えてよい。
またＬＳＩの表面はシリコン酸化膜であるため、Ｅは等
価的にシリコン酸化膜のヤング率である。この式から、
ＬＳＩ表面の応力はＬＳＩの厚さに比例し、曲率半径に
反比例することがわかる。ＬＳＩが曲げによって破壊す
るのは表面の応力が、ＬＳＩの機械的強度より大きくな
ると破壊されると考えられる。表面の応力は、曲げがな
いときはＲは無限大であるのでゼロであり、曲げが進ん
でＲが小さくなると応力はどんどん大きくなり、遂には
ＬＳＩを破壊するに到る。ところで、同じ曲率半径の曲
げに対してＬＳＩの厚さが薄くなると表面の応力は低下
していくので、機械的破壊の限界に達することがないほ
どに薄くすれば十分に曲げに強いＬＳＩとなる。ところ
が、ＬＳＩが単独で薄い状態で存在すると、取扱いが困
難であることから、薄いＬＳＩの両面にプラスチックや
金属などの材料で挟み込むことをすれば、取扱いが容易
になると同時に強度を拡大することができる。このと
き、薄膜ＬＳＩチップは挾みこまれた材料の中立面にあ
るようにすることが必要であり、たとえば、ＩＣカード
の場合は、薄膜ＬＳＩチップがカード基板の断面からみ
て図１９のように中立面にくるようにすることが必要で
ある。このようにすれば、ＬＳＩの中立面すなわち曲げ
ても応力がゼロの面とカードの中立面が一致して、カー
ドを曲げても、薄膜ＬＳＩチップが単独で曲げたのと同
じ効果が期待できる。
【００４６】次に薄くしたＬＳＩを使用してカードを作
成する実施例について図２１と図２２を用いて説明す
る。まず図２１（ａ）に示す様に下側のカード基板１０
８にまずメタライズパターン１０９を形成するところか
ら始める。メタライズパターン１０９は銅薄膜のエッチ
ングや導電性ペーストやインクを利用して形成する。こ
の状態で、図２１（ｂ）に示すように薄膜ＬＳＩチップ
１１０を貼付る。貼付る材料は通常の接着剤をもちいれ
ばよい。図２２（ａ）は導電性ペースト１１１により、
薄膜ＬＳＩチップ１１０を接続して、その後、図２２
（ｂ）で示す様に上側のカード基板１１２を接着したも
のを示している。この時、下側のカード基板８と上側の
カード基板１２は同じ厚さであることが必要である。こ
のようにすると、薄膜ＬＳＩチップは出来上がったカー
ドの中立面にあることになり、曲げ応力に強い状態とな
る。このカードは従来のカードと比較して、カード基板
とＬＳＩを一体化して作ることができ、また導電性ペー
ストによる接続のためワイヤボンディングが不要であっ
て低コストで薄くて曲げに強いＩＣカードを作成するこ
とができる。
成する実施例について図２１と図２２を用いて説明す
る。まず図２１（ａ）に示す様に下側のカード基板１０
８にまずメタライズパターン１０９を形成するところか
ら始める。メタライズパターン１０９は銅薄膜のエッチ
ングや導電性ペーストやインクを利用して形成する。こ
の状態で、図２１（ｂ）に示すように薄膜ＬＳＩチップ
１１０を貼付る。貼付る材料は通常の接着剤をもちいれ
ばよい。図２２（ａ）は導電性ペースト１１１により、
薄膜ＬＳＩチップ１１０を接続して、その後、図２２
（ｂ）で示す様に上側のカード基板１１２を接着したも
のを示している。この時、下側のカード基板８と上側の
カード基板１２は同じ厚さであることが必要である。こ
のようにすると、薄膜ＬＳＩチップは出来上がったカー
ドの中立面にあることになり、曲げ応力に強い状態とな
る。このカードは従来のカードと比較して、カード基板
とＬＳＩを一体化して作ることができ、また導電性ペー
ストによる接続のためワイヤボンディングが不要であっ
て低コストで薄くて曲げに強いＩＣカードを作成するこ
とができる。
【００４７】図２３は本発明のＩＣカードの上面図であ
る。ＩＣカード平面１１３の上に薄膜ＬＳＩチップ１１
４と導体パターン１１５がある。導体パターンの例とし
て、コイルを示している。このコイルはＩＣカードの外
部からの電磁波を受けて、誘導起電力を発生させて、薄
膜ＬＳＩチップにエネルギーを供給させる役目をもつ。
このコイルパターンと薄膜ＬＳＩチップは導電性ペース
トによって接続をされている。またこのコイルはＩＣカ
ードの外部からの情報データを受けて薄膜ＬＳＩチップ
にデータを渡したりまたＩＣカード外部へ薄膜ＬＳＩチ
ップからのデータ電磁波にして送り出すような役目をも
っている。薄膜ＬＳＩチップはカードの平面から見て真
中にあるより曲げモメントが小さなカードの角にあるよ
うにすると曲率半径を小さくすることが可能となり、曲
げに更に強いＩＣカードとすることが可能となる。この
ようなカードにすることにより非接触で信頼性の高いＩ
Ｃカードを作成することが可能となる。従来のＩＣカー
ドのうち接触型と呼ばれるものは、電極がカードの表面
にあるため、コンタクト不良を発生させたり、静電気に
弱いという欠点があった。ただし、本発明の構造は、従
来の接触型のＩＣカードに適用することを妨げるもので
はない。
る。ＩＣカード平面１１３の上に薄膜ＬＳＩチップ１１
４と導体パターン１１５がある。導体パターンの例とし
て、コイルを示している。このコイルはＩＣカードの外
部からの電磁波を受けて、誘導起電力を発生させて、薄
膜ＬＳＩチップにエネルギーを供給させる役目をもつ。
このコイルパターンと薄膜ＬＳＩチップは導電性ペース
トによって接続をされている。またこのコイルはＩＣカ
ードの外部からの情報データを受けて薄膜ＬＳＩチップ
にデータを渡したりまたＩＣカード外部へ薄膜ＬＳＩチ
ップからのデータ電磁波にして送り出すような役目をも
っている。薄膜ＬＳＩチップはカードの平面から見て真
中にあるより曲げモメントが小さなカードの角にあるよ
うにすると曲率半径を小さくすることが可能となり、曲
げに更に強いＩＣカードとすることが可能となる。この
ようなカードにすることにより非接触で信頼性の高いＩ
Ｃカードを作成することが可能となる。従来のＩＣカー
ドのうち接触型と呼ばれるものは、電極がカードの表面
にあるため、コンタクト不良を発生させたり、静電気に
弱いという欠点があった。ただし、本発明の構造は、従
来の接触型のＩＣカードに適用することを妨げるもので
はない。
【００４８】図２４は、薄膜ＬＳＩ１１６をシリコーン
のようなかとう性のある接着剤１１９によって囲まれる
ような構造にしたＩＣカードを示している。このような
構造にすると接着剤１１９は上側のカード基板１１７と
下側のカード基板１１８とを接着する役目を兼用して、
薄膜ＬＳＩチップをやわらかいゴム状の材料によって囲
む役目があるため、ＬＳＩの表面にストレスを与えにく
くすることが可能となり、更に曲げに強いＩＣカードと
することが可能となる。また、衝撃的なごく局部的な力
によってカード基板が変形してもこの接着層１１９によ
って衝撃力を緩衝させる役割を果たすことができて、薄
膜ＬＳＩチップへのストレス印加を防ぐことが可能とな
る。
のようなかとう性のある接着剤１１９によって囲まれる
ような構造にしたＩＣカードを示している。このような
構造にすると接着剤１１９は上側のカード基板１１７と
下側のカード基板１１８とを接着する役目を兼用して、
薄膜ＬＳＩチップをやわらかいゴム状の材料によって囲
む役目があるため、ＬＳＩの表面にストレスを与えにく
くすることが可能となり、更に曲げに強いＩＣカードと
することが可能となる。また、衝撃的なごく局部的な力
によってカード基板が変形してもこの接着層１１９によ
って衝撃力を緩衝させる役割を果たすことができて、薄
膜ＬＳＩチップへのストレス印加を防ぐことが可能とな
る。
【００４９】図２５はカードの厚さをパラメータにとっ
て、ＬＳＩの表面の応力をみたものである。薄膜ＬＳＩ
をカード基板の中立面におきＬＳＩの厚さとカードの厚
さの比をとってその薄膜ＬＳＩ表面の応力を求めること
ができる。ＬＳＩ表面の応力であるが、これはカードの
曲がりの程度と大きく関係して来る。カードがどの程度
曲がるかはカードの厚さや材料また印加される力及びカ
ードの位置などによって大きく異なり一概に判断できな
いが、ここではＬＳＩの置く位置をカードの中立面の位
置と考え、材料は一般の磁気カードやＩＣカードで使用
されている塩化ビニールを考えておく。ＰＥＴ材（耐熱
性のある結晶性の熱可塑性プラスチック、ポリエチレン
テレフタレート）はこれよりも材料が固く曲げにくい性
質を持っているので、塩化ビニールの例で検討すれば、
かなり汎用的ケースを考慮していると考えてよい。ここ
で、曲げを決める曲率半径はカードに印加される曲げモ
ーメントに依存するが、カードが折曲がる限界まで印加
されるものとする。ここで簡単な実測により塩化ビニー
ルでカードの厚さが０．７６ｍｍの時にカード中央で曲
率半径５０ｍｍである。この時、もしＬＳＩがカードと
同じ厚さであれば、応力の式からＬＳＩの表面の応力は
８Ｅ１０×０．３８／５０（Ｐａ）となり、計算すると
６００ＭＰａである。ＬＳＩの表面はシリコン酸化膜層
が主体であることを考慮すれば、ガラスの物性と考えて
よいので、ヤング率は理科年表よりガラスの値を利用し
た。
て、ＬＳＩの表面の応力をみたものである。薄膜ＬＳＩ
をカード基板の中立面におきＬＳＩの厚さとカードの厚
さの比をとってその薄膜ＬＳＩ表面の応力を求めること
ができる。ＬＳＩ表面の応力であるが、これはカードの
曲がりの程度と大きく関係して来る。カードがどの程度
曲がるかはカードの厚さや材料また印加される力及びカ
ードの位置などによって大きく異なり一概に判断できな
いが、ここではＬＳＩの置く位置をカードの中立面の位
置と考え、材料は一般の磁気カードやＩＣカードで使用
されている塩化ビニールを考えておく。ＰＥＴ材（耐熱
性のある結晶性の熱可塑性プラスチック、ポリエチレン
テレフタレート）はこれよりも材料が固く曲げにくい性
質を持っているので、塩化ビニールの例で検討すれば、
かなり汎用的ケースを考慮していると考えてよい。ここ
で、曲げを決める曲率半径はカードに印加される曲げモ
ーメントに依存するが、カードが折曲がる限界まで印加
されるものとする。ここで簡単な実測により塩化ビニー
ルでカードの厚さが０．７６ｍｍの時にカード中央で曲
率半径５０ｍｍである。この時、もしＬＳＩがカードと
同じ厚さであれば、応力の式からＬＳＩの表面の応力は
８Ｅ１０×０．３８／５０（Ｐａ）となり、計算すると
６００ＭＰａである。ＬＳＩの表面はシリコン酸化膜層
が主体であることを考慮すれば、ガラスの物性と考えて
よいので、ヤング率は理科年表よりガラスの値を利用し
た。
【００５０】次に曲率半径とカードの厚さの関係である
が、このときカードの慣性モメントが関係してくる。曲
率半径ＲはＥ×Ｉ／Ｍで与えられて、ここでＥはカード
のヤング率、Ｉは慣性モーメント、Ｍは曲げモーメント
を示している。カードの慣性モーメントはカードの厚さ
の３乗に比例しているので、図２７に示すような曲率半
径の特性曲線が得られる。この特性から、ＬＳＩの厚さ
とカードの厚さがの比が１．０のときＬＳＩ表面の応力
を求めると前出の式と同じく図２７に示すようなＬＳＩ
表面の応力を求めることができる。すなわち、カードの
厚さが０．５ｍｍのときは２．４ＧＰａ、カードの厚さ
が０．２５ｍｍの時は５．４ＧＰａである。この状態で
はＬＳＩは簡単に破壊してしまうので、実際は、ＬＳＩ
を薄膜にしてカードに中立面に挟んで入れる訳である。
すなわち、ＬＳＩの厚さとカードの厚さの比をパラメー
タにとって、薄くしたＬＳＩ表面の応力をプロットした
ものが図２５である。この図を拡大してＬＳＩの厚さと
カードの厚さの比を０から０．１６までの部分を拡大し
たものが図２０である。ＬＳＩの曲げに耐えられる領域
とは、ガラスの破壊強度と同じと考え同じく理科年表か
ら９０ＭＰａとした。従って、カードの各厚さの時の薄
膜ＬＳＩの必要な厚さを求めることができ、ＬＳＩを薄
くする限度を求めることができる。すなわち、カードが
０．７６ｍｍのときはＬＳＩの厚さが１１０ミクロン以
下、カードが０．５ｍｍのときは１９ミクロン以下カー
ドの厚さが０．２５ｍｍの時は、４ミクロン以下である
必要がある。もちろん、ＬＳＩを極限まで薄くしたほう
が、信頼性は大きく向上する。
が、このときカードの慣性モメントが関係してくる。曲
率半径ＲはＥ×Ｉ／Ｍで与えられて、ここでＥはカード
のヤング率、Ｉは慣性モーメント、Ｍは曲げモーメント
を示している。カードの慣性モーメントはカードの厚さ
の３乗に比例しているので、図２７に示すような曲率半
径の特性曲線が得られる。この特性から、ＬＳＩの厚さ
とカードの厚さがの比が１．０のときＬＳＩ表面の応力
を求めると前出の式と同じく図２７に示すようなＬＳＩ
表面の応力を求めることができる。すなわち、カードの
厚さが０．５ｍｍのときは２．４ＧＰａ、カードの厚さ
が０．２５ｍｍの時は５．４ＧＰａである。この状態で
はＬＳＩは簡単に破壊してしまうので、実際は、ＬＳＩ
を薄膜にしてカードに中立面に挟んで入れる訳である。
すなわち、ＬＳＩの厚さとカードの厚さの比をパラメー
タにとって、薄くしたＬＳＩ表面の応力をプロットした
ものが図２５である。この図を拡大してＬＳＩの厚さと
カードの厚さの比を０から０．１６までの部分を拡大し
たものが図２０である。ＬＳＩの曲げに耐えられる領域
とは、ガラスの破壊強度と同じと考え同じく理科年表か
ら９０ＭＰａとした。従って、カードの各厚さの時の薄
膜ＬＳＩの必要な厚さを求めることができ、ＬＳＩを薄
くする限度を求めることができる。すなわち、カードが
０．７６ｍｍのときはＬＳＩの厚さが１１０ミクロン以
下、カードが０．５ｍｍのときは１９ミクロン以下カー
ドの厚さが０．２５ｍｍの時は、４ミクロン以下である
必要がある。もちろん、ＬＳＩを極限まで薄くしたほう
が、信頼性は大きく向上する。
【００５１】
【発明の効果】以上述べてきたように、半導体装置を本
発明構成の装置とすることによって、従来技術の有して
いた課題を解決して、信頼性が高く、かつ、低コストな
ＩＣカードまたはマルチチップモジュールを提供する
ことができた。すなわち薄い半導体素子は裏面に保護絶
縁膜を付けることによる上記の手段によって、当該の保
護絶縁膜が外部に一番近い半導体素子の裏面からイオン
性汚染源の侵入を防止するので、信頼性を向上させるこ
とができることにより、薄いＬＳＩを一般にイオン性不
純物が多い安価な有機接着剤を利用して基板に接着して
も耐久性をましたＩＣカードを製作することができる。
発明構成の装置とすることによって、従来技術の有して
いた課題を解決して、信頼性が高く、かつ、低コストな
ＩＣカードまたはマルチチップモジュールを提供する
ことができた。すなわち薄い半導体素子は裏面に保護絶
縁膜を付けることによる上記の手段によって、当該の保
護絶縁膜が外部に一番近い半導体素子の裏面からイオン
性汚染源の侵入を防止するので、信頼性を向上させるこ
とができることにより、薄いＬＳＩを一般にイオン性不
純物が多い安価な有機接着剤を利用して基板に接着して
も耐久性をましたＩＣカードを製作することができる。
【００５２】上記の保護絶縁膜としてシリコン窒化膜を
用いるとこの膜は熱膨張率が大きいため、薄膜化したＬ
ＳＩの内部残留応力によるカールを抑制することがで
き、ＩＣカードの信頼度向上に寄与することが可能とな
る。
用いるとこの膜は熱膨張率が大きいため、薄膜化したＬ
ＳＩの内部残留応力によるカールを抑制することがで
き、ＩＣカードの信頼度向上に寄与することが可能とな
る。
【００５３】ＳＯＩウエハを用いることによって、内層
のインシュレータ層が加工のストッパ層となって、薄膜
ＩＣを極めて薄くかつ均一に再現性良く作成することが
できる。薄膜化したＩＣは厚さが５〜１０μｍであり、
このように薄いＩＣは曲げに強く、ＩＣカードのような
薄い基板に可撓性のある接着剤で接合すると、カードの
曲げに強くなり、高信頼化を図ることができる。
のインシュレータ層が加工のストッパ層となって、薄膜
ＩＣを極めて薄くかつ均一に再現性良く作成することが
できる。薄膜化したＩＣは厚さが５〜１０μｍであり、
このように薄いＩＣは曲げに強く、ＩＣカードのような
薄い基板に可撓性のある接着剤で接合すると、カードの
曲げに強くなり、高信頼化を図ることができる。
【００５４】また、薄膜ＩＣ単独ではこわれやすいの
で、予め支持基板に取り付けておくことによって、安定
性良く薄膜ＩＣを作成することができる。この支持基板
への接合は、紫外線剥離性の接着剤を用いておけば、低
温で信頼度良く支持基板を除去することができる。カー
ドに貼り付けた薄膜ＩＣは、薄いため、基板とＩＣとの
間を印刷インクによって配線することが可能となって、
低コストで平坦性のあるＩＣカードを作成することが可
能となる。
で、予め支持基板に取り付けておくことによって、安定
性良く薄膜ＩＣを作成することができる。この支持基板
への接合は、紫外線剥離性の接着剤を用いておけば、低
温で信頼度良く支持基板を除去することができる。カー
ドに貼り付けた薄膜ＩＣは、薄いため、基板とＩＣとの
間を印刷インクによって配線することが可能となって、
低コストで平坦性のあるＩＣカードを作成することが可
能となる。
【００５５】以上述べてきた方法は、ＩＣカードに止ま
らず、同類のＩＣの実装にも適用することができ、マル
チチップ実装にも適用可能である。
らず、同類のＩＣの実装にも適用することができ、マル
チチップ実装にも適用可能である。
【００５６】つぎにＩＣカードの平板を曲げた断面を考
えると、わん曲した表面は伸びが発生し裏面は縮みが発
生している。このときＩＣカードの断面の中心部は収縮
のない応力が少ない状態である。この部分に薄いＩＣチ
ップが存在すれば、このＩＣチップに加わる応力が少な
くできる。このとき、当該のＩＣチップは薄ければよい
が、カードが厚い場合はカードの剛性のために、限界曲
率は大きくなって、曲げにくくなる。そのため、ある程
度ＩＣチップが厚くても良い。逆にＩＣカードの厚さが
薄い時は、曲げやすくなるために、ＩＣチップの応力を
緩和するために、ＩＣチップの厚さも薄くしなくてはな
らない。ＩＣを薄膜化するにあたって、薄膜になるほ
ど、精密な装置が必要となるため、ＩＣカードの厚さに
よって必要なＩＣチップの厚さを変えることは、経済的
観点及び必要な信頼度を確保するために極めて意味のあ
ることである。このように、ＩＣカードとＩＣチップの
厚さは相関関係が存在することをみいだして、当該の完
成したカードの厚さが７６０ミクロン以上のとき当該の
ＩＣチップの厚さが１１０ミクロン以下であり当該の完
成したカードの厚さが５００ミクロン以上のとき当該の
ＩＣチップの厚さが１９ミクロン以下であり当該の完成
したカードの厚さが２５０ミクロン以上のとき当該のＩ
Ｃチップの厚さが４ミクロン以下とすることにより、経
済的に信頼性の高いＩＣカードを得ることができる。
えると、わん曲した表面は伸びが発生し裏面は縮みが発
生している。このときＩＣカードの断面の中心部は収縮
のない応力が少ない状態である。この部分に薄いＩＣチ
ップが存在すれば、このＩＣチップに加わる応力が少な
くできる。このとき、当該のＩＣチップは薄ければよい
が、カードが厚い場合はカードの剛性のために、限界曲
率は大きくなって、曲げにくくなる。そのため、ある程
度ＩＣチップが厚くても良い。逆にＩＣカードの厚さが
薄い時は、曲げやすくなるために、ＩＣチップの応力を
緩和するために、ＩＣチップの厚さも薄くしなくてはな
らない。ＩＣを薄膜化するにあたって、薄膜になるほ
ど、精密な装置が必要となるため、ＩＣカードの厚さに
よって必要なＩＣチップの厚さを変えることは、経済的
観点及び必要な信頼度を確保するために極めて意味のあ
ることである。このように、ＩＣカードとＩＣチップの
厚さは相関関係が存在することをみいだして、当該の完
成したカードの厚さが７６０ミクロン以上のとき当該の
ＩＣチップの厚さが１１０ミクロン以下であり当該の完
成したカードの厚さが５００ミクロン以上のとき当該の
ＩＣチップの厚さが１９ミクロン以下であり当該の完成
したカードの厚さが２５０ミクロン以上のとき当該のＩ
Ｃチップの厚さが４ミクロン以下とすることにより、経
済的に信頼性の高いＩＣカードを得ることができる。
【図１】本発明に係る半導体装置の要部断面図である。
【図２】従来のＩＣカードの要部断面図である。
【図３】従来の他のＩＣカードの要部断面図である。
【図４】従来の他のＩＣカードの要部断面図である。
【図５】本発明に係る他の半導体装置の要部断面図であ
る。
る。
【図６】本発明に係る半導体装置の製造工程を示す装置
断面図である。
断面図である。
【図７】本発明に係るＩＣカードの要部断面図である。
【図８】従来の他のＩＣカードの要部断面図である。
【図９】本発明構成半導体装置の一実施例であるＩＣカ
ードを作製する場合の手順を示す工程図。
ードを作製する場合の手順を示す工程図。
【図１０】ＳＯＩウエハを用いて作成した薄膜ＩＣを示
す断面図。
す断面図。
【図１１】支持基板付き薄膜ＩＣをカード基板に接合し
た状態を示す断面図。
た状態を示す断面図。
【図１２】紫外線照射によって支持基板を除去した状態
を示す断面図。
を示す断面図。
【図１３】薄膜ＩＣと基板の配線とを導電性インクで結
線した状態を示す断面図。
線した状態を示す断面図。
【図１４】本発明構成をマルチチップモジュールに使用
した状態を示す断面図。
した状態を示す断面図。
【図１５】導電性インクによって配線を印刷する装置の
断面図。
断面図。
【図１６】薄膜ＩＣをカード基板の中に埋め込んだ状態
を示す断面図。
を示す断面図。
【図１７】図１６の構造を得るための手順を説明するた
めのカード基板の断面図。
めのカード基板の断面図。
【図１８】従来構造の基板厚さの厚いＩＣカードを折り
曲げた状態を示す断面図。
曲げた状態を示す断面図。
【図１９】本発明の実施例のひとつを示す示すＩＣカー
ドの要部断面図。
ドの要部断面図。
【図２０】本発明の原理図を示すためのＩＣカードの要
部断面図。
部断面図。
【図２１】本発明の実施例のひとつのＩＣカードの製造
工程を示すカード要部断面図。
工程を示すカード要部断面図。
【図２２】本発明の実施例の他のＩＣカードの製造工程
を示すカード要部断面図。
を示すカード要部断面図。
【図２３】本発明の実施例のひとつを示すＩＣカードの
平面図。
平面図。
【図２４】本発明の実施例のひとつを示すＩＣカードの
断面図。
断面図。
【図２５】ＬＳＩとカードとの厚さの比に対するＬＳＩ
表面の応力の関係を示した図。
表面の応力の関係を示した図。
【図２６】ＬＳＩとカードとの厚さの比に対するＬＳＩ
表面の応力の関係を示した図。
表面の応力の関係を示した図。
【図２７】ＩＣカードの厚さに対する曲率半径及びＬＳ
Ｉ表面の応力の関係を示す図。
Ｉ表面の応力の関係を示す図。
１…薄膜ＩＣ、２…カード基板、３…接着剤、４…導電
性インク、５…基板配線、６…バルクＩＣ、７…接着
剤、８…カード基板、９…ワイヤボンディング、１０…
基板配線、１１…支持基板、１２…接着剤、１３…薄膜
ＩＣ、１４…ＳＯＩウエハの内層インシュレータ層、１
５…カード基板、１６…薄膜ＩＣ、１７…ゴム状接着
剤、１８…支持基板、１９…紫外線剥離性接着剤、２０
…薄膜ＩＣ、２１…カード基板、２２…薄膜ＩＣ、２３
…カード基板上の配線、２４…導電性インクによる配
線、２５…カード基板、２６…薄膜ＩＣ、２７…マルチ
チップ用基板、２８…マルチチップ用基板上の配線、２
９…導電性インク、３０…ＩＣ搭載基板（印刷前）、３
１…回転ドラム、３２…配線パターンのインク、３３…
ＩＣ搭載基板（印刷後）、３４…ベルト、３５…薄膜Ｉ
Ｃ、３６…カード基板、３７…カード基板の中心、３８
…薄膜ＩＣ、３９…カード基板Ｉ、４０…カード基板Ｉ
Ｉ、４１…接着されたＩＣ、４２…厚い基板、１０１…
ＩＣカード断面、１０２…上側のカード基板、２００…
カードの中心線、１０３…下側のカード基板、１０４…
薄膜ＬＳＩチップ、１０５…ＬＳＩチップ、１０６…中
心線、１０７…曲率の中心、１０８…下側のカード基
板、１０９…メタライズパターン、１１０…薄膜ＬＳＩ
チップ、１１１…導電性ペースト、１１２…上側のカー
ド基板、１１３…ＩＣカード平面、１１４…薄膜ＬＳＩ
チップ、１１５…導体パターン、１１６…薄膜ＬＳＩ、
１１７…上側のカード基板、１１８…下側のカード基
板、１１９…かとう性のある接着剤、２０１…導電性ペ
ースト、２０２…パッド、２０３…スルーホール、２０
４…半導体素子、２０５…シリコン酸化膜、２０６…シ
リコン窒化膜、２０７…基板、３００…接着剤、２０８
…配線、２０９…オーバシート、２１０…コンタクト、
２１１…ＩＣチップ、２１２…プリント基板、２１３…
センタコア、２１４…オーバシート、２１５…樹脂、２
１６…ボンディングワイヤ、２１７…シリコン基板、２
１８…ボンディングワイヤ。
性インク、５…基板配線、６…バルクＩＣ、７…接着
剤、８…カード基板、９…ワイヤボンディング、１０…
基板配線、１１…支持基板、１２…接着剤、１３…薄膜
ＩＣ、１４…ＳＯＩウエハの内層インシュレータ層、１
５…カード基板、１６…薄膜ＩＣ、１７…ゴム状接着
剤、１８…支持基板、１９…紫外線剥離性接着剤、２０
…薄膜ＩＣ、２１…カード基板、２２…薄膜ＩＣ、２３
…カード基板上の配線、２４…導電性インクによる配
線、２５…カード基板、２６…薄膜ＩＣ、２７…マルチ
チップ用基板、２８…マルチチップ用基板上の配線、２
９…導電性インク、３０…ＩＣ搭載基板（印刷前）、３
１…回転ドラム、３２…配線パターンのインク、３３…
ＩＣ搭載基板（印刷後）、３４…ベルト、３５…薄膜Ｉ
Ｃ、３６…カード基板、３７…カード基板の中心、３８
…薄膜ＩＣ、３９…カード基板Ｉ、４０…カード基板Ｉ
Ｉ、４１…接着されたＩＣ、４２…厚い基板、１０１…
ＩＣカード断面、１０２…上側のカード基板、２００…
カードの中心線、１０３…下側のカード基板、１０４…
薄膜ＬＳＩチップ、１０５…ＬＳＩチップ、１０６…中
心線、１０７…曲率の中心、１０８…下側のカード基
板、１０９…メタライズパターン、１１０…薄膜ＬＳＩ
チップ、１１１…導電性ペースト、１１２…上側のカー
ド基板、１１３…ＩＣカード平面、１１４…薄膜ＬＳＩ
チップ、１１５…導体パターン、１１６…薄膜ＬＳＩ、
１１７…上側のカード基板、１１８…下側のカード基
板、１１９…かとう性のある接着剤、２０１…導電性ペ
ースト、２０２…パッド、２０３…スルーホール、２０
４…半導体素子、２０５…シリコン酸化膜、２０６…シ
リコン窒化膜、２０７…基板、３００…接着剤、２０８
…配線、２０９…オーバシート、２１０…コンタクト、
２１１…ＩＣチップ、２１２…プリント基板、２１３…
センタコア、２１４…オーバシート、２１５…樹脂、２
１６…ボンディングワイヤ、２１７…シリコン基板、２
１８…ボンディングワイヤ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/06 Ｚ 25/04 25/18 27/00 ３０１ Ｂ 27/12 Ｂ Ｈ０１Ｌ 25/04 Ｚ
Claims (22)
- 【請求項１】配線を有する第１の基板と、該第１の基板
上に接合層で接合された半導体素子とを有する半導体装
置において、 上記半導体素子の下面には、絶縁材料からなり、上記第
１の基板側からのイオン性汚染を防止する汚染保護膜が
形成されていることを特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、 上記半導体素子はシリコンオンインシュレータウエハ上
の単結晶薄膜に作成された半導体回路を有し、上記単結
晶薄膜は該半導体回路が形成された該単結晶薄膜の反対
側の面で該第１の基板に接合され、かつ該第１の基板に
予め設けられた配線と上記半導体回路の配線とは硬化性
導電材料による配線で接続されていることを特徴とする
半導体装置。 - 【請求項３】請求項２記載の半導体装置において、 上記半導体素子は、上記シリコンオンインシュレータウ
エハの内層のインシュレータ層を境界として主面側から
取り出されたものであることを特徴とする半導体装置。 - 【請求項４】請求項１乃至３の何れかに記載の半導体装
置において、 上記接合層はゴム状の接着剤からなる層であることを特
徴とする半導体装置。 - 【請求項５】請求項２乃至４の何れかに記載の半導体装
置において、 上記半導体素子は、当該半導体素子の主面側を第２の基
板に接合した後に、シリコンオンインシュレータウエハ
を研削またはエッチングによって除去して形成されたも
のであることを特徴とする半導体装置。 - 【請求項６】請求項１乃至５の何れかに記載の半導体装
置において、 上記第１の基板は、可撓性のあるカード形状の基板であ
ることを特徴とする半導体装置。 - 【請求項７】請求項５記載の半導体装置において、 上記第２の基板は、可撓性のある支持基板であることを
特徴とする半導体装置。 - 【請求項８】請求項５記載の半導体装置において、 上記接合層は、紫外線剥離性の接着剤からなることを特
徴とする半導体装置。 - 【請求項９】請求項２記載の半導体装置において、 上記硬化性導電材料による配線は、回転ドラムによる印
刷配線であることを特徴とする半導体装置。 - 【請求項１０】請求項５、７又は８に記載の半導体装置
において、 上記第１と第２の基板は同じ厚さであることを特徴とす
る半導体装置。 - 【請求項１１】請求項６乃至１０の何れかに記載の半導
体装置において、 上記第１と第２の基板の合計の厚さと上記半導体素子の
厚さは、それぞれ７６０ミクロン以上、１１０ミクロン
以下であることを特徴とする半導体装置。 - 【請求項１２】請求項６乃至１０の何れかに記載の半導
体装置において、 上記第１と第２の基板の合計の厚さと上記半導体素子の
厚さは、それぞれ５００ミクロン以上、１９ミクロン以
下であることを特徴とする半導体装置。 - 【請求項１３】請求項６乃至１０の何れかに記載の半導
体装置において、 上記第１と第２の基板の合計の厚さと上記半導体素子の
厚さは、それぞれ２５０ミクロン以上、４ミクロン以下
であることを特徴とする半導体装置。 - 【請求項１４】請求項１１乃至１３の何れかに記載の半
導体装置において、 上記半導体装置は、ＩＣカードであることを特徴とする
半導体装置。 - 【請求項１５】請求項１４記載の半導体装置において、 上記接合層は、かとう性のある接着剤からなることを特
徴とする半導体装置。 - 【請求項１６】請求項１乃至１５の何れかに記載の半導
体装置において、 上記の汚染保護膜はシリコン窒化膜であることを特徴と
する半導体装置。 - 【請求項１７】シリコン基板と該シリコン基板上に設け
られた絶縁膜と該絶縁膜上に設けられた単結晶半導体薄
膜とからなるシリコンオンインシュレータウエハの該単
結晶半導体薄膜に複数の半導体素子を形成するステップ
と、 該ウエハの裏面をエッチングして該絶縁膜を露出するス
テップと、 該絶縁膜上に汚染保護膜を形成するステップと、 複数の該半導体素子を切出して複数の薄膜半導体チップ
を作成するステップと、 該薄膜半導体チップを、配線を有する第２の基板に貼付
るステップと、 該薄膜半導体チップと該第２の基板の配線とを印刷法で
接続するステップとを有することを特徴とする半導体装
置の製造方法。 - 【請求項１８】請求項１７記載の半導体装置の製造方法
において、 上記印刷法は、回転ドラムに所要の配線パターンを有す
る導電性インクを転写するステップと、該回転ドラムに
転写された導電性インクの配線パターンを上記第２の基
板と薄膜半導体チップとの間に転写するステップとを有
することを特徴とする半導体装置の製造方法。 - 【請求項１９】請求項１７又は１９記載の半導体装置の
製造方法において、 上記汚染防止膜はシリコン窒化膜であることを特徴とす
る半導体装置の製造方法。 - 【請求項２０】シリコン基板と該シリコン基板上に設け
られた絶縁膜と該絶縁膜上に設けられた単結晶半導体薄
膜とからなるシリコンオンインシュレータウエハの該単
結晶半導体薄膜に複数の半導体素子を形成するステップ
と、 該ウエハの裏面をエッチングして該絶縁膜を露出するス
テップと、 該絶縁膜上に該単結晶半導体薄膜の曲がりを防止する変
形防止膜を形成するステップと、 複数の該半導体素子を切出して複数の薄膜半導体チップ
を作成するステップと、 該薄膜半導体チップを、配線を有する第２の基板に貼付
るステップと、 該薄膜半導体チップと該第２の基板の配線とを印刷法で
接続するステップとを有することを特徴とする半導体装
置の製造方法。 - 【請求項２１】請求項２０記載の半導体装置の製造方法
において、 上記変形防止膜はシリコン窒化膜であることを特徴とす
る半導体装置の製造方法。 - 【請求項２２】請求項１７乃至２１の何れかに記載の半
導体装置の製造方法において、 上記半導体装置はＩＣカードであることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6172253A JP2970411B2 (ja) | 1993-08-04 | 1994-07-25 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19326793 | 1993-08-04 | ||
| JP5-193267 | 1993-08-04 | ||
| JP6172253A JP2970411B2 (ja) | 1993-08-04 | 1994-07-25 | 半導体装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20115897A Division JP3350405B2 (ja) | 1997-07-28 | 1997-07-28 | 半導体装置 |
| JP20115997A Division JP3878288B2 (ja) | 1997-07-28 | 1997-07-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0799267A true JPH0799267A (ja) | 1995-04-11 |
| JP2970411B2 JP2970411B2 (ja) | 1999-11-02 |
Family
ID=26494677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6172253A Expired - Lifetime JP2970411B2 (ja) | 1993-08-04 | 1994-07-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2970411B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000514937A (ja) * | 1996-07-11 | 2000-11-07 | コピン・コーポレーシヨン | 転送された可撓性集積回路 |
| US6166911A (en) * | 1995-05-23 | 2000-12-26 | Hitachi, Ltd. | Semiconductor integrated circuit card assembly |
| US6259158B1 (en) | 1996-12-26 | 2001-07-10 | Hitachi, Ltd. | Semiconductor device utilizing an external electrode with a small pitch connected to a substrate |
| JP2004119498A (ja) * | 2002-09-24 | 2004-04-15 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2005203762A (ja) * | 2003-12-15 | 2005-07-28 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路装置の作製方法、非接触型薄膜集積回路装置並びにその作製方法、該非接触型薄膜集積回路装置を有するｉｄタグ及び硬貨 |
| JP2005229098A (ja) * | 2003-12-12 | 2005-08-25 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2005251176A (ja) * | 2004-02-04 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | Ｉｄラベル、ｉｄタグ及びｉｄカード |
| US7298029B2 (en) | 1998-12-17 | 2007-11-20 | Hitachi, Ltd. | Semiconductor devices and manufacturing method therefor |
| JP2008097644A (ja) * | 1998-12-17 | 2008-04-24 | Hitachi Ltd | 半導体装置 |
| JP2011086284A (ja) * | 2009-09-17 | 2011-04-28 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011086948A (ja) * | 2010-11-24 | 2011-04-28 | Nec Corp | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838766B2 (en) | 2000-03-21 | 2005-01-04 | Sanyo Electric Co., Ltd. | Semiconductor device |
-
1994
- 1994-07-25 JP JP6172253A patent/JP2970411B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6166911A (en) * | 1995-05-23 | 2000-12-26 | Hitachi, Ltd. | Semiconductor integrated circuit card assembly |
| JP2000514937A (ja) * | 1996-07-11 | 2000-11-07 | コピン・コーポレーシヨン | 転送された可撓性集積回路 |
| US6259158B1 (en) | 1996-12-26 | 2001-07-10 | Hitachi, Ltd. | Semiconductor device utilizing an external electrode with a small pitch connected to a substrate |
| US6841871B2 (en) * | 1996-12-26 | 2005-01-11 | Hitachi, Ltd. | Semiconductor device utilizing pads of different sizes connected to an antenna |
| US7298029B2 (en) | 1998-12-17 | 2007-11-20 | Hitachi, Ltd. | Semiconductor devices and manufacturing method therefor |
| JP4589375B2 (ja) * | 1998-12-17 | 2010-12-01 | 株式会社日立製作所 | 半導体装置 |
| JP2008097644A (ja) * | 1998-12-17 | 2008-04-24 | Hitachi Ltd | 半導体装置 |
| JP2004119498A (ja) * | 2002-09-24 | 2004-04-15 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2005229098A (ja) * | 2003-12-12 | 2005-08-25 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2005203762A (ja) * | 2003-12-15 | 2005-07-28 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路装置の作製方法、非接触型薄膜集積回路装置並びにその作製方法、該非接触型薄膜集積回路装置を有するｉｄタグ及び硬貨 |
| JP2005251176A (ja) * | 2004-02-04 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | Ｉｄラベル、ｉｄタグ及びｉｄカード |
| JP2011086284A (ja) * | 2009-09-17 | 2011-04-28 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011086948A (ja) * | 2010-11-24 | 2011-04-28 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2970411B2 (ja) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100332284B1 (ko) | 반도체장치 및 제조방법 | |
| JP3878288B2 (ja) | 半導体装置及びその製造方法 | |
| EP1505643B1 (en) | Semiconductor device and manufacturing method thereof | |
| US6777767B2 (en) | Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby | |
| KR100321399B1 (ko) | 반도체웨이퍼의 제조방법, 반도체칩의 제조방법 및 ｉｃ카드 | |
| EP0958607A1 (en) | Transferred flexible integrated circuit | |
| US6753238B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2970411B2 (ja) | 半導体装置 | |
| US6894380B2 (en) | Packaged stacked semiconductor die and method of preparing same | |
| JP3441382B2 (ja) | 半導体装置の製造方法 | |
| EP1251557A2 (en) | Method of manufacturing semiconductor devices and semiconductor device | |
| JPH05267563A (ja) | 半導体装置およびその製造方法 | |
| JP2005191508A (ja) | 半導体装置およびその製造方法 | |
| JP3687379B2 (ja) | 半導体装置の製造方法 | |
| JP3350405B2 (ja) | 半導体装置 | |
| JPH1134563A (ja) | 非接触型ｉｃカード及びその製造方法 | |
| CN210429792U (zh) | 一种电子设备 | |
| KR100434945B1 (ko) | 스마트 ｉｃ카드의 패키징 구조 및 그의 패키징 방법 | |
| JPH0780379B2 (ja) | Ｉｃカ−ド | |
| JPS63176192A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |