KR100434945B1 - 스마트 ｉｃ카드의 패키징 구조 및 그의 패키징 방법 - Google Patents

스마트 ｉｃ카드의 패키징 구조 및 그의 패키징 방법 Download PDF

Info

Publication number
KR100434945B1
KR100434945B1 KR10-2001-0041652A KR20010041652A KR100434945B1 KR 100434945 B1 KR100434945 B1 KR 100434945B1 KR 20010041652 A KR20010041652 A KR 20010041652A KR 100434945 B1 KR100434945 B1 KR 100434945B1
Authority
KR
South Korea
Prior art keywords
card
smart
insulating film
window
upper substrate
Prior art date
Application number
KR10-2001-0041652A
Other languages
English (en)
Other versions
KR20030006092A (ko
Inventor
김한식
Original Assignee
소프트픽셀(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소프트픽셀(주) filed Critical 소프트픽셀(주)
Priority to KR10-2001-0041652A priority Critical patent/KR100434945B1/ko
Publication of KR20030006092A publication Critical patent/KR20030006092A/ko
Application granted granted Critical
Publication of KR100434945B1 publication Critical patent/KR100434945B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07701—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction
    • G06K19/07703—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction the interface being visual
    • G06K19/07707—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction the interface being visual the visual interface being a display, e.g. LCD or electronic ink
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명은 스마트 IC 카드의 패키징 구조 및 그의 패키징 방법에 관한 것으로, 하부기판(10)의 상부에 절연막(11)을 형성하는 단계와; 상기 절연막(11)의 상부에 도전성 라인(12)을 패터닝하는 단계와; 윈도우 영역을 갖는 상부기판(13)을 상기 절연막(11)에 부착하여 상기 윈도우에 상기 도전성 라인(12)을 노출시키는 단계와; 상기 상부기판(13)의 윈도우 영역 내부에 패터닝된 도전성 라인들과 전기적으로 접속하며, 디스플레이 장치(16)와 구동소자들을 실장하는 단계와; 상기 디스플레이 장치(16)와 구동소자들을 보호하기 위하여, 상기 상부기판(13)의 윈도우 영역 내부에 투명보호막(18)을 도포하는 단계로 구성되어 있다.
따라서, 본 발명은 스마트 IC카드의 패키징 공정을 용이하게 하며, 단순화시키고, 불량률을 최소화하여, 다량생산을 용이하게 할 수 있고, 패키징된 스마트 IC 카드는 하부기판의 상부에 형성된 절면막에 패터닝된 도전성 라인이 정밀하게 배열(align)될 수 있고, 상부기판과 하부기판의 접착이 우수한 효과가 있다.

Description

스마트 ＩＣ카드의 패키징 구조 및 그의 패키징 방법{Packaging structure and packaging method of a smart IC card}
본 발명은 스마트 IC카드의 패키징 구조 및 그의 패키징 방법에 관한 것으로, 보다 상세하게는 하부기판에 절연막을 형성하고, 그 절연막에 메탈 패터닝과 디스플레이 장치 및 칩을 마운팅한 후, 윈도우가 형성된 상부기판을 부착하여 패키징 공정을 용이하게 하고, 신뢰성을 향상시킬 수 있는 스마트 IC카드의 패키징 구조 및 그의 패키징 방법에 관한 것이다.
일반적으로, 스마트 IC카드는 카드의 기판에 개인정보 및 다기능의 정보를 수록하고, 제어하는 다양한 기능을 갖는 칩들을 실장하거나, 이들 칩들의 정보를 디스플레이 할 수 있는 액정 디스플레이(LCD) 혹은 유기이엘디스플레이(OELD)와 같은 디스플레이 장치를 실장하여, 사용자가 정보를 검색하거나, 카드 판독기와의 정보를 교환하여 개인정보를 인증받기도 하고, 전자화폐 지불 등 상업적인 이용도 다방면에서 일어나고 있다.
이러한 스마트 IC 카드는 독특한 기능을 갖는 칩의 설계도 중요하지만, 이와 더불어서 패키징하는 기술도 스마트 IC 카드의 성능을 좌우하는 중요한 요소이기도 하다.
도 1a 내지 1e는 종래의 스마트 IC카드를 패키징하는 공정을 도시한 도면들로써, 하부기판(1)에 상부기판(2)을 접착제를 이용하여 열압착하여 부착하고(도 1a), 도 1b에서, 상기 상부기판(2)의 일부 영역들을 제거하여 윈도우 영역들(3,3')을 형성하고, 도 1c에 도시된 바와 같이, 상기 윈도우 영역들(3,3')의 내부에 노출된 하부기판(1)의 상부면에 메탈 패턴(4)을 형성한다.
그리고, 상기 메탈 패턴(4) 상부의 전극단자와 디스플레이 장치(5) 및 구동칩(6)의 전극단자를 전기적으로 접속을 위하여 플립칩(flip chip) 공정을 수행하여, 상기 디스플레이 장치(5)와 구동칩(6)을 상기 윈도우 영역들(3,3') 내부의 메탈 패턴(4)에 마운팅(Mounting)한다.(도 1d)
도 1e에 도시된 바와 같이, 상기 디스플레이 장치(5)와 구동칩(6)을 외부로부터 보호하며, 디스플레이 장치(5)를 외부에서 볼 수 있도록, 상기 상부기판(2)의 윈도우 영역들(3,3')에 상기 디스플레이 장치(5)와 구동칩(6)을 감싸며, 투명보호막(7)을 도포하면, 종래의 스마트 IC 카드가 패키징되어 완성되는 것이다.
이와 같은, 종래의 스마트 IC 카드의 패키징 공정은 윈도우 형상을 만들기 위하여 상부기판(2)의 일부 영역들을 제거할 때, 하부기판(1)의 손상이 없도록 정밀한 절단을 하여야 하는데, 만약, 상부기판(2)의 일부 영역들의 절단이 정교하게 이루어지지 않으면, 하부기판(1)에 손상을 주게 된다.
그리고, 윈도우 영역들(3,3')을 형성하기 위하여 상부기판(2)의 일부를 절단하여 이탈시킬 때 이탈시키는 압력이 클 경우에, 상기 절단된 윈도우 영역 이외의 상부기판(2)도 압력을 전달받아, 상부기판(2)과 하부기판(1)이 접착되어 있는 일부분의 계면에 미세한 틈이 존재하게 되어, 이는 최종 완성된 스마트 IC 카드의 성능을 저하시키는 요인이 되었다.
또한, 다수의 스마트 IC 카드들을 패키징하기 위해서는, 종래의 공정에서는다수의 스마트 IC 카드들을 패키징할 수 있는 상부기판과 하부기판이 부착된 스트립(strip)단위로 윈도우의 노출된 하부기판 상부에 메탈패턴을 형성하여야 한다. 이러한 상부기판과 하부기판이 부착된 상태에서, 메탈패턴의 패터닝은, 최초의 스마트 IC 카드의 메탈 패턴이 미스 얼라인(misalign)이 되면, 마지막의 스마트 IC 카드의 메탈 패턴은 윈도우 영역 내부에서 메탈 패턴이 이탈되어 패터닝되거나, 표준 사양에서 벗어난 곳에 메탈 패턴이 패터닝되는 등, 공정상에서 불량 스마트 IC 카드가 형성되는 문제점이 발생하였다.
더불어, 이러한 종래의 스마트 IC 카드의 패키징 공정은 대량생산을 하게 되면, 불량률이 높아지게 된다.
이에 본 발명은 상기한 바와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로, 하부기판에 절연막을 형성하며, 그 절연막에 도전성 라인을 패터닝을 하고, 디스플레이 장치 및 칩을 마운팅한 후, 윈도우 영역이 형성된 상부기판을 부착하여 스마트 IC카드의 패키징 공정을 용이하게 하고 단순화시킬 수 있으며, 불량률도 최소한 줄여, 다량생산이 용이한 스마트 IC 카드의 패키징 방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 하부기판의 상부에 형성된 절면막에 패터닝된 도전성 라인이 정밀하게 얼라인(align)되어 있고, 상부기판과 하부기판의 접착이 우수한 스마트 IC 카드의 패키징 구조를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 스마트 IC 카드의 패키징 방법은 하부기판(10)의 상부에 절연막(11)을 형성하는 단계와;
상기 절연막(11)의 상부에 도전성 라인(12)을 패터닝하는 단계와;
윈도우를 갖는 상부기판(13)을 상기 절연막(11)에 부착하여 상기 윈도우 영역에 상기 도전성 라인(12)을 노출시키는 단계와;
상기 상부기판(13)의 윈도우 영역 내부에 패터닝된 도전성 라인들과 전기적으로 접속하며, 디스플레이 장치(16)와 구동소자들을 실장하는 단계와;
상기 디스플레이 장치(16)와 구동소자들을 보호하기 위하여, 상기 상부기판(13)의 윈도우 영역 내부에 투명보호막(18)을 도포하는 단계로 이루어짐을 특징으로 한다.
상기 다른 목적을 달성하기 위하여, 본 발명의 스마트 IC 카드의 패키징 구조는 하부기판(10)의 상부에 형성된 절연막(11)과;
상기 절연막(11)의 상부에 접착되고, 윈도우 영역이 형성된 상부기판(13)과;
상기 상부기판(13)의 윈도우 영역 내부에 위치하며, 상기 절연막(11) 상부에 패터닝된 도전성 라인들과;
상기 도전성 라인들과 전기적 접속되어 실장된 디스플레이 장치(16)와 구동소자들과;
상기 디스플레이 장치(16)와 구동소자들을 보호하기 위하여, 상기 상부기판(13)의 윈도우 영역 내부에 도포된 투명보호막(18)으로 이루어짐을 특징으로 한다.
도 1a 내지 1e는 종래의 스마트 IC카드를 패키징하는 공정을 도시한 도면들이다.
도 2a 내지 2e는 본 발명의 스마트 IC카드를 패키징하는 공정을 도시한 도면들이다.
도 3은 본 발명의 스마트 IC 카드의 사시도이다.
도 4는 본 발명의 스마트 IC 카드의 상부기판과 하부기판이 결합되는 상태를 도시한 사시도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 하부기판 11 : 절연막
12 : 도전성 라인 13 : 상부기판
14,15 : 제 1, 2 윈도우 영역 16 : 디스플레이 장치
17 : 구동칩 18 : 투명보호막
21 : 구동칩 실장영역 22 : 디스플레이 실장영역
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 2a 내지 2f는 본 발명의 스마트 IC카드를 패키징하는 공정을 도시한 도면들로써, 도 2a에서, 하부기판(10)의 상부에 절연막(11)을 형성하고, 상기 절연막(11)의 상부에 도전성 라인(12)을 패터닝(patterning)한다.(도 2b)
상기 절연막(11)의 형성은 졸겔(Sol-gel)공정으로 형성된 실리콘 산화막이 가장 바람직하며, 특히 상기 절연막은 상, 하부기판과의 접착성을 우수히 할 수 있는 절연성 물질로 이루어지면 모두 가능하다 하겠다.
상기 절연막(11)의 상부에 패터닝된 도전성 라인(12)은 메탈 라인 또는 도전성 접착제를 패터닝 할 수 있다.
도 2c에 도시된 바와 같이, 제 1, 2 윈도우 영역들(14, 15)이 미리 형성된 상부기판(13)을 상기 절연막(11)의 상부에 접착제를 이용하여 열압착으로 부착하고, 이때 상기 도전성 라인(12)은 상부기판(13)이 절연막(11)에 부착되면서, 상기 제 1, 2 윈도우 영역들(14,15)을 통하여 노출된다.
상기 상부기판(13)에 제 1, 2 윈도우 영역들(14,15)을 형성하는 것은 펀칭(punching)하여 형성하는 것이 가장 바람직하다.
그리고, 상기 도전성 라인은 메탈 라인으로 형성할 수 있으며, Cu 메탈 라인이 가장 바람직하다. 또한, 차후 공정에서 디스플레이와 구동소자들을 범프(bump)와 같은 추가적인 전기적 접속수단 없이 전기적으로 접속시키면서마운팅(mounting)할 수 있기 때문에 도전성 접작체로 패터닝하는 것이 가장 바람직하다 하겠다.
도 2d에서는, 상기 상부기판(13)의 상기 제 1, 2 윈도우 영역들(14,15) 내부에 디스플레이 장치(16)와 구동칩(17)을 각각 패터닝된 도전성 라인들(12)과 전기적으로 접속하여 실장한다.
이러한, 디스플레이 장치(16)와 구동칩(17)은 상기 상부기판(13)의 윈도우 영역 내부에 패터닝된 도전성 라인들과 플립칩(flip chip) 공정으로 전기적 접속을 하며 실장하는 것이 바람직하다.
그리고, 상기 구동칩(17)은 디스플레이 장치(16)를 포함한 스마트 IC 카드를 구동할 수 있는 다기능 칩이다.
한편, 만약 스마트 IC 카드를 구동하는 구동소자들이 복수로 있고, 이 복수 구동소자들이 분리되어 있다면(예를 들어, 구동칩과 메모리칩 등으로), 상기 디스플레이 장치(16)는 상기 제 1 윈도우 영역(14)의 도전성 라인과 전기적 접속을 하며 상기 제 1 윈도우 영역(14) 내부에 독립적으로 실장하고, 상기 제 2 윈도우(15)에는 구동칩과 메모리칩과 같은 구동소자들을 도전성 라인과 전기적 접속을 하며 실장을 할 수 있다.
또한, 상기 상부기판(13)에는 윈도우 영역을 적어도 둘 이상 복수로 형성하고, 상기 적어도 둘 이상의 윈도우 영역들 중 하나의 윈도우 영역에는 디스플레이 장치(16)를 도전성 라인들과 전기적 접속을 하며 실장하고, 나머지 윈도우 영역들의 각각의 내부에는 상기 각각의 복수 구동소자들을 도전성 라인들과 전기적 접속을 하며 실장할 수 있다.
더불어서, 상기 상부기판(13)에는 윈도우 영역을 하나만 형성하여, 디스플레이 장치와 복수의 구동소자들을 포함하여 상기 윈도우 영역 내부의 도전성 라인들과 전기적 접속을 하며 실장할 수도 있는 것이다.
도 2e에서, 상기 디스플레이 장치(16)와 구동칩(17)를 외부로부터 보호하기 위하여, 상기 상부기판(13)의 제 1, 2 윈도우 영역(14,15)들 내부에 투명보호막(18)을 도포함으로서, 본 발명의 스마트 IC 카드의 패키징 공정이 완료된다.
상기의 본 발명의 스마트 IC 카드의 패키징 공정은 상기 절연막(11)의 상부에 도전성 라인(12)을 패터닝하는 단계 후, 상기 패터닝된 도전성 라인들과 전기적으로 접속하며, 디스플레이 장치(16)와 구동소자들을 실장하고; 미리 형성된 윈도우 영역을 갖는 상부기판(13)을 상기 절연막(11)에 부착하여 상기 윈도우 영역에 상기 디스플레이 장치(16), 구동소자들 및 도전성 라인(12)을 노출시키고; 상기 디스플레이 장치(16)와 구동소자들을 보호하기 위하여, 상기 상부기판(13)의 윈도우 영역 내부에 투명보호막(18)을 도포하여 완성할 수도 있다.
이로써, 본 발명은 스마트 IC 카드의 패키징 공정은 하부기판에 절연막을 형성하며, 그 절연막에 도전성 라인을 패터닝하고, 디스플레이 장치 및 칩을 마운팅한 후, 윈도우 영역이 형성된 상부기판을 부착함으로써, 종래의 상부기판과 하부기판을 부착한 후, 상부기판의 일부를 절단하여 제거하는 복잡한 공정을 단순화하였고, 메탈패턴을 포함하는 도전성 라인의 얼라인이 미스될 경우, 대량생산에서 발생할 수 있는 불량 패키지의 발생을 줄일 수 있어, 다량생산이 용이하게 할 수 있는 것이다.
이와 같이, 상기의 스마트 IC 카드의 패키징 공정을 수행하면, 하부기판(10)의 상부에 형성된 절연막(11)과; 상기 절연막(11)의 상부에 접착되어 윈도우 영역이 형성된 상부기판(13)과; 상기 상부기판(13)의 윈도우 영역 내부의 상기 절연막(11) 상부에 패터닝된 도전성 라인들과; 상기 상부기판(13)의 윈도우 영역 내부에 패터닝된 도전성 라인들과 전기적 접속되어 실장된 디스플레이 장치(16)와 구동소자들과; 상기 디스플레이 장치(16)와 구동소자들을 보호하기 위하여, 상기 상부기판(13)의 윈도우 영역 내부에 도포된 투명보호막(18)으로 구성된 본 발명의 스마트 IC 카드의 패키징 구조가 완성되는 것이다.
그리고, 상기 구동소자들은 하나의 구동칩이 실장될 수도 있고, 또는 하나의 구동칩 및 메모리칩을 갖는 구동소자들이 실장될 수 있으며, 구동소자들은 본 발명의 스마트 IC 카드의 패키징 구조에 어떠한 소자들을 추가적으로 실장하든 본 발명의 발명 사상에 귀속된다 할 것이다.
도 3은 본 발명의 스마트 IC카드의 사시도로서, 하부기판(10)의 상부에 절연막(11)이 있고, 이 절연막(11)의 상부에 상부기판(13)이 있으며, 상부기판(13)에는 디스플레이 장치와 구동칩이 실장된 윈도우영역들에 투명보호막이 도포되어 형성된 디스플레이 실장 영역(22)과 구동칩 실장 영역(21)을 나타내고 있다.
도 4는 본 발명의 스마트 IC 카드의 상부기판과 하부기판이 결합되는 상태를 도시한 사시도로서, 상부기판(13)에는 제 1, 2 윈도우 영역들(14,15)이 형성되어있고, 하부기판(10)의 상부에는 실리콘 산화막(SiO2)으로 이루어진 절연막(11)이 형성되어 있으며, 상기 절연막(11)의 상부에는 도전성라인이 패터닝되어 있다.
그리고, 한 일예로서, 도 4의 상기 상부기판(13)의 두께(d1)는 300um이고, 실리콘 산화막으로 이루어진 절연막(11)의 두께(d2)는 400um로 제조하였다.
이러한, 상부기판(13), 하부기판(10)과 절연막(11)의 두께의 설정은 본 발명의 IC 패키징 구조에서는 유동적이며, 경박단소화로 인하여 더욱 박형화 될 수도 있다.
또한, 상기 패터닝된 전극패드(23,24)는 디스플레이 장치 및 구동 반도체 칩을 포함하는 구동 소자들이 플립칩 본딩될 수 있도록 패드형태를 갖는다.
이러한 본 발명의 스마트 IC 카드의 패키징 구조는 상기의 공정의 수행으로, 하부기판의 상부에 형성된 절면막에 패터닝된 도전성 라인이 정밀하게 얼라인할 수 있으며, 상부기판과 하부기판의 접착성을 우수히 할 수 있는 것이다.
이상에서 상세히 설명한 바와 같이 본 발명의 스마트 IC 카드의 패키징 방법은 스마트 IC카드의 패키징 공정을 단순화시키고 용이하게 하며, 불량률 발생을 최소화하고, 다량생산이 용이하게 할 수 있는 효과가 있고, 이렇게 패키징된 스마트 IC 카드는 하부기판의 상부에 형성된 절면막에 패터닝된 도전성 라인이 정밀하게 얼라인되어 있고, 상부기판과 하부기판의 접착이 우수한 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (15)

  1. 하부기판(10)의 상부에 형성된 절연막(11)과;
    상기 절연막(11)의 상부에 접착되어 윈도우 영역이 형성된 상부기판(13)과;
    상기 상부기판(13)의 윈도우 영역 내부에 위치하며, 상기 절연막(11) 상부에 패터닝된 도전성 라인들과;
    상기 도전성 라인들과 전기적 접속되어 실장된 디스플레이 장치(16) 및 구동소자들과;
    상기 디스플레이 장치(16)와 구동소자들을 보호하기 위하여, 상기 상부기판(13)의 윈도우 영역 내부에 도포된 투명보호막(18)으로 구성되며,
    상기 윈도우 영역은 적어도 둘 이상이며, 각각의 윈도우 영역에는 도전성 라인이 패터닝되어 있으며, 그 중 하나의 윈도우 영역에는 디스플레이 장치가 실장되어 있고, 나머지 윈도우 영역들에는 구동소자들이 실장되어 있는 것을 특징으로 하는 스마트 IC 카드의 패키징 구조.
  2. 제 1 항에 있어서,
    상기 절연막(11)은 실리콘 산화막인 것을 특징으로 하는 스마트 IC 카드의 패키징 구조.
  3. 제 1 항에 있어서,
    상기 도전성 라인은 메탈 라인 또는 도전성 접착제인 것을 특징으로 하는 스마트 IC 카드의 패키징 구조.
  4. 제 3 항에 있어서,
    상기 메탈 라인은 Cu 메탈 라인인 것을 특징으로 하는 스마트 IC 카드의 패키징 구조.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 구동소자들은 하나의 구동칩 또는 하나의 구동칩 및 메모리칩 중에 선택된 것을 특징으로 하는 스마트 IC 카드의 패키징 구조.
  7. 하부기판(10)의 상부에 절연막(11)을 형성하는 단계와;
    상기 절연막(11)의 상부에 도전성 라인(12)을 패터닝하는 단계와;
    미리 형성된 적어도 둘 이상의 윈도우 영역을 갖는 상부기판(13)을 상기 절연막(11)에 부착하여 상기 윈도우 영역에 상기 도전성 라인(12)을 노출시키는 단계와;
    상기 상부기판(13)의 적어도 둘 이상의 윈도우 영역들 중 하나의 윈도우 영역에 디스플레이를 도전성 라인들과 전기적 접속하여 실장하고, 나머지 윈도우 영역들의 각각의 내부에는 상기 각각의 복수 구동소자들을 도전성 라인들과 전기적 접속하여 실장하는 단계와;
    상기 디스플레이 장치(16)와 구동소자들을 보호하기 위하여, 상기 상부기판(13)의 윈도우 영역 내부에 투명보호막(18)을 도포하는 단계로 이루어진 것을 특징으로 하는 스마트 IC 카드의 패키징 방법.
  8. 하부기판(10)의 상부에 절연막(11)을 형성하는 단계와;
    상기 절연막(11)의 상부에 도전성 라인(12)을 패터닝하는 단계와;
    상기 패터닝된 도전성 라인들과 전기적 접속하며, 디스플레이 장치(16)와 구동소자들을 실장하는 단계와;
    미리 형성된 윈도우 영역을 갖는 상부기판(13)을 상기 절연막(11)에 부착하여 상기 윈도우 영역에 상기 디스플레이 장치(16), 구동소자들 및 도전성 라인(12)을 노출시키는 단계와;
    상기 디스플레이 장치(16)와 구동소자들을 보호하기 위하여, 상기 상부기판(13)의 윈도우 영역 내부에 투명보호막(18)을 도포하는 단계로 이루어진 것을 특징으로 하는 스마트 IC 카드의 패키징 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 하부기판(10)의 상부에 절연막(11)을 형성하는 단계는 졸겔공정으로 실리콘 산화막을 형성하는 것을 특징으로 하는 스마트 IC 카드의 패키징 방법.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 절연막(11)의 상부에 도전성 라인(12)을 패터닝하는 단계에서, 상기 도전성 라인(12)은 메탈라인 또는 도전성 접착제인 것을 특징으로 하는 스마트 IC 카드의 패키징 방법.
  11. 삭제
  12. 제 7 항에 있어서,
    상기 상부기판(13)의 윈도우 내부에 패터닝된 도전성 라인들과 전기적 접속하며, 디스플레이 장치(16)와 구동소자들을 실장하는 단계는,
    상기 상부기판(13)의 윈도우 내부에 패터닝된 도전성 라인들과 플립칩 공정으로 전기적 접속하여 디스플레이 장치(16)와 구동소자들을 실장하는 것을 특징으로 하는 스마트 IC 카드의 패키징 방법.
  13. 제 7 항 또는 제 8 항에 있어서,
    상기 구동소자들은 하나의 구동칩 또는 하나의 구동칩 및 메모리칩 중에 선택된 것을 특징으로 하는 스마트 IC 카드의 패키징 방법.
  14. 제 7 항 또는 제 8 항에 있어서,
    상기 도전성 라인은 Cu 메탈 라인인 것을 특징으로 하는 스마트 IC 카드의 패키징 방법.
  15. 하부기판(10)의 상부에 절연막(11)을 형성하는 제 1 단계와;
    상기 절연막(11)의 상부에 도전성 라인(12)을 패터닝하는 제 2 단계와;
    상기 패터닝된 도전성 라인들과 전기적 접속하며, 디스플레이 장치(16)와 구동소자들을 실장하는 제 3 단계와;
    상부기판(13)에 복수의 윈도우 영역을 펀칭(punching)으로 형성하는 제 4 단계와;
    상기 상부기판(13)을 상기 절연막(11)에 부착하되, 상기 복수의 윈도우 영역들의 내부에 상기 디스플레이 장치(16)와 구동소자들을 포함되며 부착하는 제 5 단계와;
    상기 디스플레이 장치(16)와 구동소자들을 보호하기 위하여, 상기 복수의 윈도우 영역 내부 전체가 충진하여 투명보호막(18)을 도포하는 제 6 단계로 이루어진것을 특징으로 하는 스마트 IC 카드의 패키징 방법.
KR10-2001-0041652A 2001-07-11 2001-07-11 스마트 ｉｃ카드의 패키징 구조 및 그의 패키징 방법 KR100434945B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0041652A KR100434945B1 (ko) 2001-07-11 2001-07-11 스마트 ｉｃ카드의 패키징 구조 및 그의 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0041652A KR100434945B1 (ko) 2001-07-11 2001-07-11 스마트 ｉｃ카드의 패키징 구조 및 그의 패키징 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR2020010020973U Division KR200248322Y1 (ko) 2001-07-11 2001-07-11 스마트 ｉｃ카드의 패키징 구조

Publications (2)

Publication Number Publication Date
KR20030006092A KR20030006092A (ko) 2003-01-23
KR100434945B1 true KR100434945B1 (ko) 2004-06-12

Family

ID=27714529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0041652A KR100434945B1 (ko) 2001-07-11 2001-07-11 스마트 ｉｃ카드의 패키징 구조 및 그의 패키징 방법

Country Status (1)

Country Link
KR (1) KR100434945B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2085914B1 (en) 2006-11-07 2014-03-12 Toppan Forms Co., Ltd. Window base material, card having module housed therein, and method for manufacturing card having module housed therein

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997034255A1 (de) * 1996-03-12 1997-09-18 Siemens Aktiengesellschaft Chipkarte und verfahren zur herstellung einer chipkarte
JPH10119469A (ja) * 1996-10-23 1998-05-12 Seiko Precision Kk Ｉｃカードの製造方法
JPH11134464A (ja) * 1997-10-31 1999-05-21 Rohm Co Ltd Ｉｃモジュールの製造方法、およびこの製造方法により製造されたｉｃモジュールを備えたｉｃカード
JP2000020667A (ja) * 1998-06-30 2000-01-21 Toppan Printing Co Ltd Ｉｃカードの製造方法
WO2000030031A1 (en) * 1998-11-13 2000-05-25 Henkel Kommanditgesellschaft Auf Aktien A process for producing ic card
KR20010008928A (ko) * 1999-07-06 2001-02-05 윤종용 칩 온 보드의 역방향 실장을 방지한 스마트 카드

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997034255A1 (de) * 1996-03-12 1997-09-18 Siemens Aktiengesellschaft Chipkarte und verfahren zur herstellung einer chipkarte
KR19990087643A (ko) * 1996-03-12 1999-12-27 칼 하인쯔 호르닝어 칩 카드 및 칩 카드 제조 방법
JPH10119469A (ja) * 1996-10-23 1998-05-12 Seiko Precision Kk Ｉｃカードの製造方法
JPH11134464A (ja) * 1997-10-31 1999-05-21 Rohm Co Ltd Ｉｃモジュールの製造方法、およびこの製造方法により製造されたｉｃモジュールを備えたｉｃカード
JP2000020667A (ja) * 1998-06-30 2000-01-21 Toppan Printing Co Ltd Ｉｃカードの製造方法
WO2000030031A1 (en) * 1998-11-13 2000-05-25 Henkel Kommanditgesellschaft Auf Aktien A process for producing ic card
KR20010008928A (ko) * 1999-07-06 2001-02-05 윤종용 칩 온 보드의 역방향 실장을 방지한 스마트 카드

Also Published As

Publication number Publication date
KR20030006092A (ko) 2003-01-23

Similar Documents

Publication Publication Date Title
US7919875B2 (en) Semiconductor device with recess portion over pad electrode
KR100507300B1 (ko) 멀티칩 모듈 및 그 제조방법
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
US7981807B2 (en) Manufacturing method of semiconductor device with smoothing
US7510902B2 (en) Image sensor chip package and method of fabricating the same
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP3501316B2 (ja) 半導体装置及びその製造方法
JPH08213427A (ja) 半導体チップおよびマルチチップ半導体モジュール
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
KR20010005659A (ko) 납땜 와이어로 접속된 안테나를 갖는 무접촉 카드 제조 방법
JP2970411B2 (ja) 半導体装置
US6339247B1 (en) Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device
KR20050054864A (ko) 반도체 장치 및 그 제조 방법
US6737745B2 (en) Method for relieving bond stress in an under-bond-pad resistor
KR100434945B1 (ko) 스마트 ｉｃ카드의 패키징 구조 및 그의 패키징 방법
US6737590B2 (en) Tape circuit board and semiconductor chip package including the same
KR200248322Y1 (ko) 스마트 ｉｃ카드의 패키징 구조
JPH10150069A (ja) 半導体パッケージ及びその製造方法
JPH10223626A (ja) 半導体チップ，半導体チップの製造方法，半導体装置，電子装置
KR101004897B1 (ko) 멀티 칩 모듈 패키지
WO1997047040A1 (en) I.c. device with concealed conductor lines
JPH0637140A (ja) Ｉｃチップ実装方法
JPH1126460A (ja) 半導体装置およびその製造方法
JPH1098070A (ja) 半導体集積回路装置およびその製造方法
KR20020016336A (ko) 반도체 소자의 패드 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee