JP3687379B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3687379B2
JP3687379B2 JP36029198A JP36029198A JP3687379B2 JP 3687379 B2 JP3687379 B2 JP 3687379B2 JP 36029198 A JP36029198 A JP 36029198A JP 36029198 A JP36029198 A JP 36029198A JP 3687379 B2 JP3687379 B2 JP 3687379B2
Authority
JP
Japan
Prior art keywords
thin
chip
film
semiconductor
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36029198A
Other languages
English (en)
Other versions
JP2000183025A (ja
Inventor
光雄 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP36029198A priority Critical patent/JP3687379B2/ja
Publication of JP2000183025A publication Critical patent/JP2000183025A/ja
Application granted granted Critical
Publication of JP3687379B2 publication Critical patent/JP3687379B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Credit Cards Or The Like (AREA)
  • Weting (AREA)
  • Dicing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、薄型ICチップやそれを用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】
厚さが0.76mmの従来のICカードに関しては、例えば「電子情報通信ハンドブック」(株式会社オーム社、社団法人電子情報通信学会ハンドブック委員会編集、1990年4月30日第1版、第603頁〜第604頁)に開示されている。 従来のクレジットカード等に用いられている0.76mm厚のICカードには200μmまたはそれ以上の厚さを有するICチップが用いられており、曲げ応力に弱いという問題がある。この対策としてはICチップへの曲げ応力が加わらないなような補強メタル板が用いられている。このため、ICカードをこれ以上薄くすることが困難である。
【0003】
曲げに対する強度の他、使い勝手や携帯性を高めるために、搭載するICチップやカード基板の厚さを薄くしたICカードが特開平7―99267号公報で提案されている。本公報では薄型ICチップをSOI(シリコンオンインシュレータ)ウエハを用いて作成している。通常のバルクウエハを用い、その表面をテープで保護してスピンエッチングにより薄型ICチップを製造する方法は、例えば特開平8−316194号公報に開示されている。
【0004】
【発明が解決しようとする課題】
ICチップを薄くすることにより、曲げ応力に対する強度を向上することが可能になるが、特開平8−316194号公報に記載のスピンエッチング方法で薄膜化した場合、数十μmの厚さまでは容易にICチップを取り扱えるが、それ以下の厚さになるとダイシング用テープからのICチップの剥離が難しく、取り扱いが困難になる。
【0005】
また、特開平7―99267号公報に記載のSOIウエハを用いることにより、厚さが均一のICチップを容易に得られるが、その取り扱いやダイシングに関する具体的な記載がない。また、薄型ICチップではダメージ層、特にダイシング時に発生する機械的なダメージ層が存在すると曲げたときに割れが発生することがある。
【0006】
本発明の目的は、薄型ICチップの扱いが容易で生産歩留まりの向上が可能な半導体装置の製造方法を提供することにある。
【0007】
本発明の他の目的は、薄型ICチップへのダメージが少なく、信頼性の高い半導体装置の製造方法を提供することにある。
【0008】
本発明の他の目的は、安価な半導体装置の製造方法を提供することにある。
【0009】
本発明の他の目的は、薄型ICチップを用いた信頼性の高い薄型半導体装置、特にICカードを提供することにある。
【0010】
【課題を解決するための手段】
上記目的は、薄型ICチップを製造するにあたり、集積回路素子が形成された半導体基板表面に補強板を固着した後、当該半導体基板裏面側を所定の厚さだけ除去することにより達成される。集積回路素子が形成された半導体膜が薄くなっても補強板があるため強度が保たれ取り扱いが容易である。
【0011】
上記他の目的は、複数の集積回路素子が形成された薄膜化された半導体膜から薄型ICチップを個々に分離するにあたり、薬液を用いたウエットエッチング或いはドライエッチングを行うことにより達成される。ウエットエッチング或いはドライエッチングとすることによりダイシングと異なり機械的なダメージが入らない。なお、加工時間に関して、対象となる半導体膜が薄いため実用上は問題にならない。
【0012】
上記他の目的は、薄型ICチップと配線基板とを異方導電性接着剤を用いて固着することにより達成される。これにより材料費やプロセスの簡略化が図れる。
【0013】
更に上記他の目的は、第1の面に形成された電極取り出しパッドと前記パッド下部に形成され第1の面に対して裏側の第2の面まで貫通する開孔部とを有する薄型ICチップと、配線が形成された第1の基板とを有し、導電粒子を含む異方導電性接着剤により前記配線は前記開孔部を介して前記パッドと電気的に接続されている半導体装置により達成される。
【0014】
上記目的は、前記薄型ICチップの第1の面側に前記薄型ICチップに対する補強板を配置することにより、より効果的に達成される。これにより、特に点応力に対する薄型ICチップの耐性が向上する。
【0015】
上記目的は、前記薄型ICチップを挟み込むように第1及び第2の補強板を配置することにより、より効果的に達成される。
【0016】
上記目的は前記半導体装置を非接触型とすることにより、より効果的に達成できる。非接触型とすることにより信号や電源用の接触端子の劣化がなくなる。
【0017】
上記目的は、薄型ICチップの厚さを10μm以下とすることにより、より効果的に達成される。これにより、実用上用いられる厚さ(0.76mm〜0.1mm)を有するカード基板等の薄型基板よりも薄型ICチップの方が曲がり易くなり、薄型基板よりも薄型ICチップの曲がり応力に対する耐性が高まる。
【0018】
上記目的は、パッド下部に設けられた開孔部の内部表面を絶縁膜で被うことにより、より効果的に達成される。これにより、異方導電性接着剤に含まれる導電粒子とICチップを構成する半導体膜とのショートを防止する効果がある。
【0019】
【発明の実施の形態】
図1を用いて、集積回路素子が形成された半導体ウエハから複数の薄型ICチップに分離する工程について一実施例を説明する。本実施例では、ダイシングではなく、薄型ICチップ間の領域を薬液によりエッチングすることが特徴である。薬液としては例えば異方性のエッチング液である水酸化カリウム(KOH)を用いることができる。
【0020】
図1は本発明の方法により薄型ICチップを分離した単結晶半導体ウエハの要部断面図を示している。集積回路が形成されたシリコン膜12の裏面側には開孔部を有する第1の絶縁膜11が、また表面側には第2の絶縁膜13が設けられている。第1及び第2の絶縁膜は異方性エッチング液に対する耐性がある。異方性エッチング液を用いて表面が(100)面のシリコン膜12をエッチングすると第1の絶縁膜11の開孔部の領域において、側壁が(111)面となるようにシリコン膜がエッチングされる。シリコン膜12の表面は第1の絶縁膜の開孔端をエッチングストッパ層にしてエッチングされる。また、シリコン膜12の表面側は第2の絶縁膜13がエッチングストッパとなるため自己制御的にエッチングが止まる。異方性エッチング液としては、KOHの他、ヒドラジンやアンモニアなどの薬液を使用することができる。このように薬液を用いてシリコン膜12をエッチングにより分離することにより、ダイシング等で問題となる機械的なダメージの発生がなく、応力に対する耐性が向上する。なお、符号14はあらかじめ貼付られた補強メタル膜であり、カット部16で切断される。補強メタル膜14のカット方法はダイシングまたシャ−リング(せん断力を利用した切断)又はエッチングなどで行うことができる。補強メタル膜14は支持シート15にあらかじめ取り付けられており、チップを分離するまで補強メタル膜14に貼り付けておくことにより、ハンドリングが容易になる。第2の絶縁膜は化学気相成長(CVD)法、塗布法により形成したシリコン酸化膜を用いることができる。また第1の絶縁膜はシリコンオンインシュレータウエハの内層の酸化膜を用いることができる。なお薬液としては、半導体膜に対して絶縁膜のエッチング速度が小さければ(1/10以下)実用上用いることができる。又、ドライエッチングを用いることもできる。
【0021】
なお、薄型ICチップを構成する半導体層の厚さを10μm以下とすることにより実用的な時間で分離が可能となるが、1〜0.05μmの厚さとすることが望ましい。
【0022】
図2は前述した方法により半導体ウエハから分離した薄型ICチップをカード状基板に取り付けた半導体装置の要部断面図を示す。図2で、23は薄型ICチップ、22は集積回路用メタルパッド、21は薄型ICチップ用の補強メタル膜、25はパッド22の下部で薄型ICチップに設けられた開孔部、27はカード基板、26はカード基板状に設けられた配線パターン、24は導電性粒子、28は薄型ICチップ23や補強メタル膜21をカード基板27に固定するための接着剤となる樹脂である。
【0023】
なお、補強メタル膜21はメタルパッド22と絶縁性接着剤により固定されている。薄型ICチップ23の裏面側(パッド22の無い側)にはシリコン酸化膜が形成されている。パッド22は導電粒子24により、開孔部(スルーホール)25を介して、配線パターン26に接続されている。なお、異方導電性接着剤の主成分である樹脂28を熱硬化させならが、薄型ICチップを強く押しつけることによりカード基板上の配線パターン26と薄型ICチップ上のパッドとを接続することができる。
【0024】
補強メタル膜21は、シリコンオンインシュレータウエハのシリコンウエハの主面側(パッド形成側)に接着されており、これによりシリコンウエハの厚さを1μm以下まで薄くしても、薄型ICチップのハンドリングが容易に行える。このとき、薄型ICチップ表面側に存在する配線に電気的に接続されたパッドとの接続は、裏面から開孔されたスル−ホールにより行うことができる。このスルーホールは、薄型ICチップを構成する半導体層が薄いので容易に形成できる。特に、半導体層の厚さは1μm以下が望ましい。この構造は3次元デバイスをスタック的に接続するときにも有効である。
【0025】
補強メタル膜21の上部に上カバーシートを形成することにより、 ICカード等の薄膜半導体装置とすることができる。
【0026】
前述した薄型ICチップを搭載したICカードの平面図を図3に示す。ICカード31は補強メタル付き薄型ICチップ33と配線32から形成されている。このときこの配線はアンテナとしての役割を有するコイルであり、近距離から5メートルといった遠距離まで電池なしに通信することが可能である。ICカードは通常人手によってハンドリングされるので過酷な使用状態が予想される。また、薄型、例えば厚さが0.5ミリ以下のICカードでは、紙と同じようなフレキシブル性が要求される。このようなICカードにおいても、SOIウエハを用いることにより半導体層の厚さが10μm〜0.05μmの薄型ICチップを使用することにより前記要求を満たすことができる。更に必要に応じて50〜200μmの補強メタル膜を薄型ICチップの片面または両サイドに接着すれば極めて機械的強度に強く、信頼性の高いICカードを得ること可能となる。なお、補強用のメタルとしてはステンレスが加工する上で望ましいが、タングステンやチタン等を用いることができる。
【0027】
次に、集積回路を作製したSOIウエハを補強メタル膜に取り付け、その後パッド下部の開孔を形成する工程について図4を用いて説明する。
【0028】
図4(a)は補強メタル膜41に表面配線メタル(パッド)42とシリコン層43と支持シリコン基板45ではさんだ酸化膜44をもつSOIウエハを接着剤で貼付た後の要部断面図を示す。ここで、パッドはアルミニウムで形成したが、他に銅を用いることができる。シリコン層の厚さは0.5μmとした。なお、図示していないがパッド42と補強メタル膜41との間には絶縁膜(シリコン酸化膜)が設けられている。また、シリコン層43には集積回路素子が形成されている。次に、支持シリコン基板45をエッチングで除去し、酸化膜44を露出させた工程直後の断面図を図4(b)に示す。支持シリコン基板45のエッチングは、例えばスピンエッチングにより行う。これにより、補強メタル膜は薬液に触れること無く支持シリコン基板をエッチングすることができる。その後、図4(c)に断面図を示すように、パッド42に対応した開孔部を有するレジスト膜パターン46を形成する。次に、図4(d)に断面図を示すように、エッチッグによってシリコン層にスルーホール47を形成する。特にバンプ工程を経ることなくこのまま異方導電性接着剤で、基板に接続することが可能となるので、工数低減に効果をもたらすことが出来る。この場合、異方導電性接着剤中に含まれる導電性粒子としては、その直径がスルーホールの直径よりも小さく、且つシリコン層の厚さよりも大きいものが選ばれる。スルーホール中に導電性材料を埋め込むことにより、また薄いシリコン層とすることにより小さな粒径の導電性粒子を用いることができる。なお、SOIウエハを使うことにより、シリコン層を薄くできるので、裏面から表面のパターンチェックができ、ホトレジの時の位置あわせが可能である。
【0029】
本発明に係る半導体装置の他の例を図5を用いて説明する。ここでは、薄型ICチップをカード以外の基板に搭載した例を示す。
【0030】
図5において、54が薄型ICチップ、55が補強メタル膜、53はモジュール基板、51はノズル、52は冷却水を示す。補強メタル膜55は熱伝導のよい接着剤で薄型チップ54に接着されており、これらがモジュール基板53の上に異方導電性接着剤で複数接続される。補強メタル55の上からノズル51を通して、冷却水52を供給し、冷却する。これにより、冷却効率にすぐれたモジュールを構成することができる。なお、空冷とすることにより設備を簡略化できる。モジュール基板を熱伝導度のよいメタル系または炭化シリコン(SiC)またはアルミナイトライドなどを用いれば更に放熱のよいハードウエアシステムを構成することが可能となる。特に、発熱量の多いCMOSを用いたロジック回路搭載のICチップをSOIウエハを用いて薄型ICチップとすることにより、チップを効率よく冷却することができ、大幅な性能向上を図ることができる。
【0031】
次に、パッドへのコンタクト用スルーホールの形成に関する別の方法について図6を用いて説明する。
【0032】
図6で、61はパッドに対するコンタクト用スルーホール(開孔部)、62がパッド、11〜16は図1と同様である。開孔部61はシリコン層12のエッチングにより表面メタル(パッド)62まで開けられている。このエッチングはチップ分離のエッッチングと共用することができて工数低減を図ることが可能である。このとき水酸化カリウムを用いるとアルミニウム等の金属はエッチングされてしまうので、ドライエッチを用いて加工することが望ましい。
【0033】
その後、薄型ICチップとして分離し、ICカード等の薄型半導体装置を製造できる。
【0034】
本実施例では、薄型ICチップを配線基板に取り付けるときに用いる他の異方導電性接着剤について説明する。
【0035】
図7において、23が薄型ICチップ、22がパッド、21が補強メタル、27が配線基板、26は配線基板上の配線パターンである。
【0036】
ここで用いた異方導電性接着剤に含まれる導電粒子24は、その表面に絶縁膜71が設けられている。そのため、導電粒子24はコンタクト用スルーホール25の側壁に接触部72があってもこの絶縁膜によってシリコンとのショ−トを防ぐことができる。一方、この絶縁膜は基板側の配線やパッドで押される上部及び下部では破壊される。これにより、表面配線メタル(パッド)22とはチップメタル接続部73で接続し、配線パタ−ン26とは基板メタル接続部74で接続して、上下の電極の接続が可能となる。
【0037】
ここで用いた導電粒子について図8を用いて更に説明する。
【0038】
図8に示すように、導電粒子24の周囲には絶縁膜71が被覆されている。なお、このような粒子自体は公知である。導電粒子は銀、金、銅などが用いられる。直径は1ミクロンから15ミクロン程度である。絶縁膜はプラスチック樹脂が用いられ接触により表面の被覆がとれる材料が使用される。
【0039】
なお、導電粒子が絶縁膜71を有しない場合であっても導電粒子の含有量を少なく制御する、或いはコンタクト用スルーホールの内面に絶縁膜を形成する等によりショートを防ぐことができる。スルーホールの内面に絶縁膜を形成した構成を図16に示す。符号161が当該絶縁膜である。この側壁絶縁膜は、例えば全面に絶縁膜を形成した後、異方性ドライエッチングを行うことにより(いわゆる、サイドウオールとして)形成することができる。
【0040】
次に、薄型ICチップの平面図の一例を図9に示す。
【0041】
図9において、23が薄型ICチップ、22がパッド、25がスルーホール、21が補強メタルである。図9のAとA’ラインの断面図を示したものが、図2である。
【0042】
図10は、補強メタル21とパッド22との絶縁をこれらを互いに接着する接着剤により行う例を示す。絶縁膜101は補強メタル21側に塗布された接着剤が硬化したものである。この絶縁膜101はチップの表面配線メタル22が複数ある場合において、補強メタルによりショートすることを防ぐものである。この接着剤としては、エポキシ樹脂を用いることができる。
【0043】
SOIウエハにおいて、シリコン層が数十μmと厚い場合には補強メタルが無くても薄型ICチップを比較的容易に扱うことができる。図11を用いてこのような薄型ICチップを用いた場合の薄型ICチップの配線基板への取り付け法について図11で説明する。
【0044】
図11において、111がシリコン層、112がパッド、113はシリコン酸化膜、114が配線基板、115が配線基板上の配線パターン、117が異方導電性接着剤を構成する樹脂、116が導電粒子である。シリコン層111表面には、パッド112が半導体プロセスによってパタ−ニングされて形成されている。シリコン層111の裏面にはSOIウエハの内層である酸化膜113が残された状態で付着している。SOIウエハの裏面側の支持シリコン基板は除去されている。カード基板114の表面にはカード基板電極115があって導電粒子116によって薄型ICチップの表面メタル(パッド)とカード基板電極が接続されている。導電粒子は接着樹脂117の中に分散されている。この図はSOIウエハによって薄くなったチップがフェ−スダウンで異方導電性接着剤によって接続した薄型ICカードの実施例を示している。補強メタルを形成する工程が無いため工程が簡略化される。また、SOIウエハからの薄型ICチップの分離は水酸化カリウム等の化学薬液を使用しており、シリコン層が薄い場合に比べて分離するためのエッチング時間が長くなるもののダイシング等で問題となるダメージがシリコン層に発生せず、曲げに強い薄型ICチップ更に薄型半導体装置を提供できる。
【0045】
次に、通常のバルクウエハを用いて薄型ICチップを製造する方法について図12を用いて説明する。
【0046】
図12において、122はシリコン基板、121はパッド、123が補強メタル、124は接着剤である。図12(a)は、チップ電極(パッド)121がシリコン基板122上に形成された工程後の断面図である。シリコン基板はSOIではないバルクウエハである。次に、図12(b)に示すように補強メタル123を接着剤124で接続する。その後図13(c)に示すように、シリコン基板の裏面をエッチングによって薄くする。なお、125は基板を薄膜化したシリコン層である。エッチングはドライまたウエットエッチである。このように精度よくエッチングで薄くすることによりメタルを剥がさずにシリコンの薄型の効果が活用できる。エッチングに際し、補強メタル膜がエッチング雰囲気に曝されないよう耐エッチング性の保護膜で保護するか、又は補強メタル膜のエッチング速度がシリコン基板よりも小さなエッチング方法を用いる。シリコン層125の裏面にシリコン酸化膜を形成した後のシリコン層裏面の穴開けは図4と同様の工程で行うことができる。本方法により、SOIウエハよりも安価なバルクウエハを使用することができる。
【0047】
次に、補強メタル膜の分離法を説明する。
【0048】
図13において、符号131はメタル膜の分離溝である。符号11から15は図1で示したものと同じである。補強メタル膜14をエッチングし、分離溝131を形成することによって高い精度でかつ狭い溝でメタルを分離することが可能となる。エッチング液としては過酸化水素を、エッチングマスクとしてはシリコン膜やシリコン酸化膜を用いることができる。例えば、過酸化水素を用いてタングステン膜をエッチングする場合、エッチング速度として10〜20μm/minが可能である。
【0049】
次に、薬液を用いて薄型ICチップを分離する方法を用いることにより、従来のダイシング法に比べてシリコンウエハ上でのチップ間の距離を小さくできることを図14を用いて説明する。
【0050】
図14において、141は有効チップ部、142はダイシング分離ライン、143はエッチングによる分離ラインである。図14(a)は従来の配置構成を示す平面図であって、有効チップ部141は半導体が機能的に働く部分であり、ダイシング分離ラインはブレードの幅とチッピングによってきまり、50ミクロン以下にすることは困難である。図14(b)は本発明の配置図であって、エッチングによる分離ライン143は集積回路素子が形成されている半導体層の厚さにもよるが、1ミクロン以下まで低減することが可能である。このことによって、ウエハからのチップの取得数を向上し経済性を向上させることが可能となる。
【0051】
次に、薄型ICチップの補強をより強固にするための例を図15を用いて説明する。
【0052】
図15において、符号151は下側の補強メタル膜であり、符号21から28は図2と同様である。下側に設けられた補強メタル151が配線基板27の下に配置することによって、薄型チップを補強メタルで挟み込む構造であり、両面からの機械的応力(特に点圧応力)に対する強度を向上することができる。また、薄型ICチップをカードの厚さ方向における中立面に配置しやすくなるため曲げ応力に対する機械的信頼性を向上することが可能となる。この場合、下側補強メタルを上側補強メタルよりも薄くすることが望ましい。補強メタル膜21及び151を挟んで上及び下カバーシートを形成して薄型半導体装置とすることができる。
【0053】
【発明の効果】
薄型ICチップを薬液を用いてウエハから分離するので、ダイシングの場合と異なり薄型ICチップを構成する半導体層へのダメージが少ない薄型ICチップを製造できる。このようにして製造された薄型ICチップは曲げ応力に対する耐性が向上する。更に、このチップを用いることにより曲げ応力に強い薄膜半導体装置を提供できる。
【0054】
集積回路素子が形成された半導体ウエハの表面に補強メタルを接着してから半導体ウエハの裏面を除去することにより、薄型ICチップの取り扱いが容易に行え、製造歩留まりが向上する。なお、この補強メタルは薄型半導体装置に搭載された後は薄型ICチップを点圧応力から保護する働きを有し、薄型半導体装置の信頼性を向上することができる。
【0055】
特に、SOIウエハを用いることにより、厚さが均一で且つ薄い薄型ICチップを得ることができるので特性が均一で信頼性の高い薄型ICチップ及び薄型半導体装置を提供できる。
【図面の簡単な説明】
【図1】本発明に係る薄型ICチップの製造工程を示す要部断面図である。
【図2】本発明に係る薄型半導体装置の要部断面図である。
【図3】本発明に係るICカードの平面図である。
【図4】本発明に係る薄型ICチップの製造工程を示す要部断面図である。
【図5】本発明に係る半導体装置の要部断面図である。
【図6】本発明に係る薄型ICチップの製造工程を示す要部断面図である。
【図7】本発明に係る薄型半導体装置の要部断面図である。
【図8】本発明に係る導電粒子の断面図である。
【図9】本発明に係る薄型薄型ICチップの平面図である。
【図10】本発明に係る薄型半導体装置の要部断面図である。
【図11】本発明に係る薄型半導体装置の要部断面図である。
【図12】本発明に係る薄型ICチップの製造工程を示す要部断面図である。
【図13】本発明に係る薄型ICチップの製造工程を示す要部断面図である。
【図14】従来と本発明での薄型ICチップの分離ラインの違いを示すための半導体ウエハの要部平面図である。
【図15】本発明に係る薄型半導体装置の断面図である。
【図16】本発明に係る薄型半導体装置の断面図である。
【符号の説明】
11…第1の絶縁膜、12…シリコン膜、13…第2の絶縁膜、14…補強メタル、15…支持シート、16…カット部、21…補強メタル、22…表面配線メタル(パッド)、23…裏面酸化膜付き薄型シリコン膜、24…導電粒子、25…スルーホール、26…配線パタ−ン、27…配線基板、28…樹脂、31…ICカード、32…配線、33…メタル付きICチップ、41…補強メタル、42…表面配線メタル(パッド)、43…シリコン膜、44…酸化膜、45…支持シリコン基板、46…レジスト膜パターン、47…スルーホール、51…ノズル、52…冷却水、53…モジュール基板、54…薄型チップ、55…メタル膜、61…開孔部、62…表面メタル(パッド)、71…絶縁膜、72…サイド接触部、73…チップメタル接続部、74…基板メタル接続部、101…絶縁膜、111…シリコン膜、112…表面メタル(パッド)、113…酸化膜、114…カード基板、115…カード基板電極、116…導電粒子、117…接着樹脂、121…チップ電極(パッド)、122…シリコン基板、123…補強メタル、124…接着剤、125…エッチングにより薄くなったシリコン膜、131…エッチングによる分離溝、141…有効チップ部、142…ダイシング分離ライン、143…エッチイングによる分離ライン、151…下側のメタル、161…サイド絶縁膜。

Claims (6)

  1. 半導体からなる支持基板と前記支持基板上に設けられた絶縁膜と前記絶縁膜上に設けられた半導体膜とを有し、前記半導体膜に複数の集積回路素子が形成された半導体基板を準備する工程と、
    前記集積回路素子上部に金属膜を固着する工程と、
    前記支持基板を除去する工程と、
    前記複数の集積回路素子を複数の薄型ICチップに分離するための溝パターンを前記絶縁膜に形成する工程と、
    前記溝パターンに基づき記半導体膜をエッチングする工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記エッチングは薬液によるものであることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記エッチングは前記溝パターンを有する絶縁膜をマスクとして、前記半導体膜をドライッチングによりエッチングするものであることを特徴とする請求項1記載の半導体装置の製造方法。
  4. 前記半導体膜は、0.05〜10μmの範囲の膜厚を有することを特徴とする請求項1乃至3の何れかに記載の半導体装置の製造方法。
  5. 外部端子となるパッドを備えた複数の集積回路素子が形成された半導体基板を準備する工程と、
    前記集積回路素子上部に金属膜を固着する工程と、
    前記半導体基板を裏面側から除去して薄膜化する工程と、
    薄膜化された前記半導体基板の裏面に絶縁膜を形成する工程と、
    前記複数の集積回路素子を複数の薄型ICチップに分離するための溝パターンを前記絶縁膜に形成する工程と、
    前記溝パターンに基づき、膜化された前記半導体基板をエッチングする工程と、
    配線が形成された配線基板の配線側と薄型ICチップの前記パッド側とを対向させて導電粒子を含む異方導電性接着剤で接着する工程とを有することを特徴とする半導体装置の製造方法。
  6. 前記半導体基板は、50〜100μmの範囲の膜厚にまで薄膜化されることを特徴とする請求項5に記載の半導体装置の製造方法。
JP36029198A 1998-12-18 1998-12-18 半導体装置の製造方法 Expired - Fee Related JP3687379B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36029198A JP3687379B2 (ja) 1998-12-18 1998-12-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36029198A JP3687379B2 (ja) 1998-12-18 1998-12-18 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005121840A Division JP2005268815A (ja) 2005-04-20 2005-04-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000183025A JP2000183025A (ja) 2000-06-30
JP3687379B2 true JP3687379B2 (ja) 2005-08-24

Family

ID=18468767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36029198A Expired - Fee Related JP3687379B2 (ja) 1998-12-18 1998-12-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3687379B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232560B (en) 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US7399683B2 (en) 2002-06-18 2008-07-15 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
TWI227550B (en) 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP4816022B2 (ja) * 2005-11-21 2011-11-16 富士電機株式会社 湿式異方性エッチングにおける終点検出方法および半導体装置の製造方法
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
JP2012243925A (ja) * 2011-05-19 2012-12-10 Eiki Tsushima 発光ダイオード及びその製造方法

Also Published As

Publication number Publication date
JP2000183025A (ja) 2000-06-30

Similar Documents

Publication Publication Date Title
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
KR101173075B1 (ko) 집적 회로 디바이스를 패키징하는 방법 및 장치
TW460927B (en) Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP4401181B2 (ja) 半導体装置及びその製造方法
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
WO1999004419A1 (fr) Procede de production de plaquette en semi-conducteur, procede de production de puce de semi-conducteur et carte a circuit integre
CN101154606B (zh) 半导体器件的制造方法
JP3878288B2 (ja) 半導体装置及びその製造方法
JP3687379B2 (ja) 半導体装置の製造方法
JP2001298147A (ja) 半導体装置及びその製造方法
EP1968114A1 (en) Semiconductor device
JP2002270720A (ja) 半導体装置およびその製造方法
JP2970411B2 (ja) 半導体装置
KR100883807B1 (ko) 반도체 소자 패키지 및 그 제조 방법
JP4334397B2 (ja) 半導体装置及びその製造方法
JP4427535B2 (ja) 半導体装置の実装方法
JP3880762B2 (ja) 半導体装置
JP2005268815A (ja) 半導体装置の製造方法
JP2000148960A (ja) 半導体装置
JP2004119472A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3350405B2 (ja) 半導体装置
JP2000200333A (ja) Icカ―ドおよびその製造方法
JP2004179504A (ja) 半導体装置並びにその製造方法、半導体パッケージ並びに電子機器
JP4805362B2 (ja) 半導体装置の製造方法
JPH104122A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080617

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees