KR100332284B1 - 반도체장치 및 제조방법 - Google Patents

반도체장치 및 제조방법 Download PDF

Info

Publication number
KR100332284B1
KR100332284B1 KR1019990029266A KR19990029266A KR100332284B1 KR 100332284 B1 KR100332284 B1 KR 100332284B1 KR 1019990029266 A KR1019990029266 A KR 1019990029266A KR 19990029266 A KR19990029266 A KR 19990029266A KR 100332284 B1 KR100332284 B1 KR 100332284B1
Authority
KR
South Korea
Prior art keywords
card
substrate
chip
thin film
semiconductor device
Prior art date
Application number
KR1019990029266A
Other languages
English (en)
Inventor
우사미미츠오
다세다카시
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Application granted granted Critical
Publication of KR100332284B1 publication Critical patent/KR100332284B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

신뢰성이 높고 저코스트인 반도체장치에 관한 것으로서,신뢰성이 높고 저코스트인 반도체회로, 특히 IC카드 또는 멀티칩모듈을 제공하기 위해, 가요성의 IC칩과 배선이 가요성 기판 사이에 끼워넣어지는 카드형상의 반도체장치를 제조하는 방법에 있어서, SOI웨이퍼상에 여러개의 IC칩을 형성하는 공정, SOI웨이퍼의 이면을 제거하고, 카드형상의 반도체장치보다 한계곡률반경이 작은 IC칩을 형성하는 공정, IC칩을 제1 기판상에 도전성 잉크를 사용해서 형성되는 배선과 전기적으로 접속하는 공정 및 IC칩을 제2 기판으로 덮는 공정을 포함하고, IC칩은 카드형상의 반도체장치의 중립면에 배치되는 구성으로 되어 있다.
이와 같이 구성하는 것에 의해, 신뢰성이 높고 또한 저코스트인 IC카드 또는 멀티칩모듈을 제공할 수 있다는 효과가 얻어진다.

Description

반도체장치 및 제조방법{SEMICONDUCTOR DEVICE AND FABRICATION METHOD}
본 발명은 신뢰성이 높고 저코스트인 반도체장치에 관한 것으로서, 특히 IC(Integrated Circuit)카드 또는 멀티칩모듈에 관한 것이다.
IC카드에 관한 종래기술로서는 「정보처리 핸드북」(사단법인 정보처리학회편 옴사발생 제1판)(1989년 5월 30일 발행) pp. 302∼304에 기재된 것이 있고, IC카드를 실장하는 기술로서는 동일서류의 pp. 242∼244에 기재된 것이 있다. 또, IC카드의 구조에 관해서는 「IC카드」(사단법인 전자정보 통신학회편 옴사발생 제1판)(1990년 5월 25일 발행) pp. 33에 기재된 것이 있다. 또한, 얇은 IC를 사용한 IC카드에 대해서는 일본국 특허공개공보 평성3-87299(1991. 4. 12)에 기재된 것이 있다.
도 1, 도 2 및 도 3은 종래의 IC카드 구성을 도시한 단면도이다.
도 1은 종래의 IC카드 구성을 도시한 것이다. 도면에 있어서, 칩(211)은 콘택트(210)을 갖는 부분에 접착된 후, 본딩와이어(216)에 의해 프린트기판(212)에 접속되어 수지(215)에 의해 봉지되어 있다. 이 모듈은 단단한 재질의 센터코어(213)내에 매립되어 있다. 카드표면은 오버시트(209)와 오버시트(214)에 의해 덮여져 있다.
도 2는 종래기술의 다른 실시예를 도시한 도면이다. 반도체칩은접착제(207a)에 의해 기판(207)에 접착되어 있다. 그러나, 두꺼운 실리콘기판(217)을 갖기 때문에, 본딩와이어(218)을 통해 단차를 흡수함과 동시에 접착제(207a)에 의해 기판(207)에 접착하는 것에 의해서 접속되어 있다.
도 3의 경우, IC(6)의 두께는 200∼400㎛정도로 두껍다. 이 벌크IC(6)은 접착제(7)에 의해 카드기판(8)에 접착되어 있다. 그러나, 벌크IC가 두껍기 때문에, 단차가 있는 IC상의 배선패턴과 기판배선(10) 사이는 와이어본딩(9)에 의해서 접속되어 있다. 이 경우, 벌크IC는 구부러짐응력에 대해 약하고, 그 때문에 응력완화를 실시할 필요가 있다. 또, 벌크IC의 사이즈가 한정되는 것 및 구부러짐에 강한 구조로 하기 위한 요구나 와이어접착 공정수의 저감이 곤란하여 코스트가 상승하게 된다는 등의 문제점이 있었다.
일본국 특허공개공보 평성3-87299(1991. 4. 12)에는 능동소자가 남도록 아주 얇게 연마된 초박형 IC를 갖는 IC모듈을 표면부의 오목부에 끼워넣은 IC카드의 구조가 공지되어 있다.
이와 같은 종래의 IC카드의 구조는 도 4에 도시되어 있다. 반도체소자(204)는 기판(207)상에 접착제(207a)에 의해서 접착되어 있다. 반도체소자 사이를 접속하는 배선(208)은 스루홀(203)을 거쳐서 도전패드(202)에 접속되어 있다. 또, 이 도전패드(202)는 도전성 페이스트(201)에 의해 기판(207)상의 배선에 접속되어 있다.
이와 같은 구조에서의 문제점은 도 4에 도시한 바와 같이, 트랜지스터와 같은 반도체소자(204)의 하면에 접착층이 직접 접촉하고, 이것에 의해서 이온성오염물 등이 반도체소자에 쉽게 침입하여 신뢰성을 현저하게 저하시킨다는 점이다. 또, 도 5는 일본국 특허공개공보 평성3-87299(1991. 4. 12)에 개시된 얇은 IC를 이용한 구조의 IC카드에서의 특유의 문제점을 도시한 것이다. 얇은 카드기판(42)상에 탑재된 얇은 IC(41)은 카드기판(42)가 구부러진 경우에는 표면과 이면에 신장 또는 압축응력이 작용하고, 이것에 의해 큰 응력이 IC칩에 가해지게 된다. 그 결과, 얇은 기판과 응력이 강한 낮은 기계적강도하에서는 이 응력에 의해 상기 IC가 쉽게 파괴되어 버린다. 이것은 신뢰성을 현저하게 저하시킨다고 하는 새로운 문제점을 일으킨다는 것을 나타내고 있다.
상술한 바와 같이, 얇은 IC층을 사용한 IC카드에서는 반도체소자가 얇기 때문에 이온성오염물에 약하고 또한 기계적강도도 약하다. 종래구조의 벌크IC를 사용한 IC카드에서는 벌크형상의 IC칩을 구부러지기 쉬운 얇은 카드에 부착해서 와이어본딩한다. 그러므로, IC가 쉽게 파괴되어 신뢰성이 낮다. 또한, 실장공정수가 증가해서 저코스트화에 적합하지 않았다.
본 발명의 목적은 상기 종래기술이 갖고 있던 문제점을 해결해서 신뢰성이 높고 저코스트인 반도체회로, 특히 IC카드 또는 멀티칩모듈을 제공하는 것이다.
도 1은 본 발명을 설명하기 위해 종래의 IC카드의 주요부를 도시한 단면도,
도 2는 본 발명을 설명하기 위해 종래의 IC카드의 주요부 구성을 도시한 단면도,
도 3은 종래의 IC카드의 주요부 구성을 도시한 단면도,
도 4는 본 발명을 설명하기 위해 종래의 IC카드의 주요부를 도시한 도면,
도 5는 종래구조의 기판두께가 두꺼운 IC카드의 구부러진 상태를 도시한 단면도,
도 6은 본 발명의 실시예에 따른 반도체장치의 주요부를 도시한 단면도,
도 7a∼도 7c는 도 6에 도시한 반도체장치의 제조공정을 도시한 단면도,
도 8은 본 발명의 또 다른 실시예에 따른 반도체장치의 주요부를 도시한 단면도,
도 9는 본 발명의 1실시예의 구성을 도시한 단면도,
도 10은 본 발명의 1실시예에 따른 반도체장치를 마련하는 IC카드의 제조공정을 도시한 도면,
도 11은 SOI웨이퍼를 사용해서 작성한 박막IC를 도시한 단면도,
도 12는 지지기판이 부착된 박막IC를 카드기판에 결합한 상태를 도시한 단면도,
도 13은 자외선조사에 의해 지지기판을 제거한 박막IC를 도시한 단면도,
도 14는 박막IC와 기판을 도전성잉크로 접속한 상태를 도시한 단면도,
도 15는 본 발명의 구성을 멀티칩모듈에 사용한 상태를 도시한 단면도,
도 16은 도전성잉크에 의해 배선을 인쇄하는 장치의 단면도,
도 17은 박막IC를 카드기판내에 매립한 상태를 도시한 단면도,
도 18은 도 10의 구조를 얻기 위한 공정을 설명하기 위한 단면도,
도 19는 본 발명의 실시예에 따른 IC카드의 주요부를 도시한 단면도,
도 20은 본 발명의 원리를 설명하기 위한 IC카드의 주요부 단면도,
도 21의 (a) 및 도 21의 (b)는 본 발명의 1실시예에 따른 그의 제조공정을 도시한 IC카드의 주요부 단면도,
도 22의 (a) 및 도 22의 (b)는 본 발명의 다른 실시예에 따른 그의 제조공정을 도시한 IC카드의 주요부 단면도,
도 23은 본 발명의 또 다른 실시예에 따른 IC카드의 평면도,
도 24는 본 발명의 또 다른 실시예에 따른 IC카드의 단면도,
도 25는 본 발명에 따른 IC두께/카드두께의 비와 IC표면응력의 관계를 도시한 도면,
도 26은 본 발명에 따른 IC카드 두께에 대한 곡률반경과 IC표면응력의 관계를 도시한 도면,
도 27은 본 발명에 따른 IC두께/카드두께의 비와 IC표면응력의 관계를 도시한 도면.
상기와 같은 문제점을 해결하기 위한 수단의 한가지는 적어도 반도체소자와 배선을 갖는 박막 반도체장치에 있어서, 상기 반도체소자에 접촉하는 하면에 상기 반도체소자를 보호하기 위한 보호절연재료로서의 박막이 형성되고, 상기 보호절연막의 표면이 다른 기판에 접착되어 있는 구조를 갖는 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 제2의 수단은 반도체회로가 실리콘 온 인슐레이터(Silicon-On-Insulator : 이하, 단지 SOI라 한다) 웨이퍼상에 형성된 박막 반도체회로, 이 박막의 반도체회로를 반도체회로가 형성되는 반대측에 접합하는 다른 기판 및 상기 기판상에 미리 준비한 배선과 상기 박막 반도체회로의 배선을 접속하는 경화성 도전재료로 이루어지는 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 제3의 수단은 상기 박막 반도체회로가 상기 SOI웨이퍼의 안쪽의 절연층을 경계로 해서 그의 주면측으로부터 인출된 박막 반도체회로인 것을 특징으로 하는 반도체장치를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 다른 수단은 상기의 박막 반도체회로와 상기 다른 기판이 고무형상의 접착제에 의해 접착되어 있는 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 또 다른 수단은 상기 박막 반도체회로가 주면측을 다른 지지기판에 접착한 후에 SOI웨이퍼기판을 연삭 또는 에칭에 의해 제거해서 얻은 박막 반도체회로인 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 또 다른 수단은 상기 박막 반도체회로를 접합하는 상기 다른 기판은 가요성이 있는 카드형상의 기판인 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 다른 수단은 상기 다른 지지기판은 가요성이 있는 지지기판인 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 또 다른 수단은 상기 박막 반도체회로와 상기 지지기판이 자외선 박리성의 접착제에 의해 서로 접착되어 잇는 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 다른 수단은 액체상태의 도전성재료에 의한 배선이 회전드럼에 의한 인쇄배선인 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 다른 수단은 상기 박막 반도체회로가 상기 다른 기판의 표면 및 이면으로부터 동일한 깊이의 중심에 위치하는 박막 반도체회로인 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 또 다른 수단은 상기 박막 반도체회로는 한쪽의 기판에 접착된 후 동일한 두께의 다른쪽의 기판에 접착되는 것에 의해 피복된 박막 반도체회로인 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 또 다른 수단은 상기 박막 반도체회로가 SOI 이외의 웨이퍼에 의해 형성된 박막 반도체회로인 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 다른 수단은 얇은 IC칩을 카드내에 내장한 카드형상의 반도체장치에 있어서, 완성된 카드의 두께가 760미크론 이상일 때 상기 IC칩의 두께는 110미크론 이하이고, 상기 완성된 카드의 두께가 500미크론 이상일 때 상기 IC칩의 두께는 19미크론 이하이며, 상기 완성된 카드의 두께가 250미크론 이상일 때 상기 IC칩의 두께는 4미크론 이하인 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 또 다른 수단은 상기 완성된 IC카드의 두께가 250미크론 이하인 경우, 상기 IC칩의 두께는 적어도 4미크론 이하인 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 다른 수단은 상기 박막 IC칩이 카드의 두께방향의 중앙에 위치하는 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 다른 수단은 상기 박막 IC칩이 2매 이상의 카드기판 사이에 끼워넣어지는 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 또 다른 수단은 상기 박막 IC칩이 가능하면 가요성이 있는 접착제에 의해 카드기판 사이에 끼워넣어지는 구조로 접착되는 것을 특징으로 하는 반도체장치로 하는 것이다.
상기와 같은 문제점을 해결하기 위한 또 다른 수단은 상기 보호절연재료가 질화실리콘인 것을 특징으로 하는 반도체장치로 하는 것이다.
상기의 목적은 SOI 웨이퍼에 의해 박막으로 형성된 반도체회로를 다른 기판에 접합하고, 이 기판에 대해 미리 준비한 배선과 상기 박막 반도체회로의 배선을 액체상태의 도전재료로 접속하고, 그 후 이 액체상태의 도전재료가 경화해서 이루어지는 것을 특징으로 하는 반도체장치로 하는 것에 의해서 달성할 수 있다.
여기서, 상기 박막 반도체회로는 상기 SOI웨이퍼의 안쪽의 절연층을 경계로 해서 주면측에서 인출해서 형성한 후, 상기 다른 기판에 접합할 수 있다. 구체적으로, 상기 박막 반도체회로는 상기 SOI 웨이퍼에 의해 형성된 반도체회로의 주면측을 다른 지지기판에 접합하고, 그 후에 SOI웨이퍼의 기판을 연삭 또는 에칭에 의해 제거하는 것에 의해 작성할 수 있다.
상기 박막 반도체회로는 고무형상의 접착제에 의해 상기 다른 기판에 접합하는 것이 바람직하다.
또, 상기 박막 반도체회로가 접합되는 상기 다른 기판은 가요성이 있는 카드형상의 기판으로 하는 것이 바람직하다.
또, 상기 다른 지지기판도 가요성이 있는 지지기판으로 하는 것이 바람직하다.
또, 상기 박막 반도체회로와 상기 다른 지지기판은 자외선하에서 접착강도가 저하하는 접착제(이하, 자외선 박리성의 접착제라 한다)를 사용하는 것에 의해 서로 접착하고, 이것에 의해 제조도중에 상기 다른 지지기판의 박리를 용이하게 실행할 수 있다.
또, 상기 액체상태의 도전재료는 회전드럼을 사용하는 인쇄기술에 의해서 상기 배선상에 도포하는 것이 효과적이다.
또, 상기 박막 반도체회로를 상기 다른 기판의 표면 및 이면으로부터 동일한 깊이의 중심에 배치한 박막 반도체회로로 하는 것, 구체적으로는 상기 박막 반도체회로를 한쪽의 기판에 접착하고, 그 후 이것을 동일한 두께의 다른 기판에 피복해서 접착하는 것에 의해 IC카드를 용이하게 제작할 수 있다.
또한, 상기 설명에 있어서는 SOI 웨이퍼상에 마련된 박막 반도체회로를 사용한 경우의 예에 대해서 기술하였지만, SOI 이외의 웨이퍼상에 형성한 박막 반도체회로를 사용해도 동일한 효과를 얻을 수 있는 것은 물론이다.
박막 반도체소자의 이면에 보호절연막을 부착하는 상기 수단에 의해서 상기 보호절연막이 외부에 가장 가까운 반도체소자의 이면측에서 이온성 오염물이 침입하는 것을 방지하므로 신뢰성을 향상시킬 수 있다. 그 결과, 박막 IC를 일반적으로 이온성 불순물이 많이 함유된 저렴한 유기접착제를 이용해서 기판에 접착해도 내구성이 향상된 IC카드를 제작할 수 있다.
상기의 보호절연막으로서 열팽창율이 큰 질화실리콘을 사용하면, 박막 IC막의 내부잔류응력에 의한 컬(curl)을 제거할 수 있어 IC카드의 신뢰성향상에 기여하는 것이 가능하게 된다.
SOI 웨이퍼를 사용하는 것에 의해 안쪽의 절연층이 가공의 스토퍼로서 기능하여 박막IC를 매우 균일하고 재현성좋게 형성할 수 있다. 박막 IC는 두께가 5∼10㎛이다. 이와 같이 얇은 IC는 구부러짐에 강하고, IC카드와 같은 얇은 기판에 가요성의 접착제로 접착한 경우에는 카드의 구부러짐에 매우 강하게 되어 고신뢰화를 도모할 수 있다.
또, 박막IC 단독으로는 깨지기 쉬우므로, 미리 지지기판에 부착해 두는 것에 의해서 안정성 좋게 박막IC를 형성할 수 있다. 이 지지기판으로의 IC의 접합은 자외선 박리성의 접착제를 사용하는 것에 의해서, 저온에서 신뢰성좋게 지지기판을제거할 수 있다. 카드에 부착된 박막IC는 얇기 때문에 기판과 IC 사이를 도전성 페이스트에 의해 배선하는 것이 가능하다. 본 발명에 따른 방법은 종래의 금선(gold wire)을 이용한 와이어본딩법에 비해 대량생산에 적합하고 재료비가 저렴하며 평탄한 박막 IC카드를 형성하는 것이 가능하게 된다.
이상 기술한 방법은 IC카드에 한정되지 않고, 동일 종류의 IC의 실장에도 적용할 수 있고 멀티칩 실장에도 적용가능하다.
다음에, IC카드 평판의 구부러짐부의 단면을 고려한다. 만곡된 표면은 신장이 발생하고 그의 이면측은 수축이 발생하고 있다. 이 때, IC카드의 단면의 중심부는 수축이 없고 응력이 적은 상태이다. 이 부분에 얇은 IC칩이 존재하면, 이 IC칩에 가해지는 응력을 적게 할 수 있다. 상기 IC칩은 얇게 하는 것이 바람직하다. 그러나, 카드가 두꺼운 경우에는 카드의 강성으로 인해 한계곡률이 크게 되어 구부러지기 어렵게 된다. 이 때문에, 어느 정도 IC칩이 두껍더라도 상관없다. 반대로, IC카드가 얇아 구부러지기 쉬운 경우에는 IC칩의 응력을 완화하기 위해 IC칩의 두께도 얇게 하지 않으면 안된다. IC를 박막화하는 데 있어서, IC가 박막으로 될수록 제조장치에 고정밀도가 필요하게 된다. 그러므로, IC카드의 두께에 따라서 필요한 IC칩의 두께를 변경하는 것은 경제적 관점에서 볼 때 매우 중요하며, 또 필요한 신뢰성을 확보하기 위해서도 중요한 것이다. 이와 같은 방법에서 IC카드를 경제적으로 신뢰성좋게 제공하는데는 IC카드와 IC칩의 두께 사이의 상관관계가 존재한다는 것을 인지하였다. 상기의 완성된 카드의 두께가 760미크론 이상일 때 상기 IC칩의 두께는 110미크론이하이고, 상기 완성한 카드의두께가 500미크론 이상일 때 상기 IC칩의 두께는 19미크론 이하이며, 상기 완성한 카드의 두께가 250미크론 이상일 때 상기 IC칩의 두께는 4미크론 이하로 되는 것에 의해서, 경제적이고 신뢰성이 높은 IC카드를 얻을 수 있다.
이하, 본 발명에 따른 구성을 갖는 반도체장치에 대해서 실시예를 참조해서 구체적으로 설명한다. 도 6은 본 발명의 1실시예를 도시한 단면도이다.
도 6에 있어서, 도전성 페이스트(201)은 배선(208)상의 스루홀(203)을 거쳐서 전기적으로 결합된 패드(202)에 접속되어 칩의 외부와 전기적으로 접속된다. 배선(208)은 반도체소자(204) 사이를 접속해서 회로를 구성하고 있다. 반도체소자(204)는 질화 실리콘(206)을 거쳐서 접착제(207a)에 의해서 기판(207)에 접착되어 있다. 질화 실리콘(206)은 실리콘산화물(205)의 하면에 코팅되어 있다.
반도체소자(204)의 하면에는 반도체소자의 전기적 분리를 위해 실리콘산화물(205)가 형성되어 있다. 상기 반도체소자(204)는 SOI웨이퍼층을 이용하는 것에 의해 매우 얇게 형성된다. 이와 동시에, 실리콘산화물(205)는 SOI웨이퍼의 안쪽의 절연층이기도 하다. 상기 실리콘산화물 그 자체는 Na, H2또는 H2O 등을 차단하는 기능을 갖고 있지 않으므로, 반도체소자가 이온성의 물질에 의해 오염되어 장기적인 안정동작이 불충분하게 된다. 특히, 실리콘산화물을 박막으로 하는 것에 의해 반도체소자의 하면과 외부가 10미크론 이내까지 근사하게 되면, IC사용온도에서도 불순물의 확산거리 이내로 되어 IC의 신뢰성이 큰 과제로 된다. 여기서, 실리콘산화물을 두껍게 하면, 웨이퍼에서의 제조공정시에 1000℃이상의 온도에서는 웨이퍼의 구부러짐이 발생하여 위치맞춤 어긋남이 발생하게 되거나 또는 미세가공이 불가능하게 되어 버린다. 이 실시예에서는 얇은 IC막을 형성한 후, 질화실리콘을 부착한다. 질화 실리콘막은 패시베이션막으로서 화학적, 물리적,전기적 특성이 우수하다. 특히, Na, H2, H2O의 비투과성이 우수하기 때문에 박막 IC의 반도체소자의 보호에 뛰어난 효과를 발휘한다.
질화 실리콘의 막두께는 예를 들면, 최대값으로서는 막에 균열이 생기는 한계인 1미크론, 최소값으로서는 IC카드가 사용되는 온도가 최대90℃일 때의 Na이온의 확산거리를 고려한 0. 01미크론 정도이다.
도 6에 도시한 반도체장치의 제조공정을 도 7a, 도 7b, 도 7c에 도시하였다. 먼저, 도 7a에 도시한 바와 같이, 실리콘기판(217)상에 실리콘산화물(205)를 갖는 SOI의 주면상에는 반도체소자(204), 상기 반도체소자(204)를 상호 접속하는 배선(208) 및 이 배선(208)상에 스루홀(203)을 거쳐서 각각 형성된 패드(202)를 포함하는 반도체장치가 형성되어 있다.
다음에, 도 7b에 도시한 바와 같이, 선택적으로 에칭하는 기능을 갖는 수산화칼륨이나 히드라진에 의해서 실리콘기판(217)만이 선택적으로 에칭된다. 또, 도 7c에 도시한 바와 같이, 실리콘산화물(205)의 이면측에는 질화실리콘이 코팅된다. 그 후, 도 6에 도시한 바와 같이, 박막으로 형성된 IC를 접착제(207a)에 의해서 접착한 후 도전성 페이스트(201)을 사용해서 기판과 접속하고, 이것에 의해서 반도체장치가 완성된다.
박막IC는 10미크론 단위의 두께로 얇게 하는 것에 의해, 기판에 접착된 후 기판과의 단차가 작아 페이스트 또는 잉크형상의 액체상태의 재료로 상기 기판에 접속할 수 있다. 이것에 의해, 매우 낮고 또한 평탄하게 접속하는 것이 가능하게 되어 IC카드의 최적인 형상을 얻을 수 있다. 또, 도전성 페이스트는 높이가 10미크론 정도로 얇고 가요성이 풍부하므로 구부러짐이나 열팽창에 강하다.
도 8은 본 발명의 다른 실시예를 도시한 도면이다. 도 8에 있어서, 도전성 페이스트(201)은 스루홀(203)을 거쳐서 배선(208)에 전기적으로 접속된 패드(202)와 접속되어 칩의 외부와 전기적으로 접속된다. 배선(208)은 반도체소자(204)를 상호접속해서 회로를 구성하고 있다. 반도체소자(204)는 질화 실리콘(206)을 거쳐서 접착제(207a)에 의해 기판(207)에 접착되어 있다.
도 8의 실시예에 있어서는 도 6에 도시한 실리콘산화막 대신 질화 실리콘막을 사용하고 있다. 이 경우, IC를 얇게 하는 수단으로서는 한정하지는 않았지만, 두께를 얇게 한 후 반도체소자의 하면을 질화 실리콘으로 보호하는 구조로 한다. 이 질화 실리콘막은 열팽창율을 조정해서 박막 IC가 내부잔류응력으로 인해 컬하는 것을 방지하는 효과를 갖는다.
도 9는 본 발명에 따른 반도체장치의 1실시예의 구성을 도시한 단면도이다. 박막IC(1)은 접착제(3)에 의해서 카드기판(2)에 접착되어 있다. 이 박막IC의 두께는 트랜지스터나 배선의 층수에 따라서 다르긴 하지만, 5∼10㎛정도의 값이다. 이와 같은 두께이기 때문에, 도전성잉크(4)에 의해서 기판배선(5)와 박막IC(1)상의 배선패턴을 접속할 수 있게 된다. 상기 박막IC는 벌크IC와는 달리 구부러지기쉽고, 그 때문에 카드기판과 같이 플라스틱제이고 또한 구부러지기 쉬운 기판에 접착하는데 적합하다. 또, 박막IC(1)과 카드기판(2)를 접착하기 위해서는 고무형상 또는 가요성이 있는 접착제를 사용하는 것이 바람직하다. 또, 이러한 성질에 의해 박막IC로의 구부러짐 응력을 저감할 수 있다.
도 10은 본 발명의 1실시예에 따른 반도체장치를 제작하는 IC카드의 제조공정을 도시한 도면이다. 먼저, SOI웨이퍼상에 박막IC(LSI)를 형성한다(스텝101). 다음에, 이면측에서 실리콘기판을 수산화칼륨에 의해 에칭제거한다(스텝102). 이 경우, SOI웨이퍼의 안쪽 층인 실리콘산화막은 수산화칼륨에 의해서 제거할 수 없으므로 자기정합적 모드로 박막IC를 제조할 수 있다(스텝103). 또, 이 때 박막IC 그 자체만으로는 내부응력에 의해 박막IC가 컬해 버리기 때문에 미리 SOI웨이퍼의 주면측을 접착제에 의해 지지기판에 접착해 둔다. SOI웨이퍼의 실리콘기판을 제거한 상태의 단면도를 도 11에 도시한다. 여기서, (11)은 지지기판, (12)는 접착제, (13)은 박막IC, (14)는 SOI웨이퍼의 안쪽의 절연층을 나타낸다. 계속해서, 박막IC를 카드기판에 부착접착하고(스텝104), 지지기판을 제거하며 마지막으로 인쇄기술을 이용해서 박막IC와 카드기판상의 배선단자를 접속한다(스텝105).
이렇게 해서 SOI웨이퍼에 의한 IC를 안쪽의 실리콘산화막을 경계층으로 해서 에칭에 의해 광범위에 걸쳐 매우 얇고 재현성좋게 형성해서 카드기판에 부착하고, 그 후 이것을 인쇄기술에 의해 IC외부와 배선할 수 있다.
도 12는 지지기판이 부착된 박막IC를 카드기판에 접착한 직후의 상태를 도시한 단면도이다. 이 상태에서는 박막IC(16)이 자외선 박리성 접착제(19)에 의해투명한 지지기판(18)에, 또한 고무형상의 접착제(17)에 의해 카드기판(15)에 접착되어 있다. 여기서, 자외선 박리성의 접착제는 정상상태에서는 점착성의 아크릴 수지계 접착제이고, 또한 자외선에 의해 겔질(gel substance)이 경화하는 것에 의해서 박리성이 나타나는 특성을 갖는 것이다. 이 접착제는 실온에서 고신뢰도로 지지기판을 박리하는 것에 효과가 있다. 또, 고무형상의 접착제(17)은 박막IC에 대해서 카드기판이 구부러지더라도 응력을 흡수해서 박막IC로의 응력집중을 완화할 수 있다. 또, 박막IC와 카드기판과의 열팽창율의 차이에 의한 응력집중도 완화할 수 있다. 이것에 의해, 박막IC를 고신뢰도로 카드기판에 접착시키는 것이 가능하게 된다.
도 13은 도 12의 구성에서 지지기판(18)을 제거한 후의 상태를 도시한 도면이다. 지지기판(18)은 박막IC(16)(도 13에서는 (20))이 카드기판(15)(도 13에서는 (21))에 접착해 버리면 필요없게 되므로 제거된다. 자외선을 조사할 때까지 지지기판(18)에 박막IC를 강고하게 접착시키는 자외선 박리성 접착제를 사용하는 것에 의해 있고 자외선 조사후에 지지기판을 잡고서 벗겨내면 지지기판을 간단하게 제거할 수 있다. 이와 같이 해서, 매우 얇은 박막IC를 카드기판에 안정하게 접착시키는 것이 가능하게 되었다.
도 14는 박막IC(22)를 카드기판(25)에 접착한 후에 박막IC와 카드기판(25) 사이를 배선한 상태의 구성을 도시한 단면도이다. 박막IC(22)는 두께가 5∼10㎛이고, 또 박막IC를 카드기판(25)에 접착하는 접착제는 두께가 20∼30㎛정도이다. 카드기판(25)의 상면과 박막IC(22)의 상면과의 단차는 벌크IC를 카드기판에 접착하는 종래의 경우에 비해 매우 작다. 따라서, 종래의 인쇄기술을 사용한 도전성잉크에 의한 배선(24)에 의해서 박막IC와 카드기판상의 배선(23)을 접속하는 것이 가능하게 된다. 매우 짧은 시간동안에 대량의 접속을 실행할 수 있게 된다. 이것에 의해서, IC카드의 대량생산과 저코스트화를 도모하는 것이 가능하게 된다.
도 15는 본 발명의 구성을 멀티칩 기판에 실장한 경우의 예를 도시한 도면이다. 앞에서 기술한 순서로 작성한 박막IC(26)을 멀티칩기판(27)에 접착한 후, 인쇄기술에 의해서 도전성잉크(29)를 멀티칩기판(27)상의 배선(28)에 접속한다. 이것에 의해, 저코스트의 멀티칩모듈을 얻을 수 있다. 또한, 상기한 도전성잉크는 액체상태의 것이면 좋다.
도 16은 본 발명에 따른 반도체장치(IC카드)를 제작하기 위해 사용한 인쇄장치를 개략적으로 도시한 도면이다. 본 발명에 따른 IC카드는 IC와 카드기판과의 접속을 단시간에 대량으로 형성할 수 있는 것이 특징이다. 회전드럼(31)에 배선패턴의 잉크(32)를 전사하고, 또 이 잉크(32)를 고속회전시킨 회전드럼의 측면을 따라 통과하는 벨트(34)상의 박막IC를 운반하는 기판(인쇄전)(30)으로 전사하는 것에 의해 박막IC를 운반하는 기판(인쇄후)(33)으로서 배출되는 장치로 하는 것에 의해 실현할 수 있다.
도 17은 박막IC를 IC카드내에 매립한 상태의 예를 도시한 단면도이다. 박막IC(35)는 카드기판(36)의 구부러짐에 대해서 양호하게 견딜 수 있도록 카드기판(36)의 중립면에 위치시킨다. 이것은 카드기판이 구부러진 경우에는 표면과 이면에 신장과 압축응력이 작용하지만, 박막IC가 중립면에 있으면 이와 같은힘이 작용하지 않고 이것에 의해 구부러짐에 강해 고신뢰화를 도모할 수 있다.
여기서, IC를 배치하는 위치를 이상적 중립면에서 IC카드의 두께의 절반인 ±5%의 범위내 정도로 하는 것에 의해서, 공업의 생산성과 카드의 신뢰성확보를 도모할 수 있다.
도 18은 도 17에 도시한 구조를 제조하기 위한 공정을 설명하는 도면이다. 먼저, 카드기판(37)에 박막IC(35)를 부착하고, 그 후에 카드기판과 동일한 두께의 카드기판(39)를 박막IC(35)에 부착한다. 이것에 의해, 도 17에 도시한 구조에서 알 수 있는 바와 같이, IC카드의 중립면에 박막IC를 용이하게 매립할 수 있다. 이와 같은 여러개의 박막IC는 카드기판의 임의의 위치에 배치할 수 있다.
도 19는 본 발명의 1실시예를 도시한 도면이다. 이 도면은 IC카드의 단면도를 도시한 것으로서, 구부러짐 응력에 의해 만곡되어 있는 상태를 도시하고 있다. 박막IC칩(104)는 정확히 카드 단면의 중립면과 같은 중심선(102a)에 위치하고 있으므로, 구부러짐력에 대해서 매우 강한 상태에 있다. 즉, 박막IC칩에는 아무런 응력도 가해지지 않는다. 박막IC칩도 IC카드가 만곡됨과 동시에 구부러지게 되지만,박막IC칩이 얇기 때문에 응력은 저감한다.
도 20은 IC칩(105)가 구부러져 있는 상태를 도시한 도면이다. 도 20에 도시한 R은 곡률의 중심(107)에서 IC칩(105)의 두께방향의 중심선(106)까지의 곡률반경, t는 IC의 절반의 두께를 나타내고 있다. 나비에의 정의(Navier's Therom)로 IC표면의 응력σ는 E*t/R로 표시된다. 여기서, E는 IC의 영율(Young' modulus)로 고려해도 좋다. 또, IC의 표면은 실리콘산화물이므로 E는 등가적으로 실리콘산화물의 영율이다. 이 식에서, IC표면의 응력은 IC의 두께에 비례하고, 곡률반경에 반비례하는 것을 알 수 있다. IC가 구부러짐에 의해서 파괴되는 것은 표면의 응력이 IC의 기계적강도보다 크게 되면 파괴된다고 고려된다. 표면 응력은 구부러짐이 없을 때에는 R은 무한대이므로 제로(0)이다. 구부러짐이 진행해서 R이 작아지면, 응력이 점점 크게 되어 결국에는 IC가 파괴된다. 그런데, 동일한 곡률반경의 구부러짐에 대해서 IC의 두께가 얇아지면, 표면의 응력은 저하한다. 기계적파괴의 한도에 도달하는 일이 없을 정도로 얇게 하는 것에 의해, 충분히 구부러짐에 강한 IC로 된다. 그러나, IC가 단독으로 얇은 상태에서 존재하면, 취급이 곤란하다. 얇은 IC의 양면에 플라스틱이나 금속 등의 재료를 끼워넣는 것에 의해서 취급이 용이하게 됨과 동시에 강도를 확대할 수 있다. 이 때, 박막IC칩은 끼워진 재료의 중립면에 위치하도록 할 필요가 있다. 예를 들면, IC카드의 경우에는 박막IC칩이 카드기판의 단면에서 보아 도 19에 도시한 바와 같이 중립면에 오도록 하는 것이 필요하다. 이와 같이 하면, 카드가 구부러지더라도 응력이 제로인 면과 IC의 중립면이 일치한다. 카드가 구부러지더라도 박막IC칩이 단독으로 구부러진 것과 동일한 효과를 기대할 수 있다.
다음에, 박막 IC를 사용해서 카드를 작성하는 실시예에 대해서 도 21의 (a), 도 21의 (b) 및 도 22의 (a), 도 22의 (b)를 사용해서 설명한다. 먼저, 도 21의 (a)에 도시한 바와 같이, 하측의 카드기판(108)에 금속화(메탈라이즈)패턴(109)를 형성한다.
금속화패턴(109)는 구리박막의 에칭이나 도전성 페이스트 또는 잉크를 이용해서 형성한다. 이 상태에서, 도 21의 (b)에 도시한 바와 같이 박막IC칩(110)을 부착한다. 부착하는 재료로서는 통상의 접착제를 사용하면 좋다. 도 22의 (a)에서는 도전성 페이스트(111)에 의해 박막칩(110)을 접속하고 그 후 도 22의 (b)에 도시한 바와 같이 상측의 카드기판(112)를 접착한다. 그 경우, 하측의 카드기판(108)과 상축의 카드기판(112)는 동일 두께인 것이 필요하다. 이와 같이 하면, 박막IC칩은 완성된 카드의 중립면에 있게 되어 구부러짐응력에 강한 상태로 된다. 이 실시예에 의한 카드는 종래의 카드에 비해 카드기판과 IC를 일체화해서 제작할 수 있다. 또, 도전성 페이스트를 사용한 접속에서는 와이어본딩이 불필요하기 때문에 저코스트이며 또한 구부러짐에 강한 얇은 IC카드를 제작할 수 있다.
도 23은 본 발명에 따른 IC카드의 상면도이다. 평탄한 IC카드평면(113)상에는 박막IC칩(114)와 도체패턴(115)가 형성되어 있다. 도체패턴의 예로서는 코일을 도시하고 있다. 이 코일은 IC카드의 외부로부터 전자파를 받는 것에 의해 유도기전력을 발생시키고, 박막IC칩에 에너지를 공급하는 기능을 갖고 있다. 이 코일패턴은 도전성 페이스트에 의해서 박막IC칩에 접속되어 있다. 또, 이 코일은 IC카드의 외부로부터 데이타를 받아서 박막IC칩으로 이 데이타를 전송하고, IC카드의 외부로 박막IC칩으로부터의 데이타를 전자파로서 송출하는 기능을 갖고 있다. 박막IC칩은 카드의 평면에서 보아 정가운데에 있는 것 보다 구부러짐 모멘트가 작은 카드의 각도에 있도록 하면, 곡률반경을 저감하는 것이 가능하게 되고 구부러짐력에 더욱 강한 IC카드로 하는 것이 가능하게 된다. 이와 같은 카드로 하는 것에 의해, 비접촉형의 IC카드를 고신뢰도로 제작하는 것이 가능하게 된다. 종래의 IC카드 중 접촉형이라 불리우는 것은 전극이 카드의 표면에 있기 때문에 접촉불량을 발생시키거나 정전기에 약하다는 결점이 있었다. 그러나, 본 발명에 따른 구조는 종래의 접촉형의 IC카드에 적용할 수도 있다.
또한, 도 23은 박형 칩(114)에 코일(115)가 접속되어 카드(113)에 탑재된 평면도를 도시하고 있다. 카드(113)에 대해서 전자파 등을 조사하면, 코일(115)에 전압 및 전류가 유기됨과 동시에 필요한 데이타가 변조되어 코일(115)에 유기된다. 박형 칩(114)는 이들 유기된 전력 및 데이타를 정류하거나 또는 디코드해서 동작하는 회로가 미리 조립되어 있어 이들 전력 및 데이타에 의해 내부처리되거나 또는 내부에 미리 조립된 데이타를 저장한 메모리정보를 미리 정의된 변조방법에 의해 코일(115)를 통해서 카드(113)의 외부로 송출한다.도 24는 박막IC(116)을 실리콘과 같은 가요성이 있는 접착제(119)에 의해 둘러싸이는 구조로 한 IC카드를 나타내고 있다. 이와 같은 구조에 있어서, 접착제(119)는 상측의 카드기판(117)과 하측의 카드기판(118)을 접착하는 기능을 겸용해서 박막IC칩을 유연한 고무형상의 재료로 덮는 기능을 갖고 있다. 그 때문에, IC의 표면에 응력이 가해지지 않게 하는 것이 가능하게 됨과 동시에, 구부러짐력에 강한 IC카드로 제작하는 것이 가능하게 된다. 또, 충격적인 극히 국부적인 힘에 의해서 카드기판이 변형하더라도, 이 접착층에 의해서 충격력을 완충시키는 기능을 할 수 있고, 이것에 의해 박막IC칩으로의 응력인가를 방지하는 것이 가능하게 된다.
도 25는 카드의 두께를 파라미터로 해서 IC의 표면 응력을 도시한 도면이다. 박막IC를 카드기판의 중립면에 두고 IC의 두께와 카드의 두께의 비를 산출해서 그 박막IC 표면의 응력을 구할 수 있다. IC표면의 응력은 카드의 구부러짐의 정도와 크게 관계된다. 카드가 어느 정도 구부러지는가는 카드의 두께와 재료 또는 카드에 인가되는 힘 및 카드의 위치 등에 크게 의존하므로 일률적으로 판단할 수는 없다. 그러나, 여기에서는 IC의 위치를 카드의 중립면의 중앙위치라고 고려하고, 재료는 일반적으로 자기카드나 IC카드에서 사용되고 있는 염화비닐이라 고려해 둔다. PET재(내열성이 있는 결정성, 열가소성 플라스틱인 폴리에틸렌테이프탈레이트재)는 이것보다 재료가 단단하여 잘 구부러지지 않는 성질을 갖는다. 그 때문에, 염화비닐의 예에서 검토하면, 매우 범용적인 케이스를 고려하고 있다고 생각해도 좋다. 여기서, 구부러짐을 결정하는 곡률반경은 카드에 인가되는 구부러짐 모멘트에 의존한다. 그러나, 여기서는 카드가 구부러지는 한계까지 인가되는 것으로 한다. 간단한 실측에 의하면, 염화비닐에서 카드의 두께가 0. 76㎜일 때 카드중앙에서의 곡률반경은 50㎜이다. 이 때, 만약 IC가 카드와 동일한 두께이면, 응력의 식에서 IC의 표면의 응력은 8E10*0. 38/50(Pa)로 되고, 이것을 계산하면 600㎫이다. IC의 표면은 실리콘산화물층이 주체라는 사실을 감안하면, 유리의 물성이라 고려해도 좋으므로 영율은 이과년표(standard table of physical constants)에 따른 유리의 값을 이용하였다.
다음에, 곡률반경과 카드의 두께의 관계는 카드의 관성모멘트에 영향을 받는다. 곡률반경R은 E*I/M로서 부여되고, 여기서, E는 카드의 영율, I는 관성모멘트, M은 구부러짐 모멘트를 나타내고 있다. 카드의 관성모멘트는 카드 두께의 3승에 비례하고 있다. 이것에 의해, 도 26에 도시한 바와 같은 곡률반경의 특성곡선이 얻어진다.
이 특성에서 IC의 두께와 카드의 두께의 비가 1. 0일때의 IC표면의 응력을 구하면, 상술한 식과 마찬가지로 도 26에 도시한 바와 같은 IC표면의 응력을 구할 수 있다. 즉, 카드의 두께가 0. 5㎜일 때에는 응력은 2. 4GPa, 카드의 두께가 0. 25㎜일 때에는 응력은 5. 4GPa이다. 이 상태에서 IC는 쉽게 파괴되어 버린다. 그러므로, 실제로는 IC를 박막으로 형성해서 카드의 중립면에 끼워 넣는 것이다. 즉, IC의 두께와 카드의 두께의 비를 파라미터로 해서 박막 IC표면의 응력을 도시한 것이 도 25이다. 이 도면을 확대해서 IC의 두께와 카드의 두께의 비를 0∼0. 16까지의 부분을 확대한 것이 도 27이다. IC가 구부러짐에 견딜 수 있는 영역이라 함은 유리의 파괴강도와 동일하다고 고려하고, 마찬가지로 이과년표에서 90MPa로 표시되는 것이다. 따라서, 카드의 각 두께에 대해서 박막IC가 필요로 하는 두께를 구할 수 있고, IC를 얇게 하는 한도를 구할 수 있다. 즉, 카드가 0. 76㎜일 때에는 IC의 두께가 110미크론 이하, 카드가 0. 5㎜일 때에는 19미크론 이하, 카드의 두께가 0. 25㎜일 때에는 4미크론 이하일 필요가 있다. 물론, IC를 극한까지 얇게 한 쪽이 신뢰성은 크게 향상한다.
이상 기술한 바와 같이, 반도체장치를 본 발명에 따른 구성의 장치로 하는 것에 의해서, 종래기술이 갖고 있던 문제점을 해결해서 신뢰성이 높고 또한 저코스트인 IC카드 또는 멀티칩모듈을 제공할 수 있다. 즉, 얇은 반도체소자는 그의 이면에 보호절연막을 부착하는 것에 의해 상기의 수단에 의해서, 상기 보호절연막이 외부환경에 가장 가까운 반도체소자의 이면에서 이온성 오염물이 침입하는 것을 방지하므로 신뢰성을 향상시킬 수 있다. 이것에 의해, 얇은 IC를 일반적으로 이온성 불순물이 다량 함유된 저렴한 유기접착제를 사용해서 기판에 접착하는 것에 의해서, 내구성을 향상시킨 IC카드를 제작할 수 있다.
상기의 보호절연막으로서 질화실리콘을 사용하면, 이 막은 열팽창율이 크기 때문에 박막 IC의 내부잔류응력에 의한 컬을 억제할 수 있고, 이것에 의해 IC카드의 신뢰도도 향상시킬 수 있다.
한편, SOI웨이퍼를 사용하는 것에 의해서, 안쪽의 절연층이 가공의 스토퍼층으로서 기능하고, 매우 얇은 IC를 균일하며 재현성좋게 작성할 수 있다. 박막 IC는 두께가 5∼10㎛이다. 이와 같이 박막 IC는 구부러짐에 강하고, IC카드와 같은 얇은 기판에 가요성이 있는 접착제로 접합하면 카드의 구부러짐에 더욱 강하게 되어 고신뢰화를 도모할 수 있다.
또, 박막IC 단독으로는 파괴되기 쉬우므로, 미리 지지기판에 부착해 두는 것에 의해 안정성좋게 박막IC를 작성할 수 있다. 이 지지기판으로의 접합은 자외선 박리성의 접착제를 사용하면, 저온에서 신뢰성좋게 지지기판을 제거할 수 있다. 카드에 부착한 박막IC는 얇기 때문에 기판과 IC 사이를 인쇄잉크에 의해 상호배선하는 것이 가능하게 되고, 이것에 의해 저코스트이며 평탄성이 있는 IC카드를 작성하는 것이 가능하게 된다.
이상 기술한 방법은 IC카드에 한정되지 않고, 동일 종류의 IC의 실장에도 적용할 수 있고 멀티칩실장에도 적용할 수 있다.
다음에, IC카드의 평판을 구부린 단면을 고려하면, 만곡된 표면은 신장이 발생하고 그의 이면은 수축이 발생하고 있다. 이 때, IC카드의 단면의 중심부는 수축이 없고 응력이 적은 상태이다. 이 부분에 얇은 IC칩이 존재하면, 이 IC칩에 가해지는 응력을 적게 할 수 있다. 이 때, 상기 IC칩은 얇으면 좋다. 그러나, 카드가 두꺼운 경우에는 카드의 강성때문에 한계곡률이 크게 되어 구부러지기 어렵게 된다. 따라서, 어느 정도 IC카드가 두꺼워도 좋다. 반대로, IC카드가 얇을 때에는 구부러지기 쉬우므로 IC칩의 응력을 완화하기 위해서는 IC칩의 두께도 얇게 하지 않으면 안된다. IC의 두께를 얇게 하는 데 있어서 IC가 박막으로 될수록 정밀한 장치가 필요하게 된다. 그러므로, IC카드의 두께에 따라서 필요한 IC칩의 두께를 변경하는 것은 경제적 견지 및 필요한 신뢰성을 확보하기 위해서 매우 중요한 것이다. 이와 같이, IC카드와 IC칩의 두께에는 상관관계가 존재한다는 것을 인식해서 상기 완성한 IC카드의 두께가 760미크론 이상일 때 상기 IC칩의 두께는 110미크론 이하이며, 상기 완성한 IC카드의 두께가 500미크론 이상일 때 상기 IC칩의 두게는 19미크론 이하이고, 상기 완성한 IC카드의 두께가 250미크론 이상일 때 상기 IC칩의 두께는 4미크론이하로 하는 것에 의해서, 경제적이고 신뢰성이 높은 IC카드를 얻을 수 있다.
이상, 본 발명을 상기 실시예에 따라 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위내에서 여러가지로 변경가능한 것은 물론이다.

Claims (17)

  1. 가요성의 IC칩과 배선이 가요성 기판 사이에 끼워넣어지는 카드형상의 반도체장치를 제조하는 방법에 있어서,
    SOI웨이퍼상에 여러개의 IC칩을 형성하는 공정,
    SOI웨이퍼의 이면을 제거하고, 상기 카드형상의 반도체장치보다 한계곡률반경이 작은(즉 가요성인) IC칩을 형성하는 공정,
    상기 IC칩을 제1 기판상에 도전성 잉크를 사용해서 형성되는 배선과 전기적으로 접속하는 공정 및
    상기 IC칩을 제2 기판으로 덮는 공정을 포함하고,
    상기 IC칩은 상기 카드형상의 반도체장치의 중립면에 배치되는 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  2. 제1항에 있어서,
    상기 IC칩과 상기 배선은 경화성 도전재료에 의해 접속되는 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  3. 제1항에 있어서,
    상기 IC칩은 상기 SOI웨이퍼의 절연막으로서 주면에서 인출되는 것인 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  4. 제1항에 있어서,
    상기 SOI웨이퍼의 이면측의 실리콘기판을 제거하는 공정은 상기 SOI웨이퍼의 앞면을 지지기판에 접합한 후에 연마하는 것에 의해 실행되는 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  5. 제4항에 있어서,
    상기 지지기판은 가요성인 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  6. 제4항에 있어서,
    상기 SOI웨이퍼를 상기 지지기판에 접합하는 공정은 자외선 박리성의 접착제를 사용하는 것에 의해 실행되는 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  7. 제2항에 있어서,
    상기 경화성의 도전재료는 회전드럼에 의해 인쇄되는 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  8. 제2항에 있어서,
    상기 배선은 회전드럼을 사용하여 도전성잉크의 전사를 형성하는 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  9. 가요성의 IC칩과 배선이 가요성 기판 사이에 끼워넣어지는 카드형상의 반도체장치를 제조하는 방법에 있어서,
    반도체웨이퍼상에 여러개의 IC칩을 형성하는 공정,
    반도체웨이퍼의 이면을 제거하고, 상기 카드형상의 반도체장치보다 한계곡률반경이 작은(즉 가요성인) IC칩을 형성하는 공정,
    상기 IC칩을 제1 기판상에 도전성 잉크를 사용해서 형성되는 배선과 전기적으로 접속하는 공정 및
    상기 IC칩을 제2 기판으로 덮는 공정을 포함하고,
    상기 IC칩은 상기 카드형상의 반도체장치의 중립면에 배치되는 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  10. 제9항에 있어서,
    상기 카드형상의 반도체장치의 두께는 760미크론 이상이고,
    상기 IC칩의 두께는 110미크론 이하인 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  11. 제9항에 있어서,
    상기 카드형상의 반도체장치의 두께는 500미크론 이상이고,
    상기 IC칩의 두께는 19미크론 이하인 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  12. 제9항에 있어서,
    상기 카드형상의 반도체장치의 두께는 250미크론 이상이고,
    상기 IC칩의 두께는 4미크론 이하인 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  13. 제9항에 있어서,
    상기 제1의 기판과 제2의 기판은 동일 두께인 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  14. 제9항에 있어서,
    상기 IC칩과 상기 배선은 경화성 도전재료에 의해 접속되는 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  15. 제14항에 있어서,
    상기 경화성 도전재료는 회전드럼에 의해 인쇄되는 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  16. 제9항에 있어서,
    상기 배선은 회전드럼을 사용해서 형성되는 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
  17. 제9항에 있어서,
    상기 IC칩의 이면에는 보호절연막이 형성되는 것을 특징으로 하는 카드형상의 반도체장치의 제조방법.
KR1019990029266A 1993-08-04 1999-07-20 반도체장치 및 제조방법 KR100332284B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1993-193267 1993-08-04
JP19326793 1993-08-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019940018378A Division KR100332282B1 (ko) 1993-08-04 1994-07-28 반도체장치및제조방법

Publications (1)

Publication Number Publication Date
KR100332284B1 true KR100332284B1 (ko) 2002-04-12

Family

ID=16305104

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1019940018378A KR100332282B1 (ko) 1993-08-04 1994-07-28 반도체장치및제조방법
KR1019990029266A KR100332284B1 (ko) 1993-08-04 1999-07-20 반도체장치 및 제조방법
KR1019990029265A KR100332285B1 (ko) 1993-08-04 1999-07-20 반도체장치 및 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019940018378A KR100332282B1 (ko) 1993-08-04 1994-07-28 반도체장치및제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019990029265A KR100332285B1 (ko) 1993-08-04 1999-07-20 반도체장치 및 제조방법

Country Status (4)

Country Link
US (4) US5689136A (ko)
EP (3) EP0637841A3 (ko)
KR (3) KR100332282B1 (ko)
DE (1) DE69434234T2 (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689136A (en) 1993-08-04 1997-11-18 Hitachi, Ltd. Semiconductor device and fabrication method
US5719437A (en) * 1996-04-19 1998-02-17 Lucent Technologies Inc. Smart cards having thin die
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
FR2756955B1 (fr) * 1996-12-11 1999-01-08 Schlumberger Ind Sa Procede de realisation d'un circuit electronique pour une carte a memoire sans contact
US6259158B1 (en) * 1996-12-26 2001-07-10 Hitachi, Ltd. Semiconductor device utilizing an external electrode with a small pitch connected to a substrate
FR2761498B1 (fr) * 1997-03-27 1999-06-18 Gemplus Card Int Module electronique et son procede de fabrication et carte a puce comportant un tel module
US6031269A (en) * 1997-04-18 2000-02-29 Advanced Micro Devices, Inc. Quadruple gate field effect transistor structure for use in integrated circuit devices
US5889302A (en) * 1997-04-21 1999-03-30 Advanced Micro Devices, Inc. Multilayer floating gate field effect transistor structure for use in integrated circuit devices
US5936280A (en) * 1997-04-21 1999-08-10 Advanced Micro Devices, Inc. Multilayer quadruple gate field effect transistor structure for use in integrated circuit devices
DE19750316A1 (de) * 1997-11-13 1999-05-27 Siemens Ag Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten
JP2000099678A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd Ｉｃカード及びその製造方法
US6358782B1 (en) 1998-10-20 2002-03-19 Citizen Watch Co., Ltd. Method of fabricating a semiconductor device having a silicon-on-insulator substrate and an independent metal electrode connected to the support substrate
US6246010B1 (en) * 1998-11-25 2001-06-12 3M Innovative Properties Company High density electronic package
WO2000033249A1 (en) * 1998-11-30 2000-06-08 Hitachi, Ltd. Method for mounting electronic circuit chip
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP4460669B2 (ja) * 1999-03-19 2010-05-12 株式会社東芝 半導体装置
US6617671B1 (en) * 1999-06-10 2003-09-09 Micron Technology, Inc. High density stackable and flexible substrate-based semiconductor device modules
FR2796739B1 (fr) * 1999-07-23 2001-11-02 Gemplus Card Int Procede pour la fabrication d'une carte a puce et produit obtenu
FR2798225B1 (fr) * 1999-09-03 2001-10-12 Gemplus Card Int Micromodule electronique et procede de fabrication et d'integration de tels micromodules pour la realisation de dispositifs portatifs
US6197663B1 (en) 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors
US6320228B1 (en) 2000-01-14 2001-11-20 Advanced Micro Devices, Inc. Multiple active layer integrated circuit and a method of making such a circuit
JP2001203319A (ja) * 2000-01-18 2001-07-27 Sony Corp 積層型半導体装置
US6433414B2 (en) * 2000-01-26 2002-08-13 Casio Computer Co., Ltd. Method of manufacturing flexible wiring board
JP3604988B2 (ja) * 2000-02-14 2004-12-22 シャープ株式会社 半導体装置およびその製造方法
JP2001222751A (ja) * 2000-02-14 2001-08-17 Toshiba Electric Appliance Co Ltd 自動販売機温度制御装置
US6396138B1 (en) * 2000-02-15 2002-05-28 International Rectifier Corporation Chip array with two-sided cooling
US6743680B1 (en) 2000-06-22 2004-06-01 Advanced Micro Devices, Inc. Process for manufacturing transistors having silicon/germanium channel regions
US6429484B1 (en) 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
JP2002164358A (ja) * 2000-11-28 2002-06-07 Mitsubishi Electric Corp 半導体装置用基材および半導体装置の製造方法
US6429145B1 (en) * 2001-01-26 2002-08-06 International Business Machines Corporation Method of determining electrical properties of silicon-on-insulator wafers
JP4094957B2 (ja) * 2001-02-02 2008-06-04 株式会社ルネサステクノロジ メモリカード
DE10111028A1 (de) * 2001-03-07 2002-09-19 Infineon Technologies Ag Chipkartenmodul
DE10113769A1 (de) * 2001-03-21 2002-10-02 Infineon Technologies Ag Halbleiterchip
US6709935B1 (en) 2001-03-26 2004-03-23 Advanced Micro Devices, Inc. Method of locally forming a silicon/geranium channel layer
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP3898077B2 (ja) * 2001-11-13 2007-03-28 株式会社フジクラ フレキシブルプリント配線板の製造方法
JP2004021814A (ja) * 2002-06-19 2004-01-22 Konica Minolta Holdings Inc Ｉｃカードの作成方法及びｉｃカード
JP4062728B2 (ja) * 2002-07-02 2008-03-19 コニカミノルタホールディングス株式会社 Ｉｃカード
JP3866178B2 (ja) * 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Ｉｃカード
EP1420456B1 (en) * 2002-11-13 2013-05-22 Oki Data Corporation Monolithic semiconductor component and optical print head
US7823777B2 (en) * 2003-01-03 2010-11-02 American Express Travel Related Services Company, Inc. Metal-containing transaction card and method of making same
US8033457B2 (en) 2003-01-03 2011-10-11 American Express Travel Related Services Company, Inc. Metal-containing transaction card and method of making the same
AU2003300451B2 (en) 2003-01-03 2009-12-17 American Express Travel Related Services Company, Inc. Metal containing transaction card and method of making the same
US7868358B2 (en) * 2003-06-06 2011-01-11 Northrop Grumman Systems Corporation Coiled circuit device with active circuitry and methods for making the same
JP2006527484A (ja) * 2003-06-06 2006-11-30 ノースロップ グラマン コーポレイション 渦巻状に巻かれた回路デバイスおよびその製造方法
US20080009687A1 (en) * 2003-06-06 2008-01-10 Smith Joseph T Coiled circuit bio-sensor
US7795647B2 (en) * 2003-06-06 2010-09-14 Northrop Grumman Systems Corporation Curled semiconductor transistor
US7667283B1 (en) 2003-06-06 2010-02-23 Northrop Grumman Systems Corporation Coiled circuit camera
EP1494167A1 (en) * 2003-07-04 2005-01-05 Koninklijke Philips Electronics N.V. Flexible semiconductor device and identification label
US7399274B1 (en) * 2003-08-19 2008-07-15 National Semiconductor Corporation Sensor configuration for a capsule endoscope
WO2005029578A1 (en) * 2003-09-24 2005-03-31 Koninklijke Philips Electronics N.V. Semiconductor device, method of manufacturing same, identification label and information carrier
US7768405B2 (en) 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7312125B1 (en) 2004-02-05 2007-12-25 Advanced Micro Devices, Inc. Fully depleted strained semiconductor on insulator transistor and method of making the same
CN1985279A (zh) * 2004-07-13 2007-06-20 皇家飞利浦电子股份有限公司 证券纸和包含这种纸的物品
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
WO2006025594A1 (en) 2004-09-03 2006-03-09 Semiconductor Energy Laboratory Co., Ltd. Health data collecting system and semiconductor device
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
JP2006277178A (ja) * 2005-03-29 2006-10-12 Aruze Corp ゲーム用カード
US7232740B1 (en) 2005-05-16 2007-06-19 The United States Of America As Represented By The National Security Agency Method for bumping a thin wafer
DE102005038132B4 (de) 2005-08-11 2008-04-03 Infineon Technologies Ag Chipmodul und Chipkarte
US20100047959A1 (en) * 2006-08-07 2010-02-25 Emcore Solar Power, Inc. Epitaxial Lift Off on Film Mounted Inverted Metamorphic Multijunction Solar Cells
KR101378418B1 (ko) * 2007-11-01 2014-03-27 삼성전자주식회사 이미지센서 모듈 및 그 제조방법
DE102009006165B4 (de) 2009-01-26 2022-03-24 Centropix Global Ag Magnetfeldapplikator
US8778199B2 (en) 2009-02-09 2014-07-15 Emoore Solar Power, Inc. Epitaxial lift off in inverted metamorphic multijunction solar cells
US8198739B2 (en) * 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
JP6331498B2 (ja) * 2014-03-07 2018-05-30 富士通オプティカルコンポーネンツ株式会社 光モジュール
KR102284652B1 (ko) 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
DE102015014408A1 (de) * 2015-11-06 2017-05-11 Giesecke & Devrient Gmbh Stabile Chipkarte, Spulenanordnung und Verfahren zum Bereitstellen einer Chipkarte
DE102016106698A1 (de) * 2016-04-12 2017-10-12 Infineon Technologies Ag Chipkarte und Verfahren zum Herstellen einer Chipkarte
US10438895B1 (en) 2018-06-08 2019-10-08 American Semiconductor, Inc. Flexible micro-module
US10860914B1 (en) 2019-12-31 2020-12-08 Capital One Services, Llc Contactless card and method of assembly

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57501423A (ko) * 1980-09-22 1982-08-12
NL191959B (nl) * 1981-03-24 1996-07-01 Gao Ges Automation Org Identificatiekaart met IC-bouwsteen en dragerelement voor een IC-bouwsteen.
DE3153768C2 (de) * 1981-04-14 1995-11-09 Gao Ges Automation Org Ausweiskarte
US4409471A (en) * 1981-12-17 1983-10-11 Seiichiro Aigo Information card
DE3151408C1 (de) * 1981-12-24 1983-06-01 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit einem IC-Baustein
JPS60209883A (ja) * 1984-04-02 1985-10-22 Toshiba Corp Ｉｃカ−ド
DE3420051A1 (de) * 1984-05-29 1985-12-05 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Datentraeger mit ic-baustein und verfahren zur herstellung eines derartigen datentraegers
JPS61145696A (ja) * 1984-12-19 1986-07-03 Matsushita Electric Ind Co Ltd Ｉｃカ−ド
US5203078A (en) * 1985-07-17 1993-04-20 Ibiden Co., Ltd. Printed wiring board for IC cards
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
JPS63134294A (ja) * 1986-11-27 1988-06-06 株式会社東芝 Ｉｃカ−ド及びその製造方法
FR2616270B1 (fr) * 1987-06-05 1990-10-26 Thomson Csf Reseau de transistors predeposes, procede de realisation de ce reseau et d'un circuit electronique au moyen de ce reseau
JPH01209195A (ja) * 1988-02-18 1989-08-22 Sumitomo Electric Ind Ltd 非接触ｉｃカードとｉｃカードリーダ
US5208450A (en) * 1988-04-20 1993-05-04 Matsushita Electric Industrial Co., Ltd. IC card and a method for the manufacture of the same
GB8901189D0 (en) * 1989-01-19 1989-03-15 Avery W & T Limited Portable electronic token
JP2758030B2 (ja) * 1988-07-04 1998-05-25 ソニー株式会社 薄型電子機器とその製造方法
JPH0218096A (ja) * 1988-07-06 1990-01-22 Matsushita Electric Ind Co Ltd Ｉｃカード
JP2734025B2 (ja) 1988-11-16 1998-03-30 富士通株式会社 大規模集積回路の製造方法
JPH02257626A (ja) * 1989-03-30 1990-10-18 Kyushu Electron Metal Co Ltd 半導体基板の治具の結合装置
JPH0387299A (ja) * 1989-08-31 1991-04-12 Sharp Corp Ｉｃカード
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
JPH03150872A (ja) * 1989-11-07 1991-06-27 Ricoh Co Ltd 完全密着型イメージセンサ
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
JPH0475379A (ja) * 1990-07-17 1992-03-10 Seiko Epson Corp 半導体基板
US5347154A (en) * 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
FR2671417B1 (fr) * 1991-01-04 1995-03-24 Solaic Sa Procede pour la fabrication d'une carte a memoire et carte a memoire ainsi obtenue .
JPH04340251A (ja) * 1991-02-07 1992-11-26 Fujitsu Ltd 半導体装置の製造方法
GB2253591A (en) * 1991-03-15 1992-09-16 Gec Avery Ltd Integrated circuit card
JPH05291397A (ja) * 1992-04-07 1993-11-05 Toshiba Corp コレットおよび半導体装置の製造方法
US5689136A (en) * 1993-08-04 1997-11-18 Hitachi, Ltd. Semiconductor device and fabrication method
JP3305843B2 (ja) * 1993-12-20 2002-07-24 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US6291877B1 (en) 2001-09-18
KR100332285B1 (ko) 2002-04-12
EP1523039A1 (en) 2005-04-13
EP0637841A3 (en) 1995-11-29
DE69434234D1 (de) 2005-02-17
EP0862134A2 (en) 1998-09-02
EP0862134B1 (en) 2005-01-12
EP0637841A2 (en) 1995-02-08
DE69434234T2 (de) 2005-12-08
US6486541B2 (en) 2002-11-26
US6051877A (en) 2000-04-18
KR950007075A (ko) 1995-03-21
US20020027274A1 (en) 2002-03-07
KR100332282B1 (ko) 2002-09-04
EP0862134A3 (en) 1999-04-14
US5689136A (en) 1997-11-18

Similar Documents

Publication Publication Date Title
KR100332284B1 (ko) 반도체장치 및 제조방법
JP3878288B2 (ja) 半導体装置及びその製造方法
KR100417055B1 (ko) 반도체장치
TW541635B (en) Semiconductor package and a method for producing the same
EP0958607A1 (en) Transferred flexible integrated circuit
KR20020072145A (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP2970411B2 (ja) 半導体装置
EP0802507A2 (en) Smart cards having thin die
JP2000293651A (ja) 半導体装置
JP3350405B2 (ja) 半導体装置
JP2002536733A (ja) 集積回路デバイス、当該デバイスを用いたスマートカード用の電子ユニット及び当該デバイスの製造方法
CN210429792U (zh) 一种电子设备
JPH1134563A (ja) 非接触型ｉｃカード及びその製造方法
JPH1058873A (ja) Ｉｃモジュール
JP3552163B2 (ja) 半導体装置および半導体装置の製造方法、並びに、データキャリア装置およびデータキャリア装置の製造方法
CA2221315C (en) Semiconductor device
KR940006122B1 (ko) 박막 ic카드
US20210313244A1 (en) Fingerprint identification chip package and method for making same
CN111352515B (zh) 内嵌指纹识别功能的触摸显示装置及其制备和使用方法
KR100434945B1 (ko) 스마트 ｉｃ카드의 패키징 구조 및 그의 패키징 방법
JPH09115913A (ja) 半導体装置およびその製造方法
CN114695299A (zh) 芯片的封装方法及芯片模组
JP2001325576A (ja) Ｉｃカード
JP2005202973A (ja) Ｉｃカード
JP2001024107A (ja) 半導体装置実装構造

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee