JPH1058873A - Ｉｃモジュール - Google Patents
ＩｃモジュールInfo
- Publication number
- JPH1058873A JPH1058873A JP8244220A JP24422096A JPH1058873A JP H1058873 A JPH1058873 A JP H1058873A JP 8244220 A JP8244220 A JP 8244220A JP 24422096 A JP24422096 A JP 24422096A JP H1058873 A JPH1058873 A JP H1058873A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- module
- thickness
- sealant
- module substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Credit Cards Or The Like (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 自由状態において湾曲する極薄のＩＣチップ
を、モジュール基板に対して適正に接合し、全厚が小さ
く、十分な構造強度を備えた、とくに非接触式のＩＣカ
ードに好適なＩＣモジュールを提供する。 【解決手段】 ＩＣチップ２の厚みを１００μｍ以下と
する。ＩＣチップ２をモジュール基板１に対してフェー
スダウン実装して、ボンディング構造部の厚みを小さく
する。これにより、モジュール基板１の厚みを必要十分
に確保しながら、ＩＣモジュールの全厚を小さくする。
ＩＣチップ２は、その四周辺のうちの対向する二辺部の
上面と、モジュール基板１の接合面１ａとにわたって盛
り付けた第１封止剤１０で接着固定する。第１封止剤１
０はＩＣチップ２の周辺部を押え込むように保持して、
適正な接合状態を維持する。ＩＣチップ２とモジュール
基板１の隙間に第２封止剤１１を流し込んで、隙間を封
止する。
を、モジュール基板に対して適正に接合し、全厚が小さ
く、十分な構造強度を備えた、とくに非接触式のＩＣカ
ードに好適なＩＣモジュールを提供する。 【解決手段】 ＩＣチップ２の厚みを１００μｍ以下と
する。ＩＣチップ２をモジュール基板１に対してフェー
スダウン実装して、ボンディング構造部の厚みを小さく
する。これにより、モジュール基板１の厚みを必要十分
に確保しながら、ＩＣモジュールの全厚を小さくする。
ＩＣチップ２は、その四周辺のうちの対向する二辺部の
上面と、モジュール基板１の接合面１ａとにわたって盛
り付けた第１封止剤１０で接着固定する。第１封止剤１
０はＩＣチップ２の周辺部を押え込むように保持して、
適正な接合状態を維持する。ＩＣチップ２とモジュール
基板１の隙間に第２封止剤１１を流し込んで、隙間を封
止する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＣカードやＩ
Ｃメモリー等に適用されるＩＣモジュールに関する。こ
のＩＣモジュールは、ＩＣチップに設けたバンプをモジ
ュール基板に対して導電性のペーストを介して電気的に
接続したフェースダウン実装型の実装形態をとる。
Ｃメモリー等に適用されるＩＣモジュールに関する。こ
のＩＣモジュールは、ＩＣチップに設けたバンプをモジ
ュール基板に対して導電性のペーストを介して電気的に
接続したフェースダウン実装型の実装形態をとる。
【０００２】
【従来の技術】ＩＣチップをモジュール基板に固定した
ＩＣモジュールは、例えばカード基板に埋設されて、信
号記録媒体や制御回路ユニットとして使用する。ＩＣカ
ードの場合には、カード基板の厚みが0.７６〜0.８mmに
規定されるうえ、苛酷なカード使用形態にも耐える必要
があるため、ＩＣモジュールをより薄く構成しながら、
十分な構造強度を備えていることが望まれる。
ＩＣモジュールは、例えばカード基板に埋設されて、信
号記録媒体や制御回路ユニットとして使用する。ＩＣカ
ードの場合には、カード基板の厚みが0.７６〜0.８mmに
規定されるうえ、苛酷なカード使用形態にも耐える必要
があるため、ＩＣモジュールをより薄く構成しながら、
十分な構造強度を備えていることが望まれる。
【０００３】ＩＣモジュールの全厚は、モジュール基板
と、ＩＣチップと、ボンディング構造部と、信号入出力
用の電極部の合計厚み寸法によって定まるが、カード基
板の厚みに制約があるために、各モジュール構成部材の
寸法割合がモジュール強度を左右することになる。こう
した観点から、本発明者等はＩＣチップを薄形化し、そ
の分だけモジュール基板の厚みを増加して、ＩＣモジュ
ールの全厚を増加することなく、その構造強度を向上す
ることを先に提案している（特開平７−５２５８９号公
報）。そこでは、ＩＣチップの厚み寸法を１００μｍ前
後にまで減少している。特開平１−２３５６９９号公報
には、シリコンウェーハーの研削疵（マイクロクラッ
ク）による破断強度の低下を避けるために、研削面をケ
ミカルエッチング処理して研削疵を除去し、以てＩＣチ
ップ自体の強度を向上することが開示してある。因みに
このＩＣチップのウェーハー部厚みの目標値は、２００
μｍ程度とすることが例示してある。
と、ＩＣチップと、ボンディング構造部と、信号入出力
用の電極部の合計厚み寸法によって定まるが、カード基
板の厚みに制約があるために、各モジュール構成部材の
寸法割合がモジュール強度を左右することになる。こう
した観点から、本発明者等はＩＣチップを薄形化し、そ
の分だけモジュール基板の厚みを増加して、ＩＣモジュ
ールの全厚を増加することなく、その構造強度を向上す
ることを先に提案している（特開平７−５２５８９号公
報）。そこでは、ＩＣチップの厚み寸法を１００μｍ前
後にまで減少している。特開平１−２３５６９９号公報
には、シリコンウェーハーの研削疵（マイクロクラッ
ク）による破断強度の低下を避けるために、研削面をケ
ミカルエッチング処理して研削疵を除去し、以てＩＣチ
ップ自体の強度を向上することが開示してある。因みに
このＩＣチップのウェーハー部厚みの目標値は、２００
μｍ程度とすることが例示してある。
【０００４】
【発明が解決しようとする課題】上記のように、ＩＣチ
ップを薄形状化し、その分だけモジュール基板の厚みを
増やしたＩＣモジュールは、構造強度の増強には役立つ
が、モジュール全厚を減らすことはできない。現行ＩＣ
カードにおいては、信号入出力用の電極をカード基板の
表面に露出させるので、モジュール全厚の最大値を大き
くとることができ、ＩＣモジュールを薄形化する要請に
は、先に挙げたような従来技術で無理なく対応できる。
しかし、より薄いカード基板には対応し切れない。
ップを薄形状化し、その分だけモジュール基板の厚みを
増やしたＩＣモジュールは、構造強度の増強には役立つ
が、モジュール全厚を減らすことはできない。現行ＩＣ
カードにおいては、信号入出力用の電極をカード基板の
表面に露出させるので、モジュール全厚の最大値を大き
くとることができ、ＩＣモジュールを薄形化する要請に
は、先に挙げたような従来技術で無理なく対応できる。
しかし、より薄いカード基板には対応し切れない。
【０００５】上記の接触式のＩＣカードとは異なり、電
力の供給および情報信号の送受を非接触で行えるＩＣカ
ードが実用に供されつつある（日本電装株式会社、商品
名コンタクトレスＩＣカード）。この種の非接触式のＩ
Ｃカードでは、ＩＣモジュールの全体をカード基板の肉
壁内に完全に埋設する。そのため、ＩＣモジュールの全
厚寸法をさらに小さくすることが求められているが、先
に挙げた従来技術でこの要求に応えることは困難であ
る。
力の供給および情報信号の送受を非接触で行えるＩＣカ
ードが実用に供されつつある（日本電装株式会社、商品
名コンタクトレスＩＣカード）。この種の非接触式のＩ
Ｃカードでは、ＩＣモジュールの全体をカード基板の肉
壁内に完全に埋設する。そのため、ＩＣモジュールの全
厚寸法をさらに小さくすることが求められているが、先
に挙げた従来技術でこの要求に応えることは困難であ
る。
【０００６】ところで、特開平７−５２５８９号公報で
は、ＩＣチップとモジュール基板とを、ワイヤーボンド
法によって電気的に接続している。こうした接続構造で
は、ボンディング構造の分だけＩＣモジュールの全厚寸
法が0.１〜0.２mm程度余分に必要となる。一方、特開平
１−２３５６９９号公報では、ＩＣチップに設けたバン
プを、モジュール基板に対して導電性のペーストを介し
て直接的に接続する、いわゆるフェースダウン実装方式
を採るので、ボンディング構造が占める厚み寸法を十分
に減らすことができ、その分だけＩＣモジュールの全厚
寸法を小さくできる。従って、薄く形成したＩＣチップ
をフェースダウン実装すると、ＩＣモジュールの全厚寸
法を十分に小さくできる。
は、ＩＣチップとモジュール基板とを、ワイヤーボンド
法によって電気的に接続している。こうした接続構造で
は、ボンディング構造の分だけＩＣモジュールの全厚寸
法が0.１〜0.２mm程度余分に必要となる。一方、特開平
１−２３５６９９号公報では、ＩＣチップに設けたバン
プを、モジュール基板に対して導電性のペーストを介し
て直接的に接続する、いわゆるフェースダウン実装方式
を採るので、ボンディング構造が占める厚み寸法を十分
に減らすことができ、その分だけＩＣモジュールの全厚
寸法を小さくできる。従って、薄く形成したＩＣチップ
をフェースダウン実装すると、ＩＣモジュールの全厚寸
法を十分に小さくできる。
【０００７】問題は、１００μｍ以下の極薄のＩＣチッ
プは、バンプ形成面（拡散層側）が外凸状にたわみ変形
する傾向を生じるため、ＩＣチップをモジュール基板上
に接合して両者を接着固定するだけでは、バンプと導電
性ペーストを適正に接続できない点にある。最悪の場合
には、接合状態を維持する封止剤（接着剤）がバンプと
導電性ペーストの間に入り込んで、両者が絶縁されてし
まうこともある。
プは、バンプ形成面（拡散層側）が外凸状にたわみ変形
する傾向を生じるため、ＩＣチップをモジュール基板上
に接合して両者を接着固定するだけでは、バンプと導電
性ペーストを適正に接続できない点にある。最悪の場合
には、接合状態を維持する封止剤（接着剤）がバンプと
導電性ペーストの間に入り込んで、両者が絶縁されてし
まうこともある。
【０００８】この発明の目的は、ＩＣチップの厚み寸法
と、ボンディング構造部分の厚み寸法とをそれぞれ小さ
く設定して、ＩＣモジュールの全厚寸法を小さくでき、
しかもモジュール基板の厚み寸法を必要かつ十分に確保
して十分な構造強度を発揮できる、とくにＩＣカードや
高密度実装が要求されるＩＣメモリカードに好適なＩＣ
モジュールを提供することにある。この発明の他の目的
は、ＩＣモジュールの全体がカード基板の肉壁内に完全
に埋設される、非接触式のＩＣカードに好適なＩＣモジ
ュールを提供することにある。この発明の他の目的は、
１００μｍ未満の極薄のＩＣチップをモジュール基板に
対して適正に接続できるＩＣモジュールを提供すること
にある。
と、ボンディング構造部分の厚み寸法とをそれぞれ小さ
く設定して、ＩＣモジュールの全厚寸法を小さくでき、
しかもモジュール基板の厚み寸法を必要かつ十分に確保
して十分な構造強度を発揮できる、とくにＩＣカードや
高密度実装が要求されるＩＣメモリカードに好適なＩＣ
モジュールを提供することにある。この発明の他の目的
は、ＩＣモジュールの全体がカード基板の肉壁内に完全
に埋設される、非接触式のＩＣカードに好適なＩＣモジ
ュールを提供することにある。この発明の他の目的は、
１００μｍ未満の極薄のＩＣチップをモジュール基板に
対して適正に接続できるＩＣモジュールを提供すること
にある。
【０００９】
【課題を解決するための手段】この発明のＩＣモジュー
ルは、モジュール基板１と、モジュール基板１に実装さ
れる極薄のＩＣチップ２とを有する。ＩＣチップ２とモ
ジュール基板１とは、ＩＣチップ２に設けたバンプ８
と、モジュール基板１の端子部４とを、導電性ペースト
５を介して接合してフェースダウン実装する。ＩＣチッ
プ２の周辺部の上面と、モジュール基板１の接合面１ａ
とにわたって第１封止剤１０を盛り付けて、ＩＣチップ
２をモジュール基板１に接着固定する。
ルは、モジュール基板１と、モジュール基板１に実装さ
れる極薄のＩＣチップ２とを有する。ＩＣチップ２とモ
ジュール基板１とは、ＩＣチップ２に設けたバンプ８
と、モジュール基板１の端子部４とを、導電性ペースト
５を介して接合してフェースダウン実装する。ＩＣチッ
プ２の周辺部の上面と、モジュール基板１の接合面１ａ
とにわたって第１封止剤１０を盛り付けて、ＩＣチップ
２をモジュール基板１に接着固定する。
【００１０】具体的には、ＩＣチップ２の厚み寸法を１
００μｍ以下に設定する。自由状態において外凸状に湾
曲するＩＣチップ２を、モジュール基板１にフェースダ
ウン実装する。第１封止剤１０はＩＣチップ２の少なく
とも対向する一対の周辺部の上面と、モジュール基板１
の接合面１ａとにわたって盛り付ける。ＩＣチップ２と
モジュール基板１との間の隙間を、この隙間に流し込ん
だ第２封止剤１１で封止する。第１封止剤１０の硬化速
度は第２封止剤１１の硬化速度より速く設定する。
００μｍ以下に設定する。自由状態において外凸状に湾
曲するＩＣチップ２を、モジュール基板１にフェースダ
ウン実装する。第１封止剤１０はＩＣチップ２の少なく
とも対向する一対の周辺部の上面と、モジュール基板１
の接合面１ａとにわたって盛り付ける。ＩＣチップ２と
モジュール基板１との間の隙間を、この隙間に流し込ん
だ第２封止剤１１で封止する。第１封止剤１０の硬化速
度は第２封止剤１１の硬化速度より速く設定する。
【００１１】
【作用】ＩＣチップ２は、全体が外凸状に湾曲変形する
程度にまで薄く形成される。さらに、ＩＣチップ２をモ
ジュール基板１にフェースダウン実装して、ボンディン
グ構造部分が占める厚み寸法を減少するので、全体とし
てＩＣモジュールの全厚を小さくできる。しかも、モジ
ュール基板１の厚み寸法は十分に確保して、ＩＣモジュ
ールの構造強度を向上できる。ＩＣチップ２を実装する
際に、その周辺部の上面と、モジュール基板１の接合面
１ａとにわたって第１封止剤１０を盛り付けて、ＩＣチ
ップ２をモジュール基板１に接着固定するので、硬化し
た第１封止剤１０でＩＣチップ２の周縁上面を押え保持
して、バンプ８と導電性ペースト５とを適正な接合状態
で接合できる。
程度にまで薄く形成される。さらに、ＩＣチップ２をモ
ジュール基板１にフェースダウン実装して、ボンディン
グ構造部分が占める厚み寸法を減少するので、全体とし
てＩＣモジュールの全厚を小さくできる。しかも、モジ
ュール基板１の厚み寸法は十分に確保して、ＩＣモジュ
ールの構造強度を向上できる。ＩＣチップ２を実装する
際に、その周辺部の上面と、モジュール基板１の接合面
１ａとにわたって第１封止剤１０を盛り付けて、ＩＣチ
ップ２をモジュール基板１に接着固定するので、硬化し
た第１封止剤１０でＩＣチップ２の周縁上面を押え保持
して、バンプ８と導電性ペースト５とを適正な接合状態
で接合できる。
【００１２】ＩＣチップ２をモジュール基板１に第１封
止剤１０で接合固定した状態において、両者１・２の間
に小さな隙間が生じる。この隙間に露出するＩＣチップ
２の回路パターン等の拡散層７を保護するために、前記
隙間に第２封止剤１１を流し込んで硬化させる。なお第
１・第２の封止剤１０・１１は、それぞれ電気絶縁性を
備えている。第１封止剤１０の硬化速度を、第２封止剤
１１の硬化速度より速く設定した場合には、両封止剤１
０・１１による封止処理を同時に行うことができる。
止剤１０で接合固定した状態において、両者１・２の間
に小さな隙間が生じる。この隙間に露出するＩＣチップ
２の回路パターン等の拡散層７を保護するために、前記
隙間に第２封止剤１１を流し込んで硬化させる。なお第
１・第２の封止剤１０・１１は、それぞれ電気絶縁性を
備えている。第１封止剤１０の硬化速度を、第２封止剤
１１の硬化速度より速く設定した場合には、両封止剤１
０・１１による封止処理を同時に行うことができる。
【００１３】
【実施例】図１にこの発明で得られるＩＣモジュールを
示す。図１において、符号１はモジュール基板、２はモ
ジュール基板１に対してフェースダウン実装したＩＣチ
ップである。なお図１においては、図が繁雑化するのを
避けるために、第１・第２の封止剤１０・１１にのみハ
ッチングを施した。
示す。図１において、符号１はモジュール基板、２はモ
ジュール基板１に対してフェースダウン実装したＩＣチ
ップである。なお図１においては、図が繁雑化するのを
避けるために、第１・第２の封止剤１０・１１にのみハ
ッチングを施した。
【００１４】モジュール基板１は、基板本体３の上面に
多数の電極４を有し、各電極４の上面一側に導電性ペー
スト５が盛り付けてある。基板本体３は電気絶縁性を有
する板状体からなり、例えばセラミックスや、ガラス繊
維製のマットにエポキシ樹脂を含浸して固化した板状体
からなる。この基板本体３の上面に銅箔を積層固定した
うえで、銅箔をエッチング処理し、さらにニッケルメッ
キあるいは金メッキ等のメッキ処理を施して、所定の回
路パターンと電極４を形成する。
多数の電極４を有し、各電極４の上面一側に導電性ペー
スト５が盛り付けてある。基板本体３は電気絶縁性を有
する板状体からなり、例えばセラミックスや、ガラス繊
維製のマットにエポキシ樹脂を含浸して固化した板状体
からなる。この基板本体３の上面に銅箔を積層固定した
うえで、銅箔をエッチング処理し、さらにニッケルメッ
キあるいは金メッキ等のメッキ処理を施して、所定の回
路パターンと電極４を形成する。
【００１５】ＩＣチップ２は、板状の坦体６の片面に半
導体層および回路パターン等の拡散層７を形成し、拡散
層７の所定位置に多数個のバンプ８を設けてなる。担体
６はシリコンウェーハと、その片面に形成した酸化保護
膜（ＳｉＯ2 ）とで、厚み寸法が１００μｍ以下に形成
される。場合によっては、シリコンウェーハ部分の全体
を溶解除去して、酸化保護膜のみで担体６を形成するこ
ともあり、この場合には、担体６の厚み寸法を１０μｍ
程度にまで薄くできる。ＩＣチップ２を薄形化するため
の加工法としては、研磨法やケミカルエッチング法など
が広く知られている。バンプ８は金線で形成する。
導体層および回路パターン等の拡散層７を形成し、拡散
層７の所定位置に多数個のバンプ８を設けてなる。担体
６はシリコンウェーハと、その片面に形成した酸化保護
膜（ＳｉＯ2 ）とで、厚み寸法が１００μｍ以下に形成
される。場合によっては、シリコンウェーハ部分の全体
を溶解除去して、酸化保護膜のみで担体６を形成するこ
ともあり、この場合には、担体６の厚み寸法を１０μｍ
程度にまで薄くできる。ＩＣチップ２を薄形化するため
の加工法としては、研磨法やケミカルエッチング法など
が広く知られている。バンプ８は金線で形成する。
【００１６】上記のように極薄化したＩＣチップ２は、
拡散層７の側が外凸状に湾曲する傾向、詳しくはかまぼ
こ形の二次元平面状に湾曲する傾向を生じる。これは、
拡散層７を形成する際の高温の熱履歴が残っていて、熱
履歴に基づく残留応力が拡散層７に集中するためであ
る。このように湾曲したＩＣチップ２をモジュール基板
１に対して適正に接合するために、四角形のＩＣチップ
２の左右一対の湾曲側端縁（周辺部）９を第１封止剤１
０で接着固定する。具体的には、ＩＣチップ２の上面を
矯正具で押え込んで、全体を平板状に矯正し、その状態
を維持したままで湾曲側端縁９の上面とモジュール基板
１の接合面（電極４を形成した側の面壁）１ａとの間に
第１封止剤１０を盛り付けて硬化させる。
拡散層７の側が外凸状に湾曲する傾向、詳しくはかまぼ
こ形の二次元平面状に湾曲する傾向を生じる。これは、
拡散層７を形成する際の高温の熱履歴が残っていて、熱
履歴に基づく残留応力が拡散層７に集中するためであ
る。このように湾曲したＩＣチップ２をモジュール基板
１に対して適正に接合するために、四角形のＩＣチップ
２の左右一対の湾曲側端縁（周辺部）９を第１封止剤１
０で接着固定する。具体的には、ＩＣチップ２の上面を
矯正具で押え込んで、全体を平板状に矯正し、その状態
を維持したままで湾曲側端縁９の上面とモジュール基板
１の接合面（電極４を形成した側の面壁）１ａとの間に
第１封止剤１０を盛り付けて硬化させる。
【００１７】第１封止剤１０は、硬化時に収縮する硬化
収縮性と、電気絶縁性を備えている比較的粘度の高い接
着剤からなり、例えばエポキシ樹脂系の接着剤を用い
る。第１封止剤１０が硬化した後の収縮力によって、Ｉ
Ｃチップ２が湾曲形状に戻るのを阻止でき、バンプ８と
導電性ペースト５とを適正な接合状態、つまりバンプ８
の突端が導電性ペースト５の内部に入り込んで、両者５
・８が完全に密着した状態に接合できる。この接合状態
において、ＩＣチップ２とモジュール基板１とは小さな
隙間を介して対向している。
収縮性と、電気絶縁性を備えている比較的粘度の高い接
着剤からなり、例えばエポキシ樹脂系の接着剤を用い
る。第１封止剤１０が硬化した後の収縮力によって、Ｉ
Ｃチップ２が湾曲形状に戻るのを阻止でき、バンプ８と
導電性ペースト５とを適正な接合状態、つまりバンプ８
の突端が導電性ペースト５の内部に入り込んで、両者５
・８が完全に密着した状態に接合できる。この接合状態
において、ＩＣチップ２とモジュール基板１とは小さな
隙間を介して対向している。
【００１８】上記の隙間に第２封止剤１１を流し込ん
で、ＩＣチップ２の拡散層７を絶縁し保護する。第２封
止剤１１は第１封止剤１０と同じ接着剤からなるが、第
１封止剤１０に比べて硬化速度が小さく（遅く）なるよ
う調整される。さらに、第１封止剤１０が盛り付け姿勢
を維持するために、流動しにくい粘度に調整されるのに
対して、第２封止剤１１は毛細管現象によって前記隙間
に充満するよう、低い粘度に調整されて流動しやすい液
状に形成してある。
で、ＩＣチップ２の拡散層７を絶縁し保護する。第２封
止剤１１は第１封止剤１０と同じ接着剤からなるが、第
１封止剤１０に比べて硬化速度が小さく（遅く）なるよ
う調整される。さらに、第１封止剤１０が盛り付け姿勢
を維持するために、流動しにくい粘度に調整されるのに
対して、第２封止剤１１は毛細管現象によって前記隙間
に充満するよう、低い粘度に調整されて流動しやすい液
状に形成してある。
【００１９】以上のように構成したＩＣモジュールの全
厚寸法は、モジュール基板１およびＩＣチップ２の厚み
寸法と、両者１・２の対向面間のボンディング構造部の
厚み寸法の合計値となる。従って、モジュール基板１の
必要厚みを２００μｍとし、ＩＣチップ２の厚み寸法を
１０〜１００μｍとし、ボンディング構造部の厚み寸法
を５０μｍとするとき、ＩＣモジュールの全厚は２６０
〜３５０μｍとなる。因みに従来の接触式のＩＣカード
に用いられるＩＣモジュールの全厚寸法は６００〜７５
０μｍであるので、およそ半分以下にまで全厚寸法を減
少できる。
厚寸法は、モジュール基板１およびＩＣチップ２の厚み
寸法と、両者１・２の対向面間のボンディング構造部の
厚み寸法の合計値となる。従って、モジュール基板１の
必要厚みを２００μｍとし、ＩＣチップ２の厚み寸法を
１０〜１００μｍとし、ボンディング構造部の厚み寸法
を５０μｍとするとき、ＩＣモジュールの全厚は２６０
〜３５０μｍとなる。因みに従来の接触式のＩＣカード
に用いられるＩＣモジュールの全厚寸法は６００〜７５
０μｍであるので、およそ半分以下にまで全厚寸法を減
少できる。
【００２０】上記のＩＣモジュールを用いて構成した非
接触式のＩＣカードを図２および図３に示す。そこで
は、カード基板１３の厚みを0.７６mmとするとき、ＩＣ
モジュールの最大厚みが３５０μｍであるので、ＩＣモ
ジュールＭをカード基板１３内に完全に埋設した場合、
その上下面の外側にそれぞれ２００μｍ強の肉厚を残す
ことができ、ＩＣモジュールＭを無理なく埋設できるこ
ととなる。残余肉厚が小さくてもよければ，モジュール
基板１の厚みをさらに増加して、その構造強度を向上で
きる。なお、カード基板１３には、電力受給用のコイル
Ｃや、情報信号を送受する静電プレート等が、ＩＣモジ
ュールＭとは別に埋設されている。この場合のカード基
板１３は、ＩＣモジュールＭが埋設されるコア１３ａ
と、コア１３ａの表面に積層した保護シート１３ｂ・１
３ｃとで構成した。
接触式のＩＣカードを図２および図３に示す。そこで
は、カード基板１３の厚みを0.７６mmとするとき、ＩＣ
モジュールの最大厚みが３５０μｍであるので、ＩＣモ
ジュールＭをカード基板１３内に完全に埋設した場合、
その上下面の外側にそれぞれ２００μｍ強の肉厚を残す
ことができ、ＩＣモジュールＭを無理なく埋設できるこ
ととなる。残余肉厚が小さくてもよければ，モジュール
基板１の厚みをさらに増加して、その構造強度を向上で
きる。なお、カード基板１３には、電力受給用のコイル
Ｃや、情報信号を送受する静電プレート等が、ＩＣモジ
ュールＭとは別に埋設されている。この場合のカード基
板１３は、ＩＣモジュールＭが埋設されるコア１３ａ
と、コア１３ａの表面に積層した保護シート１３ｂ・１
３ｃとで構成した。
【００２１】次にＩＣモジュールの実装方法の具体例を
図４に基づいて説明する。なお、ＩＣチップ２およびモ
ジュール基板１は、それぞれ先に説明したように既に形
成してあるものとする。
図４に基づいて説明する。なお、ＩＣチップ２およびモ
ジュール基板１は、それぞれ先に説明したように既に形
成してあるものとする。
【００２２】図４（ａ）に示すように、モジュール基板
１を支持台１４上に固定保持する。湾曲したＩＣチップ
２をその外凸面がモジュール基板１と対向する状態で、
モジュール基板１上に載置する。図４（ｂ）に示すよう
に、ＩＣチップ２の上面を矯正具１５で押えて平板化す
る。この状態を維持したままで、左右一対の湾曲側端縁
（周辺部）９の上面と、モジュール基板１の接合面１ａ
とにわたって第１封止剤１０を盛り付ける。図４（ｃ）
に示すように、ＩＣチップ２とモジュール基板１との隙
間の前後縁のいずれか一方から、第２封止剤１１を流し
込んで、隙間内に第２封止剤１１を充満させる。上記の
状態を維持したままで、雰囲気温度を１２０〜１５０℃
に加熱し、この加熱状態を１〜２時間維持して、両封止
剤１０・１１を完全に硬化させる。最後に矯正具１５を
除去して、ＩＣモジュールＭを取り出す。
１を支持台１４上に固定保持する。湾曲したＩＣチップ
２をその外凸面がモジュール基板１と対向する状態で、
モジュール基板１上に載置する。図４（ｂ）に示すよう
に、ＩＣチップ２の上面を矯正具１５で押えて平板化す
る。この状態を維持したままで、左右一対の湾曲側端縁
（周辺部）９の上面と、モジュール基板１の接合面１ａ
とにわたって第１封止剤１０を盛り付ける。図４（ｃ）
に示すように、ＩＣチップ２とモジュール基板１との隙
間の前後縁のいずれか一方から、第２封止剤１１を流し
込んで、隙間内に第２封止剤１１を充満させる。上記の
状態を維持したままで、雰囲気温度を１２０〜１５０℃
に加熱し、この加熱状態を１〜２時間維持して、両封止
剤１０・１１を完全に硬化させる。最後に矯正具１５を
除去して、ＩＣモジュールＭを取り出す。
【００２３】第１封止剤１０は、上記のように左右一対
の湾曲側端縁９のそれぞれに盛り付けるのが好ましい
が、チップ四周辺のうちの前後縁に盛り付けてもよい。
場合によっては左右いずれか一方の湾曲側端縁９と、こ
れに隣接するチップ前後縁の少なくとも一方に盛り付け
て、ＩＣチップ２を接着固定できる。もちろん、隣接す
る三辺にわたって第１封止剤１０を盛り付けることがで
きる。第２封止剤１１は、第１封止剤１０が硬化した後
に隙間に流し込むことができる。なお、第１封止剤１０
はＩＣチップ２の上面全体を覆う状態で盛り付けること
が考えられるが、この場合はＩＣモジュールの全厚寸法
が、第１封止剤１０の厚み分だけ増加することを避けら
れない。ＩＣモジュールは接触式のＩＣカードやＩＣメ
モリカードに適用するこができる。ＩＣメモリカードに
適用する場合には、メモリーチップの実装密度を増加し
て記録容量を増加できる。第１・第２封止剤１０・１１
は必ずしも加熱硬化する必要はない。
の湾曲側端縁９のそれぞれに盛り付けるのが好ましい
が、チップ四周辺のうちの前後縁に盛り付けてもよい。
場合によっては左右いずれか一方の湾曲側端縁９と、こ
れに隣接するチップ前後縁の少なくとも一方に盛り付け
て、ＩＣチップ２を接着固定できる。もちろん、隣接す
る三辺にわたって第１封止剤１０を盛り付けることがで
きる。第２封止剤１１は、第１封止剤１０が硬化した後
に隙間に流し込むことができる。なお、第１封止剤１０
はＩＣチップ２の上面全体を覆う状態で盛り付けること
が考えられるが、この場合はＩＣモジュールの全厚寸法
が、第１封止剤１０の厚み分だけ増加することを避けら
れない。ＩＣモジュールは接触式のＩＣカードやＩＣメ
モリカードに適用するこができる。ＩＣメモリカードに
適用する場合には、メモリーチップの実装密度を増加し
て記録容量を増加できる。第１・第２封止剤１０・１１
は必ずしも加熱硬化する必要はない。
【００２４】
【発明の効果】この発明では、ＩＣチップ２の周辺部の
上面とモジュール基板１の接合面１ａとにわたって第１
封止剤１０を盛り付け、硬化した第１封止剤１０でＩＣ
チップ２の周辺部を押え込むようにして、ＩＣチップ２
をモジュール基板１に接着固定した。従って、極薄に形
成したＩＣチップ２であっても、これをモジュール基板
１に対して適正に接合し、バンプ８と導電性ペースト５
とを導通不良等のない適正な状態で接合できる。自由状
態において湾曲変形する程度にまでＩＣチップ２を薄く
形成し、さらにＩＣチップ２をモジュール基板１に対し
てフェースダウン実装するので、モジュール基板１の強
度を十分に確保しながら、全厚寸法が小さなＩＣモジュ
ールを得ることができる。全厚寸法を小さくしながら、
十分な構造強度を発揮できるＩＣモジュールが得られる
ので、とくに非接触式のＩＣカードにおいて、ＩＣモジ
ュールをカード基板に対して十分な残余肉厚を残しなが
ら完全埋設でき、非接触式のＩＣカードを無理なく容易
に製造できる。第１封止剤１０の硬化速度を第２封止剤
１１の硬化速度より速くしておけば、両封止剤１０・１
１の盛り付けおよび流し込みと、硬化作業とを一括して
行うことができ、その分だけＩＣモジュールの製造を能
率よく行える。
上面とモジュール基板１の接合面１ａとにわたって第１
封止剤１０を盛り付け、硬化した第１封止剤１０でＩＣ
チップ２の周辺部を押え込むようにして、ＩＣチップ２
をモジュール基板１に接着固定した。従って、極薄に形
成したＩＣチップ２であっても、これをモジュール基板
１に対して適正に接合し、バンプ８と導電性ペースト５
とを導通不良等のない適正な状態で接合できる。自由状
態において湾曲変形する程度にまでＩＣチップ２を薄く
形成し、さらにＩＣチップ２をモジュール基板１に対し
てフェースダウン実装するので、モジュール基板１の強
度を十分に確保しながら、全厚寸法が小さなＩＣモジュ
ールを得ることができる。全厚寸法を小さくしながら、
十分な構造強度を発揮できるＩＣモジュールが得られる
ので、とくに非接触式のＩＣカードにおいて、ＩＣモジ
ュールをカード基板に対して十分な残余肉厚を残しなが
ら完全埋設でき、非接触式のＩＣカードを無理なく容易
に製造できる。第１封止剤１０の硬化速度を第２封止剤
１１の硬化速度より速くしておけば、両封止剤１０・１
１の盛り付けおよび流し込みと、硬化作業とを一括して
行うことができ、その分だけＩＣモジュールの製造を能
率よく行える。
【図１】ＩＣモジュールの縦断正面図である。
【図２】ＩＣカードの平面図である。
【図３】図２におけるＡ−Ａ線断面図である。
【図４】ＩＣモジュールの製造過程を示す説明図であ
る。
る。
１ モジュール基板 １ａ 接合面 ２ ＩＣチップ ５ 導電性ペースト ８ バンプ １０ 第１封止剤 １１ 第２封止剤
Claims (4)
- 【請求項１】 モジュール基板１と、モジュール基板１
に実装される極薄のＩＣチップ２とを有し、 ＩＣチップ２とモジュール基板１とは、ＩＣチップ２に
設けたバンプ８と、モジュール基板１の端子部４とを、
導電性ペースト５を介して接合してフェースダウン実装
されており、 ＩＣチップ２の周辺部の上面と、モジュール基板１の接
合面１ａとにわたって第１封止剤１０を盛り付けて、Ｉ
Ｃチップ２がモジュール基板１に接着固定してあること
を特徴とするＩＣモジュール。 - 【請求項２】 ＩＣチップ２の厚み寸法が１００μｍ以
下に設定してある請求項１記載のＩＣモジュール。 - 【請求項３】 自由状態において外凸状に湾曲するＩＣ
チップ２が、モジュール基板１にフェースダウン実装さ
れており、第１封止剤１０がＩＣチップ２の少なくとも
対向する一対の周辺部の上面と、モジュール基板１の接
合面１ａとにわたって盛り付けてある請求項１又は２記
載のＩＣモジュール。 - 【請求項４】 ＩＣチップ２とモジュール基板１との間
の隙間が、この隙間に流し込んだ第２封止剤１１で封止
してあり、第１封止剤１０の硬化速度が第２封止剤１１
の硬化速度より速く設定してある請求項１又は２又は３
記載のＩＣモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8244220A JPH1058873A (ja) | 1996-08-26 | 1996-08-26 | Ｉｃモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8244220A JPH1058873A (ja) | 1996-08-26 | 1996-08-26 | Ｉｃモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1058873A true JPH1058873A (ja) | 1998-03-03 |
Family
ID=17115539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8244220A Withdrawn JPH1058873A (ja) | 1996-08-26 | 1996-08-26 | Ｉｃモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1058873A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004104911A1 (ja) * | 2003-05-23 | 2004-12-02 | Konica Minolta Photo Imaging, Inc. | Ｉｃカード及びｉｃカード製造方法 |
| JP2006032625A (ja) * | 2004-07-15 | 2006-02-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| EP1887496A1 (en) * | 2006-08-09 | 2008-02-13 | Fujitsu Ltd. | RFID tag |
| JP2013048171A (ja) * | 2011-08-29 | 2013-03-07 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法および半導体装置 |
-
1996
- 1996-08-26 JP JP8244220A patent/JPH1058873A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004104911A1 (ja) * | 2003-05-23 | 2004-12-02 | Konica Minolta Photo Imaging, Inc. | Ｉｃカード及びｉｃカード製造方法 |
| JP2006032625A (ja) * | 2004-07-15 | 2006-02-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4688443B2 (ja) * | 2004-07-15 | 2011-05-25 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| EP1887496A1 (en) * | 2006-08-09 | 2008-02-13 | Fujitsu Ltd. | RFID tag |
| US7746234B2 (en) | 2006-08-09 | 2010-06-29 | Fujitsu Limited | RFID tag |
| JP2013048171A (ja) * | 2011-08-29 | 2013-03-07 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100332285B1 (ko) | 반도체장치 및 제조방법 | |
| US6881071B2 (en) | Power semiconductor module with pressure contact means | |
| US6657290B2 (en) | Semiconductor device having insulation layer and adhesion layer between chip lamination | |
| TW411533B (en) | Semiconductor device and its manufacturing method | |
| US20080054425A1 (en) | Power electronic package having two substrates with multiple electronic components | |
| US6204564B1 (en) | Semiconductor device and method for making the same | |
| JPH10294423A (ja) | 半導体装置 | |
| KR20020072145A (ko) | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 | |
| US7528054B2 (en) | Semiconductor component with a thin semiconductor chip and a stiff wiring substrate, and methods for producing and further processing of thin semiconductor chips | |
| TW200805619A (en) | Memory card and memory card manufacturing method | |
| US6593652B2 (en) | Semiconductor device reinforced by a highly elastic member made of a synthetic resin | |
| JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JP2970411B2 (ja) | 半導体装置 | |
| JPH1058873A (ja) | Ｉｃモジュール | |
| WO2022113617A1 (ja) | 半導体装置 | |
| US6365440B1 (en) | Method for contacting a circuit chip | |
| JP3572254B2 (ja) | 回路基板 | |
| JP3412672B2 (ja) | 半導体装置、およびこの半導体装置の製造方法 | |
| JP3419398B2 (ja) | 半導体装置の製造方法 | |
| JPH0786459A (ja) | 半導体装置 | |
| KR102371636B1 (ko) | 양면 기판 반도체 제조 방법 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JP2002299549A (ja) | 積層型半導体装置およびその製造方法 | |
| US6531336B1 (en) | Semiconductor apparatus, method of fabricating thereof, fabricating apparatus, circuit board, and electronic device | |
| JP2002299547A (ja) | 積層型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |