KR100307895B1 - 보안반도체디바이스 - Google Patents

보안반도체디바이스 Download PDF

Info

Publication number
KR100307895B1
KR100307895B1 KR1019980704709A KR19980704709A KR100307895B1 KR 100307895 B1 KR100307895 B1 KR 100307895B1 KR 1019980704709 A KR1019980704709 A KR 1019980704709A KR 19980704709 A KR19980704709 A KR 19980704709A KR 100307895 B1 KR100307895 B1 KR 100307895B1
Authority
KR
South Korea
Prior art keywords
circuit
layer
semiconductor layer
circuit element
silicon layer
Prior art date
Application number
KR1019980704709A
Other languages
English (en)
Other versions
KR20000064497A (ko
Inventor
매츄 롤렌더
레이 허트
Original Assignee
피터 엔. 데트킨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엔. 데트킨, 인텔 코오퍼레이션 filed Critical 피터 엔. 데트킨
Publication of KR20000064497A publication Critical patent/KR20000064497A/ko
Application granted granted Critical
Publication of KR100307895B1 publication Critical patent/KR100307895B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Abstract

승인되지 않은 조사에 의한 관찰로부터 기밀 회로 소자를 보안하는 방법, 및 본 발명에 따라, 승인되지 않은 조사로부터의 보안 회로 면역체. 일실시예에서, 기밀 데이터 또는 회로 소자는 개별 실리콘 층(42,44)의 한 면에 배치되어 있고, 각각의 실리콘 층은 회로의 부품을 가지고 있다. 실리콘 층은 다른 것없이는 이해할 수 없고, 어느 하나도 다른 것을 파괴하지 않고서는 관찰될 수 없다. 두 개의 실리콘 층은 병렬 배치되어 있고, 제1 실리콘 층(42)의 면은 제2 실리콘 층(44)에 접하고 용해되고, 각각의 실리콘 층위의 기밀 회로는 외부 콘넥터없이 다른 실리콘 층위의 회로에 직접 연결한다. 각각의 면에 저장된 데이터는 그 실리콘 층이 분리되거나 실리콘 층의 하나가 파괴될 때 소거되거나 파괴된다. 어느 하나의 실리콘 층으로의 침입 또는 어느 하나의 실리콘 층의 빛에의 노출은 적어도 하나의 실리콘 층상의 데이터 또는 회로 소자를 파괴하고, 데이터 또는 회로 소자를 판독 불가능하게 한다.

Description

보안 반도체 디바이스{SECURE SEMICONDUCTOR DEVICE}
정보 시대에서 정보 침해와 정보 도난이 문제가 되고 있다. 개인의 약점, 금융, 및 전자적으로 저장된 의학 정보는 병원, 은행, 및 다른 금융 기관, 개인 단체뿐만 아니라 고용주와 보험 회사에 관한 것이다. 여권 번호, 주민등록 번호, 운전 면허증 번호, 및 어머니의 미혼 시절 이름과 같은 개인 정보의 여러 항목이 다른 데이터베이스에 액세스하는 암호로서 사용된다는 사실은 그 문제를 심화시킨다. 환언하면, 하나의 보안 디바이스가 파괴되면, 다른 것도 쉽게 파괴된다. 심지어 가능성있는 피해자의 개인 정보의 일부를 알면, 범죄자의 목표는 피해자의 계좌로부터 돈을 이체하거나 인출하는 것, 출처불명의 신용 카드를 주문하는 것, 그리고 일부 경우에 모든 신원을 훔치는 것일 것이다.
또한, 법인 사업 및 기술적 특허 정보의 도난이 문제가 되고 있다. 사업상, 비양심적인 경쟁자 및 계약자, 심지어 외부 방문자는, 특허 정보를 훔치거나, 법인 사업 전략을 알거나, 또는 사업 협상에서 불공정한 잇점을 얻고자 하는 동기를 가지고 있다. 또한 스프트웨어 및 전자 산업에서, 경쟁자가 해결한 기술적 문제를 극복할 수 없는 비양심적인 기술자는 GaAs 집적 회로 칩 또는 실리콘 칩과 같은 반도체 칩을 역설계함으로써 경쟁자의 기술적 기밀을 알려고 할 수 있다.
더욱이, 많은 일반적인 절도범은 하나 이상의 집적 회로를 전형적으로 포함하고 있는 액세스 카드, 전자 배지, 이름표, "칩 카드"를 위조함으로써 전자 보안 수단을 극복하는 것을 배우고 있다. 빌딩 출입을 제어하는 이러한 실리콘 디바이스의 사용이 더욱 보편화됨에 따라, 이러한 액세스 디바이스를 위조하고자 하는 동기가 더 증가되는 것을 예상할 수 있다.
전자 디바이스의 간단한 검열은 방위 산업에 심각한 영향을 미친다. 분류된 정보를 포함하고 있는, 획득한 전자 디바이스를 조사한 적군은 국가 보안을 위협할 수 있다.
따라서, 실리콘 집적 회로와 같은 반도체 디바이스에 정보를 변경없이, 그리고 침해없이 저장하는 최선의 방법이 필요하다.
발명의 개요
미승인된 조사에 의한 관찰로부터 기밀 회로 소자(예, 기밀 정보를 포함하고 있는 집적 회로)를 보안하는 방법과 그 방법에 따라 미승인된 조사로부터 보호하는 보안 회로가 설명되어 있다. 기밀 데이터 또는 회로 소자는 다이 또는 두 개의 별개 집적 회로 층사이에 분포되고, 각각의 층은 다른 하나의 층위의 회로 부품없이는 알기힘든 회로의 부품을 가지고 있고, 어느 하나의 부품도 다른 하나의 층을 소실시키지 않고서는 직접 관찰될 수 없다. 그 두 개의 집적 회로(IC)층은 직접 연결되어 있고, 제1 IC 층의 면은 제2 IC 층의 면에 면하고 부착되어 있고, 각각의 실리콘층위의 기밀 회로는 IC를 고정시키는 패키지의 외부로 뻗어 있는 외부 콘넥터없이 다른 하나의 실리콘층위의 회로와 직접 연결되어 있다. 각각의 면에 저장된 데이터는 IC 층이 분리되거나 IC 층중 하나가 소실될 때 소거되거나 소실된다. 어느 하나의 IC 층에서의 사고 또는 어느 하나의 IC 층의 노광은 데이터 또는 회로 소자를 판독할 수 없게 하면서, 적어도 하나의 IC 층위의 데이터 또는 회로 소자를 소실시킨다.
일부 실시예에서, 본 발명은 실리콘층의 스택과 같은 IC의 스택으로 확대되고, 각각의 회로 부분은 다수의 실리콘 층위에 분포되어 있다. 이러한 회로를 공유하는 실리콘 층은 직접 연결되어 있고, 각 실리콘 층의 면부분은 그 회로와 공유되어 있는 인접 실리콘 층 부분에 연결되어 있다.
본 발명에 따라서, 실리콘의 기밀 층은 다른 실리콘 층에 의한 조사로부터 밀폐되어 있고, 실리콘 층은 인접한 실리콘을 파괴하거나 또는 손상함이 없이 관찰될 수 있다. 추가 기밀 회로 소자 부분을 포함한 실리콘 층을 제외하고 절단하거나 태울 수 없다. 따라서, 회로는 종래 기술이 제공할 수 있는 것보다 더 높은 보호와 보안을 받을 수 있다.
본 발명은 보안 데이터 기억 디바이스 분야에 관한 것이고; 더 상세하게, 본 발명은 보안 반도체 디바이스 층에 관한 것이다.
본 발명은 아래의 상세한 설명과 본 발명의 여러 실시예의 첨부한 도면으로부터 충분히 이해될 수 있을 것이고, 특정 실시예에 본 발명을 제한하지 않고, 단지 설명과 이해를 위한 것이다.
도 1은 종래의 보안 디바이스,
도 2는 본 발명에 따른 디바이스,
도 3은 보호층을 가진 본 발명의 제2실시예,
도 4는 반응층이 두 다이사이에 놓여 있는 본 발명의 제3실시예,
도 5는 보호층이 보안을 위해 추가된 본 발명의 실시예,
도 6은 반응층이 두 다이사이에 놓여 있는 본 발명의 실시예를 도시하고 있다.
하나의 보안 반도체 디바이스가 설명된다. 다음 명세서에서, 구성 요소사이의 거리, 몰딩의 유형등과 같은 특정 세목이 설명되어 있다. 그러나, 이러한 특정 세목없이도 당업자는 본 발명을 실행할 수 있다는 것을 알고 있다. 다른 예로, 공지된 구조와 디바이스는, 본 발명을 모호하지 않게 하기 위해서, 상세하게보다는 블록도로 도시되어 있다.
여기서 도 1을 참조하면, 종래의 보안 디바이스가 도시되어 있다. 부호화된 회로 소자 또는 기밀 전자 데이터를 포함한 제1실리콘 층(22)은, 유사하게 부호화된 회로 소자 또는 기밀 전자 데이터를 포함한 제2실리콘 층(24)에 콘넥터(26)에 의해 연결되어 있다. 콘넥터(26)는 각각의 실리콘 층(22, 24)위의 하나 이상의 단자(28, 29)에 부착되어 있다. 실리콘 층(22,24)은 공인되지 않은 조사를 혼동시킬 목적으로 어떤 보안 수단으로 설계되어 있다. 처리 기능은 각각의 실리콘 층(22, 24)전체에 분포되어 있어서, 실제 회로 소자는 더 이해하기 어렵고, 일부 회로 소자는, 원하지 않는 조사를 혼동시키는 것이외는 유용한 기능을 제공하지 않는 실리콘 층(22, 24)위에 존재한다. 도 1에 도시된 종래의 패키지에서, 두 개의 실리콘 층(22, 24)과 콘넥터(26)는, 실리콘 층(22, 24)을 빛과 물리적인 붕괴로부터 보호하는 경화 및 취성 물질의 보호층(30)에 의해 둘러쌓여 있다. 그 보호층(30)의 취성으로 인하여, 실리콘 층(22, 24) 자체는 그 보호층(30)의 소실과 절단을 포함하여, 어느 상당한 힘이 그 패키지에 가해질 때 파괴된다.
이러한 수단은, 조사를 더 어렵게 만들지만, 실리콘 층(22, 24)위의 회로의 공인되지 않은 물리적, 전자적, 또는 화학적 조사의 위험성을 제거하지 않는다 ; 도 1에 도시된 종래의 디바이스는 실제 보안하지 않는다. 그 디바이스로의 의도하지 않은 충격은 물리적 또는 화학적 중 어느 하나에 의해 실행될 수 있다. 침입자는 그 보호층(30)을 물리적으로 절단하거나 화학적으로 불태운다. 그 중 어느 하나는 광검출식 회로가 빛으로 파괴되는 것을 막기 위해 어두운 장소에서 행해진다. 이렇게 보호층(30)을 제거하는 것은, 전자적인 시험을 가능하게 하며, 각각의 실리콘 층(22, 24)의 단자(28, 29)를 노출시키고, 실리콘 층의 표면위에서 모든 또는 거의 모든 전자 트레이스를 가시적으로 조사(전자 현미경에 의한)하게 하면서, 실리콘 층의 전체 표면을 노출시킬 수 있다.
여기서, 도 2를 참조하면, 본 발명의 일실시예에 따른 디바이스가 도시되어 있다. 회로 소자는 상부 실리콘 층(42)과 하부 실리콘 층(44)위에 제조되고, 이것은 외부 콘넥터없이 융합되고, 결과적으로 두 개의 층은 서로 직접 연결된다. 실리콘은 한정되는 것이 아니라 한 예로서 사용되고, GaAs와 같은 다른 반도체 디바이스가 사용될 수 있다. 어느 하나의 실리콘위에 존재하는 회로 소자의위상(topology)은 다른 실리콘 층의 최소 부분의 붕괴없이는 조사할 수가 없다. 일실시예에서, 상부 실리콘 층(42)위의 로직은 하부 실리콘 층(44)에서 신호를 해독한다. 다른 실시예에서, 각각의 실리콘 층은 다른 것으로부터 신호를 해독하는 로직을 포함하고 있다. 보호층(30)이 있을 필요가 없다; 각각의 실리콘 층은 조사로부터 다른 하나를 보호한다. 전자 현미경은 다른 것을 조사하기 위해 어느 하나의 실리콘 층을 관통할 수가 없다. 양 실리콘 층은 능동 회로 소자를 가질 수 있다; 또는 그 디바이스는 하나의 층위에 능동 회로 소자와 함께 구현될 수 있고, 다른 하나위에 상호 접속하거나 디코드한다. 더욱이, 기밀 물질이 마침 소프트웨어에 있다면, 공인되지 않은 조사는 그 소프트웨어를 다른 칩으로 간단히 이동시킬 수 없고, 그곳에서 조사할 수 없다; 하나의 실리콘 층에 저장된 데이터나 소프트웨어는 다른 실리콘 층위에 구현된 실제 논리 회로 소자없이는 사용할 수가 없다. 하나 또는 양 실리콘 층위에 구현된 기밀 키는 그 디바이스가 분리될 때, 접속된 면이 분리되거나 빛 또는 공기에 노출될 때 소실된다. 그 실리콘 층은 그 기밀키없이 사용되지 않는다.
도 2에 나타난 본 발명의 몇몇 실시예에서, 적어도 하나의 다이는 어느 하나의 하드웨어 또는 소프트웨어에 구현되게 코드를 유지하고, 그 코드를 다른 다이상의 회로 소자에 연결시킨다. 그 코드를 수신한 회로 소자는 그 코드를 수신하지 않고서는 동작이 불가능하도록, 그리고 그 코드의 중단은 정보 손실을 회복할 수 없도록 구현되어 있다. 다이의 공인되지 않은 조사는 본 발명에 따라 보호된 소프트웨어를 조사하기 위해 다른 칩으로 간단히 이동시킴으로써 실행되지 않을 수 있다;하나의 실리콘 층에 저장된 데이터 또는 소프트웨어는 적어도 하나의 실리콘 층상에 구현된 실제 논리 회로 소자없이 사용되지 않을 수 있다. 하나이상의 실리콘 층상에 구현된 기밀키는 그 디바이스가 분리될 때 소실되고, 그 실리콘 층은 그 기밀키없이 사용할 수 없다. 대안으로, 제1다이는 그 다이가 접속되어 있지 않을 때 인터럽트 신호를 발생시키는 회로 소자를 포함하고 있고, 그 인터럽트 신호는 제2다이상의 회로 소자 또는 정보를 소실시킨다. 도 6에 예시된 제3대체 실시예로서, 제1다이는 제2다이에서 파괴 기능을 발생시키면서, 제2다이내의 단자에서 전압을 바꾼다.
그 기밀키는 하나의 실리콘 층상에 구현될 수 있고, 기밀키 부분이 각각의 실리콘 층상에 나타나도록 분리될 수 있고, 그 실리콘 층의 몇몇 위치에 존재할 수 있다. 기밀키의 한가지 가능한 구현은, 제2 실리콘 층 상에서 랜덤 코드는 수신되고, 번역되고, 제1 실리콘 층에 제공되는 동안에, 랜덤 코드를 발생시키는 하나의 실리콘 층에 제1 기능을 포함할 수 있고, 여기서 번역된 코드는 초기 랜덤 코드와 비교되고, 그 코드 전송의 인터럽트는 그 층의 보안성 침해의 표시이다.
도 3은 적어도 하나의 다이상의 적어도 하나의 회로가 EPROM, EEPROM, 또는 플래시 EPROM 을 포함하고 있는 본 발명의 실시예를 예시하고 있다. EPROM(35)은 빛, 특히 자외선에 노출될 때 최소한 부분적으로 소거되기 때문에, EPROM(35)에 저장된 기밀 정보는, EPROM(35)을 포함하고 있는 반도체층의 위상이 다른 층으로부터 분리될 때마다 EPROM(35)이 빛에 노출되게 함으로써 보안하게 될 수 있다. 일부 실시예에서, EPROM에 기밀 정보를 저장하기 보다는, 회로는 이 회로의 파괴 또는 데이터의 소거를 방지하는 코드를 EPROM(35)에 저장하지만, EPROM(35)은 그 코드를 보유한다. 나중 실시예에서, EPROM(35)을 빛에 노출시키는 것은 EPROM(35)으로부터 그 코드를 소거시키고, 회로내에서 그것에 의해 적어도 하나의 층 상에서 회로를 파괴하거나 다른 데이터를 소거하는 반응이 발생한다.
여기서 도 4를 참조하면, 글라스 또는 실리콘 물질층이 실리콘 다이사이에 배치되어 있는 본 발명의 실시예가 도시되어 있다. 그 글라스 또는 실리콘 물질은, 사실상 실리콘 다이의 표면을 부식하거나 전소할 수 있는 물질이 글라스 또는 실리콘 물질과 파괴적인 방식으로 또한 반응할 수 있는 것과 같은 조성물이다. 도 4의 실시예에 따라, 제1 또는 제2 실리콘층의 위상을 보전하고자 글라스 또는 실리콘 물질의 침입적인 전소는 실리콘 자체의 파괴를 야기한다. 몇몇 실시예에서, 글라스 또는 실리콘 물질은 다공성이고, 그것에 의해 글라스 또는 실리콘 물질상에 배치된 산성 또는 부식성 물질이 회로 자체의 위상으로 운반되게 한다. 글라스 또는 실리콘 물질은 본 발명이 갈륨 비화물 반도체 회로 소자와 결합되어 사용될 때, 갈륨 비화물에 화학적으로 유사한 다른 물질로 대체될 수 있고, 다른 유형의 집적 회로 소자가 사용될 때 다른 물질로 대체될 수 있다는 것을 알 수 있다. 따라서, 하나 또는 양 집적 회로 소자주위에 배치되거나, 두 개의 집적 회로 소자층사이에 배치된 물질의 전소하는, 산성의, 또는 부식성의 충격이 가해질 때, 실제 손상은 반도체 층 자체에서 또한 일어날 것이다.
여기서 도 5를 참조하면, 본 발명의 실시예는 보호층이 추가 보안을 위해 추가된 점에 대하여 설명되어 있다. 한 쌍의 반도체 다이는 보호막의 일부 층으로 둘러싸여 있으며, 각각의 다이는 다른 다이의 면위의 회로 소자와 연결되고 병렬로 되어 있는 다이의 면위에 위치한 회로 소자를 가진다. 그 보호막의 내부층(30)은, 반응층(80)에 의해 달리 야기될 수 있는 퇴화로부터 그리고 직접적인 관찰로부터 그 실리콘을 보호하며 종래에 공지된 경화성의 취성 물질과 유사하다. 반응층(80)은 공기 또는 다른 대기 가스와 휘발성으로 반응하고, 다이상의 회로 소자를 파괴한다. 선적, 설치, 사용 및 다이의 보존동안에 회로를 보호하기에 충분히 견고한 제2 보호층(82)에 의해 공기 또는 다른 대기 가스와 접촉하게 되는 것을 방지하게 된다.
여기서 도 6을 참조하면, 본 발명의 제3 실시예는 반응층(80)이 두 다이사이에 단독으로 배치되어 있는 것에 대해 설명되어 있다. 도 6에 주어진 실시예에서, 반응층(80)은 회로 소자, 또는 실리콘 다이(42,44)의 기판과 반응하지 않는 화학적 조성물이다. 보호층(80)은 다이의 수송과 설치동안에 일어날 수 있는 손상으로부터 다이를 보호한다.
반응층(8)이 실리콘층의 일부 또는 그 자체에 제조된 회로의 위상과 어떤 방식으로도 반응하지 않는 화학적 조성물이라면, 내부층(30)은 생략될 수 있다는 것을 도 3과 도 4를 통해 알 수 있을 것이다. 더욱이, 그 반응층이 실리콘 층의 일부와만 반응할 수 있고 실리콘 층의 다른 부분과는 반응하지 않는 조성물이라면, 반응층(80)에 의해 영향을 받을 수 있는 그 부분만은 내부층(30)의 부분에 의해 보호될 필요가 있다. 더욱이, 전체 반응층은 비활성이 될 수 있고, 내부층(30)의 필요성이 없어진다.

Claims (10)

  1. 복수의 집적 회로를 형성하는 방법에 있어서,
    제1 반도체 층의 한 면위에 제1 회로 소자를 제조하는 단계;
    제2 반도체 층의 한 면위에 제2 회로 소자를 제조하는 단계; 및
    상기 제1 반도체 층의 면을 상기 제2 반도체 층의 면에 대향시키는 단계;를 포함하며,
    상기 대향은 상기 제1 회로 소자를 상기 제2 회로 소자에 직접 연결하며, 상기 제1 반도체 층의 면과 상기 제2 반도체 층의 면은 서로 직접 접촉하는 것을 특징으로 하는 복수의 집적 회로를 형성하는 방법.
  2. 제 1 항에 있어서, 상기 제2 회로 소자는 수동 지원 회로 소자를 포함하고 있는 것을 특징으로 하는 복수의 집적 회로를 형성하는 방법.
  3. 제 1 항에 있어서, 상기 제2 회로 소자는 능동 지원 회로 소자를 포함하고 있는 것을 특징으로 하는 복수의 집적 회로를 형성하는 방법.
  4. 제 1 항에 있어서, 상기 제2 회로는 능동 지원 회로 소자 또는 수동 지원 회로 소자를 포함하는 것을 특징으로 하는 복수의 집적 회로를 형성하는 방법.
  5. 제 1 항에 있어서, 층에 대한 충격 또는 층의 대향면에 대한 노광은 상기 층 또는 상기 면을 파괴하는 것을 특징으로 하는 복수의 집적회로를 형성하는 방법.
  6. 승인되지 않은 조사에 의한 관찰로부터 기밀 회로 소자를 보안하는 방법에 있어서,
    제1 회로 소자를 제1 반도체 층의 한 면위에 배치하는 단계;
    제2 회로 소자를 제2 반도체 층의 한 면위에 배치하는 단계; 및
    제1 반도체 층의 한 면을 제2 반도체 층의 한 면으로 커버하는 단계를 포함하며, 상기 커버하는 단계는 상기 제1 회로를 상기 제2 회로에 직접 연결하며 상기 제1 반도체 층의 표면은 상기 제2 반도체 층의 표면과 직접 접촉하는 것을 특징으로 하는 기밀 회로 소자를 보안하는 방법.
  7. 제 6 항에 있어서, 상기 반도체 층을 둘러싸거나 중간에 화학적 조성물을 배치하여 상기 제1 반도체 층과 제2 반도체 층이 서로 분리될 때 상기 배치된 화학적 조성물이 다른 화학적 조성물로 변이하는 단계를 더 포함하는 것을 특징으로 하는 기밀 회로 소자를 보안하는 방법.
  8. 제 7 항에 있어서, 상기 배치된 화학적 조성물의 다른 화학적 조성물로의 변이는 적어도 하나의 층의 적어도 한 부분에 손상을 주거나 파괴하는 것을 특징으로 하는 기밀 회로 소자를 보안하는 방법.
  9. 제 6 항에 있어서,
    적어도 하나의 층상의 회로중 적어도 하나에 소프트웨어 또는 하드웨어 코드를 배치하는 단계를 더 포함하고 있으며, 그 회로는 층의 분리 또는 층의 심한 충격에 민감한 코드를 포함하고 있고, 코드는 회로의 적어도 한 부분을 파괴함으로써 그 층의 분리 또는 그 층들중 하나의 심한 충격에 반응하는 것을 특징으로 하는 기밀 회로 소자를 보안하는 방법.
  10. 제 9 항에 있어서, 소프트웨어 또는 하드웨어 코드는 RSA 키인 것을 특징으로 하는 기밀회로 소자를 보안하는 방법.
KR1019980704709A 1995-12-20 1996-12-12 보안반도체디바이스 KR100307895B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US8/575,295 1995-12-20
US08/575,295 1995-12-20
US08/575,295 US5824571A (en) 1995-12-20 1995-12-20 Multi-layered contacting for securing integrated circuits
PCT/US1996/019808 WO1997022990A1 (en) 1995-12-20 1996-12-12 Secure semiconductor device

Publications (2)

Publication Number Publication Date
KR20000064497A KR20000064497A (ko) 2000-11-06
KR100307895B1 true KR100307895B1 (ko) 2001-11-15

Family

ID=24299720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980704709A KR100307895B1 (ko) 1995-12-20 1996-12-12 보안반도체디바이스

Country Status (9)

Country Link
US (1) US5824571A (ko)
KR (1) KR100307895B1 (ko)
CN (1) CN1134825C (ko)
AU (1) AU1416997A (ko)
DE (1) DE19681689C2 (ko)
GB (1) GB2323212B (ko)
HK (1) HK1016341A1 (ko)
TW (1) TW329048B (ko)
WO (1) WO1997022990A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000041240A1 (de) * 1998-12-30 2000-07-13 Infineon Technologies Ag Vertikal integrierte schaltungsanordnung
US6414884B1 (en) * 2000-02-04 2002-07-02 Lucent Technologies Inc. Method and apparatus for securing electronic circuits
GB0112674D0 (en) * 2001-05-24 2001-07-18 Avx Ltd Manufacture of solid state electronic components
DE10131014C1 (de) * 2001-06-27 2002-09-05 Infineon Technologies Ag Gegen Analyse geschütztes Halbleiterbauelement und zugehöriges Herstellungsverfahren
DE10205208A1 (de) * 2002-02-08 2003-09-18 Conti Temic Microelectronic Schaltungsanordnung mit einer mit einem programmierbaren Speicherelement bestückten Leiterplatte
DE10238835A1 (de) * 2002-08-23 2004-03-11 Infineon Technologies Ag Halbleiterchip, Chipanordnung mit zumindest zwei Halbleiterchips und Verfahren zur Überprüfung der Ausrichtung zumindest zweier übereinander liegender Halbleiterchips in einer Chipanordnung
DE102004014435A1 (de) * 2004-03-24 2005-11-17 Siemens Ag Anordnung mit einem integrierten Schaltkreis
GB0410975D0 (en) 2004-05-17 2004-06-16 Nds Ltd Chip shielding system and method
US8074082B2 (en) * 2004-10-08 2011-12-06 Aprolase Development Co., Llc Anti-tamper module
DE102005005622B4 (de) * 2005-02-08 2008-08-21 Infineon Technologies Ag Sicherheits-Chipstapel und ein Verfahren zum Herstellen eines Sicherheits-Chipstapels
EP1840964A1 (en) * 2006-03-31 2007-10-03 Irvine Sensors Corp. Semiconductor device with protected access
EP2009693A1 (fr) * 2007-06-29 2008-12-31 Axalto S.A. Procédé de fabrication d'un système électronique sécurisé, dispositif de sécurisation de circuit intégré et système électronique correspondants
GB201311834D0 (en) * 2013-07-02 2013-08-14 Qinetiq Ltd Electronic hardware assembly

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725671A (en) * 1970-11-02 1973-04-03 Us Navy Pyrotechnic eradication of microcircuits
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPS63237144A (ja) * 1987-03-25 1988-10-03 Sega Enterp:Kk 模倣防止機能付半導体装置
US4956749A (en) * 1987-11-20 1990-09-11 Hewlett-Packard Company Interconnect structure for integrated circuits
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
US5072331A (en) * 1991-04-26 1991-12-10 Hughes Aircraft Company Secure circuit structure
FR2716280B1 (fr) * 1994-02-11 1996-04-12 Solaic Sa Procédé de protection des composants de cartes à mémoire contre des utilisations frauduleuses.
DE19511775C1 (de) * 1995-03-30 1996-10-17 Siemens Ag Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile

Also Published As

Publication number Publication date
GB2323212A (en) 1998-09-16
TW329048B (en) 1998-04-01
GB2323212B (en) 2000-12-13
CN1209217A (zh) 1999-02-24
DE19681689C2 (de) 2001-05-10
GB9811429D0 (en) 1998-07-22
AU1416997A (en) 1997-07-14
DE19681689T1 (de) 1998-11-05
WO1997022990A1 (en) 1997-06-26
US5824571A (en) 1998-10-20
HK1016341A1 (en) 1999-10-29
KR20000064497A (ko) 2000-11-06
CN1134825C (zh) 2004-01-14

Similar Documents

Publication Publication Date Title
US5736777A (en) Method and apparatus for fast self-destruction of a CMOS integrated circuit
JP4278176B2 (ja) 電子メモリを備えたアクティブセキュリティデバイス
KR100307895B1 (ko) 보안반도체디바이스
US6512454B2 (en) Tamper resistant enclosure for an electronic device and electrical assembly utilizing same
US6414884B1 (en) Method and apparatus for securing electronic circuits
US5159629A (en) Data protection by detection of intrusion into electronic assemblies
US5708715A (en) Integrated circuit device with function usage control
Anderson et al. Tamper resistance-a cautionary note
US8581251B2 (en) Device for protecting an electronic integrated circuit housing against physical or chemical ingression
JP2000076139A (ja) 携帯型情報記憶媒体
CN100464340C (zh) 安全保护盒
ES2781208T3 (es) Cuerpo del lector de la tarjeta con memoria reticular de protección recto-verso
US20080129501A1 (en) Secure chassis with integrated tamper detection sensor
KR100840954B1 (ko) 데이터 기억 장치
US20130298252A1 (en) System for mechanical and electronic protection of safe equipment
US20070157682A1 (en) Clamshell protective encasement
JP2007035729A (ja) 半導体集積回路装置
US20030133241A1 (en) Method and arrangement for protecting digital parts of circuits
US7595728B2 (en) RF tags affixed in manufactured elements
ES2365595T3 (es) Soporte de datos de acceso protegido.
JPH11504164A (ja) チップカバー
EP3644209B1 (en) Tamper sensor
JP2007193597A (ja) Ｉｃカード
JP2023533547A (ja) 悪意のある攻撃に対する保護を有する集積回路デバイス
JPH10293727A (ja) Ｉｃカードにおけるメモリ内データ機密保護方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120719

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee